JPH0258886A - 混成集積回路基板 - Google Patents

混成集積回路基板

Info

Publication number
JPH0258886A
JPH0258886A JP21121888A JP21121888A JPH0258886A JP H0258886 A JPH0258886 A JP H0258886A JP 21121888 A JP21121888 A JP 21121888A JP 21121888 A JP21121888 A JP 21121888A JP H0258886 A JPH0258886 A JP H0258886A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
integrated circuit
hybrid integrated
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21121888A
Other languages
English (en)
Inventor
Yoshihiko Sato
佐藤 惠彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP21121888A priority Critical patent/JPH0258886A/ja
Publication of JPH0258886A publication Critical patent/JPH0258886A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路基板に関し、特に表面に酸化膜を
具備するアルミニウムやホウロウ(鉄)等の基板の、絶
縁耐電圧を高めて基板上に形成される電子回路の安定度
や信頼度を高めることにある。
〔従来の技術〕
従来、この種の混成集積回路基板は、例えば第2図に模
式的断面を含む斜視図を示すように、母体となるべき金
属基体10表面(裏面及び所望により側面をも含む)に
酸化膜、窒化膜等の絶縁膜2を具備するものである。本
混成集積回路基板上には印刷法、スパッタリング・蒸着
法、メツ七法等により複数の電子回路が形成される。こ
の基板は、しかる後に例えば第2図に破線3で切断線を
示すようにレーザスクライブ法、ダイサー法等により、
個別の電子回路を供するように所望の形状の個別基板に
切断される。第3図は、例えば第2図に示す“a′の位
置の切断基板の拡大図を示し、図において、bで示す基
板側面は切断後の面を示し、Cで示す基板側面は未切断
の基板側面を示す。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路基板は、単一の母基板上に
複数個の電子回路を形成した後に個別の電子回路に分割
する構造となっているために、基板切断面においては金
属基体1が露出しているという欠点がある。
このために、高湿度の雰囲気中で、電子回路が動作して
いる環境条件においては、例えば第3図に示す絶縁膜2
上の互いに独立した導電体4と5とは、金属基体1への
漏れ電流を通して互いに電気的に接続されるという事故
を生じる。この漏れ電流接続を第3図に一々’v”’i
−−−のシンボルで示す。
あるいはまたこれらの導電体と金属基体1との間の絶縁
耐電圧が空気中放電を通して著しく低下するという欠点
を有するものである。
〔発明の従来技術に対する相違点〕
上述した従来の発明に対し、本発明は単一の母基板を分
割した後の個別基板切断面を第2の絶縁膜で被覆すると
いう相違点を有する。
〔課題を解決するための手段〕
本発明の混成集積回路基板は、分割された母基板の切断
面が第2の絶縁膜、好ましくは印刷法。
貼付法、浸漬法、焼付法で形成された絶縁膜を有するも
のであり、この絶縁膜の形成によって電子回路の絶縁耐
電圧を高めるものである。
〔実施例〕 次に本発明について図面を参照して説明する。
第1図は、本発明に用いる混成集積回路基板の、個片に
切断された個別基板の模式的斜視図を示すものである。
第1図に示す基板個片は、例えば第2図にdで示す領域
の切断によって得られたものであり、金属基体1は厚さ
2柵のアルミニウムであり、絶縁膜2は金属基体1の陽
極酸化法によって得られた厚さ1ミクロンの酸化アルミ
ニウムである。本個別基板は絶縁膜2を具備する基体1
上に所望の電子回路導体が形成された後にあるいは形成
前に個別基板に分割され、少なくともその切断面を被覆
する形状に、切断面は第2の絶縁膜6によって被覆され
る。この絶縁膜6は例えば印刷法による厚み30ミクロ
ンの半田レジストとすることができる。
本発明の実施例においては母基板の切断面金てを第2の
絶縁膜で被覆したが、本発明が上記した効果を呈する以
上、第2の絶縁膜は所望とする領域にのみ部分的に設け
てもよいことは勿論であり、金属基体1の材質はアルミ
ニウムのみならず、鉄や銅等をも使用することができ、
絶縁膜の材質製法も特に制限を受けるべきものではなく
、印刷法、スプレー法、CVD法等による有機物及び無
機物の絶縁膜とすることができる。また本混成集積回路
基板は、厚膜や薄膜を用いる混成集積回路基板のみなら
ず、例えば特願昭62−125212号にある如くサー
マルヘッド等の他のデバイスへも応用することができる
〔発明の効果〕
以上説明したように本発明は、個片に分割された基板の
切断面を第二の絶縁膜で被覆することにより、基板上に
形成された電子回路を環境の影響を少なくして安定に動
作させる効果がある。即ち、例えば第1図に示す間隙1
mmで隣接した導電体4及び5を高湿度の環境下に保管
した場合、第3図に示す従来例においては、両溝電体間
の絶縁抵抗が僅か10にΩ程度に低下するのに較べて、
本発明の実施例においては100MΩ程度と絶縁抵抗を
1000倍程度の値に保つことができるものである。ま
た本発明の実施によって基体1は環境による腐蝕現象か
らも保護される。
【図面の簡単な説明】
第1図は本発明の混成集積回路基板の模式的斜視図、第
2図は模式的断面を含む母体となるべき基板、第3図は
個片に切断された従来の混成集積回路基板のうち、第2
図に示す′a′の位置の基板の拡大図である。 1・・・・・・金属基体、2.・・・・・・絶縁膜、4
,5・・・・・・導電体、6・・・・・・第2の絶縁膜
。 代理人 弁理士  内 原   晋

Claims (1)

    【特許請求の範囲】
  1. 絶縁膜を表面に具備する金属基体を母基板とする混成集
    積回路基板において、個片に切断された前記混成集積回
    路基板の切断面が他の絶縁膜で被覆されていることを特
    徴とする混成集積回路基板。
JP21121888A 1988-08-24 1988-08-24 混成集積回路基板 Pending JPH0258886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21121888A JPH0258886A (ja) 1988-08-24 1988-08-24 混成集積回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21121888A JPH0258886A (ja) 1988-08-24 1988-08-24 混成集積回路基板

Publications (1)

Publication Number Publication Date
JPH0258886A true JPH0258886A (ja) 1990-02-28

Family

ID=16602252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21121888A Pending JPH0258886A (ja) 1988-08-24 1988-08-24 混成集積回路基板

Country Status (1)

Country Link
JP (1) JPH0258886A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194927A (ja) * 2005-01-11 2006-07-27 Casio Comput Co Ltd 回路基板装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006194927A (ja) * 2005-01-11 2006-07-27 Casio Comput Co Ltd 回路基板装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0258886A (ja) 混成集積回路基板
JPH0191502A (ja) 誘電体共振器
JPS60257191A (ja) プリント配線板
JPH05206596A (ja) 金属ベースプリント回路基板
US4962287A (en) Flexible printed wire board
KR950034076A (ko) 자기헤드유니트를 제조하는 방법과 자기헤드를 제조하는 방법 및 자기헤드유니트와 그러한 자기헤드유니트에 이용되는 자기헤드
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
JPH0350781A (ja) 厚膜混成集積回路
JPH04247645A (ja) 金属基板の実装構造
JPS5810369Y2 (ja) 多層配線基板
JP2681205B2 (ja) 膜素子付プリント配線板
JPH0343719Y2 (ja)
JPH10163002A (ja) チップ型電子部品とその製造方法
JPH0445251Y2 (ja)
JP3146884B2 (ja) 回路部品
JPS6281746A (ja) 混成集積回路の製造方法
JPH09270333A (ja) 薄膜チップ部品及びその製造方法
JPS633478B2 (ja)
JPH0774005A (ja) チップ型セラミックサ−ミスタ
JPS5875903A (ja) 多層線路構体
JPS5853853A (ja) 電子回路用構成体
JPS5938760B2 (ja) 両面基板
JPS58219751A (ja) 混成集積回路の製造方法
JPH06169204A (ja) 誘電体共振器を有する回路装置