JPH0343719Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、信号伝搬速度を高めた低誘電率集
積回路に関する。

〔従来の技術〕

従来、この種の集積回路にあつては、半導体素
子などの回路素子を、高純度アルミナ磁器、パイ
ロセラム、ホトセラム、ステアタイトなどで形成
された基板に、接続配線させたものがあり、この
配線部分は、アルミなどの導体層を、真空蒸着
法、スパツタリング法、印刷法などの技術をもつ
て基板上に形成されている。

〔考案が解決しようとする問題点〕

しかしながら、このような従来の集積回路にあ
つては、基板が、誘電率の高い部材で形成されて
いるため、基板上の配線部分で信号伝搬遅延が大
きくなる問題が有り、集積回路全体の律速因子と
なつている。

この考案は、このような従来の問題点に着目し
て案出されたものであつて、基板上の配線部分で
の信号伝搬速度の低下を防止した低誘電率集積回
路を得んとするものである。

〔問題点を解決するための手段〕

この考案は、低誘電率の物質で形成された基板
に、接続、配線された回路素子を配設すると共
に、少なくとも前記配線部に低誘電率の物質で形
成された覆体を配したことを、その構成としてい
る。

〔作用〕

基板は、低誘電率であるため、配線部で生じる
電界の影響を受けて生じる電気モーメントが小さ
く、配線部を通過する信号電流の減速化を防止す
る。また、覆体は、配線部を覆つて他の誘電率の
より高い物が配線部の信号伝搬速度を低下するの
を防止する。

〔実施例〕

以下、この考案に係る低誘電率集積回路の詳細
を図面に示す実施例について説明する。

第１図は、第１実施例を示している。

図中、１は多孔質四弗化エチレン樹脂で形成さ
れた基板であつて、その比誘電率は、1.3程度で
ある。この基板１上には、銅箔パターン２が形成
されており、この銅箔パターン２には、回路素子
であるICチツプ３が配設されて、ICチツプ３に
接続された金ワイヤ４と共に、配線部をなしてい
る。５は金属シールであつて基板１を囲む形態に
設けられており、電極として使用されるものであ
る。また、ICチツプ３の上方には、多孔質四弗
化エチレン樹脂で形成された覆体６が配設され、
前記金ワイヤ４並びに銅箔パターン２を覆つてい
る。

この実施例において、基板１は、低誘電率な多
孔質四弗化エチレン樹脂で形成されているため、
銅箔パターン２並びに金ワイヤ４に信号電流が流
れても大きな電束密度とはならず、信号電流の伝
搬速度を低下させることがない。また、覆体６
は、基板１と同様に信号電流の伝搬速度を低下さ
せることなく、銅箔パターン２並びに金ワイヤ４
を覆つて他の誘電率の高い物体が信号電流に波形
の歪などの影響を与えるのを防止する。

次に、第２図は、この考案に係る低誘電率集積
回路の第２実施例を示す説明図である。

この実施例においては、リードフレーム６の上
面に、延伸多孔質四弗化エチレン樹脂で形成され
た基板１が接着され、該基板１の上面には、銅箔
パターン２が形成されており、銅箔パターン２の
所定位置にICチツプ３、トランジスタチツプ７，
Ｃ・Ｒ複合部材８などの回路素子が配置されてい
る。これらの回路素子は、金ワイヤ４によつて銅
箔パターン２と接続されており、該銅箔パターン
２と金ワイヤ４は、配線部となつている。

また、図中９は、構成部材を一体に被覆したモ
ールドであつて、多孔質四弗化エチレン樹脂で形
成されている。

第３図は、この考案のシングルインライン型集
積回路に適用した第３実施例を示す部分破截斜視
図である。

この実施例に係る低誘電率集積回路は、多孔質
四弗化エチレン樹脂で形成された基板１に銅箔パ
ターン２をプリント配線し、該銅箔パターン２上
に、抵抗素子１０、ミニモールド半導体１１、チ
ツプコンデンサ１２、半導体ベアチツプ１３など
の回路素子を配設し、所要の箇所にスポツトコー
テイング１４を施し、これら全体を延伸多孔質四
弗化エチレン樹脂膜１５で包囲している。さら
に、延伸多孔質四弗化エチレン樹脂膜１５の上に
は、エポキシ樹脂層１６を積層し、集積回路を保
護している。また、図中１７は、銅箔パターン２
の端子部に接続された外部リードであり、延伸多
孔質四弗化エチレン樹脂膜１５、エポキシ層１６
により、順次被覆されている。

以上、第１〜３実施例について説明したが、こ
の他に各種の設計変更が可能であり、例えば、基
板１の寸法安定化のため、熱体積変化の少ない樹
脂フイルムを、基板１のプリント配線を施す側面
と反対側の面に積層した構成としてもよく、ま
た、寸法安定化及び熱拡散のために、基板１の外
層又は内層に、銅クラツドインバール板、ニツケ
ルクラツドモリブデン板、銅クラツドモリブデン
板、銅カーボンクラツド板などを外層又は内層に
設けた構成としてもよい。

そして、この考案は、薄膜ハイブリツドIC、
厚膜ハイブリツドIC、その他各種集積回路にも
適用し得ることは、言うまでもない。

また、上記実施例にあつては、基板１を単層と
しているが、多孔質弗素樹脂に、これより融点の
低い溶融樹脂層を積層した構成としても勿論よ
い。

さらに、基板１を所定間隔を保つた多層基板構
造とし、夫々の基板１に回路素子を配置して、高
密度実装化を行つた構成としてもよい。

〔考案の効果〕

以上の説明で明らかなように、この考案に係る
低誘電率集積回路にあつては、低誘電率の物質で
形成された、基板及び覆体を設けたことにより、
回路の配線の信号伝搬速度の低下を防止すると共
に信号に波形の歪などが発生するのを防止する効
果があり、集積回路自体の信号処理時間等の短縮
化を達成する効果が有る。

特に、多孔質弗素樹脂を基板に用いることによ
り、その弾力性に起因して、半導体等の熱膨張に
同調することが出来るため、半導体などの出力端
子がバンプ構造である所謂フリツプチツプタイプ
や、半導体などの出力端子が特になく、それをビ
ームリードで受ける場合の所謂ビームリード方法
を高信頼性をもつて使用出来る効果がある。

【図面の簡単な説明】

第１図は、この考案に係る低誘電率集積回路の
第１実施例を示す断面図、第２図は、同第２実施
例を示す説明図、第３図は、同第３実施例を示す
部分破截斜視図である。 １……基板、２……銅箔パターン、３……IC
チツプ、４……金ワイヤ、６……覆体。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 低誘電率の物質で形成された基板に、接続配
   線された回路素子を配設すると共に、少なくと
   も前記配線部に、低誘電率の物質で形成された
   覆体を配したことを特徴とする低誘電率集積回
   路。 (2) 前記基板は、多孔質弗素樹脂材料で形成され
   た実用新案登録請求の範囲第１項記載の低誘電
   率集積回路。 (3) 前記回路素子は、複数のICチツプである実
   用新案登録請求の範囲第１項又は第２項記載の
   低誘電率集積回路。 (4) 前記覆体は、多孔質弗素樹脂材料で形成され
   た実用新案登録請求の範囲第１項乃至第３項の
   いずれかに記載の低誘電率集積回路。 (5) 前記基板は、複数であり、所定間隔を介した
   多層構造である実用新案登録請求の範囲第１項
   乃至第４項のいずれかに記載の低誘電率集積回
   路。