JP2006194927A - 回路基板装置の製造方法 - Google Patents

Abstract

【課題】 多数個取りの製造技術を適用して製造される回路基板装置において、各回路基板の端面に付着した汚染物質による信号電圧の異常や配線層の腐食を防止して、動作の信頼性や製品寿命を向上させることができる回路基板装置の製造方法を提供する。
【解決手段】 本発明に係る回路基板装置の製造方法は、原基板１００の一面側に設定された回路基板領域１０Ｘの各々に、機能回路部１１及び複数の外部端子パッド１３、配線層１２を形成した後、該機能回路部１１及び外部端子パッド１３、配線層１２を含む領域を被覆するように絶縁膜１４を形成する工程と、原基板１００を各回路基板領域１０Ｘごとに切断して、個別のパネル基板１０Ａを切り出す工程と、パネル基板１０Ａの端部のうち、少なくとも上記配線層１２が露出する端部の、一面側の角部を所定の傾斜角度で面取り加工して傾斜面１６を形成する工程と、を有している。
【選択図】 図３

Description

本発明は、回路基板装置の製造方法に関し、特に、原基板に形成された複数の回路基板領域を切り離すことにより、個別の回路基板を製造する多数個取りの製造方法が適用される画像表示装置や画像読取装置、集積回路装置等に適用して良好な回路基板装置の製造方法に関する。

近年、液晶表示パネルや有機エレクトロルミネッセントパネル（有機ＥＬパネル）等を備えた画像表示装置や、撮像素子（ＣＣＤ）や受光素子（フォトセンサ）を２次元配列したセンサパネルを備えた画像読取装置を搭載した電子機器の普及が著しい。例えば、携帯電話機やデジタルカメラ、携帯情報端末（ＰＤＡ）、ノート型パーソナルコンピュータ等においては、上述したような各種の画像表示装置や画像読取装置が搭載されている。

このような画像表示装置や画像読取装置においては、一般に、ガラス基板等の絶縁性基板の一面側に、表示画素や受光素子を２次元配列した画素アレイやセンサアレイが形成され、該アレイを駆動するためのドライバ回路が、例えば、ドライバチップの形態で絶縁性基板上に直接接続された構成、あるいは、フレキシブルプリント基板（ＦＰＣ）やボンディングワイヤを介して接続された構成を有している。

ここで、上述したような携帯機器等に搭載される画像表示装置や画像読取装置においては、比較的小型のパネルサイズを有していることから、生産性等の観点から、その製造プロセスとして、例えば、特許文献１に示すように、１枚の大型の原基板に複数の回路基板領域（パネル領域）を設定し、各回路基板領域ごとに上記アレイやその周辺回路、配線等を形成した後、各回路基板領域ごとに切断して、個別の回路基板（パネル基板）を製造する多数個取りの製造技術が適用されている。

図９は、液晶表示装置における多数個取りの製造技術の一例を示す概略平面図であり、図１０は、液晶表示装置における多数個取りの製造技術の他の例を示す概略平面図である。
このような多数個取りされる液晶表示装置の製造方法として、図９（ａ）に示すように、原基板２００Ａ上に複数の回路基板領域１０Ｐを設定し、各回路基板領域１０Ｐに、各々、液晶が封入されるとともに、薄膜トランジスタ等のスイッチング素子が形成された複数の表示画素を２次元配列した表示画素アレイ１１Ｐを形成した後、各回路基板領域１０Ｐ間に設けられたスクライブラインＳＬａ〜ＳＬｃで切断して、図９（ｂ）に示すように、個々のパネル基板１０Ｑを製造する技術が記載されている。

そして、このような製造方法においては、原基板２００Ａの状態における製造工程で発生する静電気による素子破壊を防止するために、例えば、図９（ａ）に示すように、回路基板領域１０ＰのスクライブラインＳＬｂ、ＳＬｃ間に設けられたスクライブエリアＳＥＰに設けられた導電パターン（シャント）２２Ｐに、例えば、各回路基板領域１０Ｐの表示画素アレイ１１Ｐの周辺に設けられる外部端子１３Ｐや、該端子１３Ｐに延在する配線層１２Ｐを、接続して短絡しておく手法が適用されている。

なお、図９（ａ）では、各回路基板領域１０ＰごとにスクライブエリアＳＥＰに個別の導電パターン２２Ｐを設けた構成が記載されているが、例えば、図１０（ａ）、（ｂ）に示すように、原基板２００Ｂに格子状に設定されたスクライブエリアＳＥＱ内に導電パターン２２Ｑが延在して配置された構成を有するものや、該導電パターン２２Ｑを所定の電位（例えば、接地電位）に接続することにより、各回路基板領域１０Ｐで発生した静電気を放電するようにした構成を有するものも知られている。このようなスクライブエリアＳＥＰ、ＳＥＱに設けられる静電破壊防止用、又は、静電気放電用の導電パターン２２Ｐ、２２Ｑは、上述した原基板２００Ａ、２００Ｂを個々のパネル基板１０Ｑに分割するスクライブ工程において、図９（ｂ）、図１０（ｂ）に示すように、各パネル基板１０Ｑから切り離され、除去される。

また、上述した従来技術においては、液晶表示装置の製造方法についてのみ説明したが、有機ＥＬパネル等を備えた他の画像表示装置や、センサアレイを備えた画像読取装置においても同様であり、さらに、半導体基板を用いた集積回路装置等においても同様の製造方法が適用されている。

特開２００１−２１５８９１号公報（第３頁〜第５頁、図８〜図１０）

図１１は、従来技術における多数個取りの製造技術により製造されるパネル基板の端部の構成を示す概略図であり、図１２は、従来技術における多数個取りの製造技術により製造されるパネル基板の問題点を説明するための概念図である。
上述したように、従来技術における多数個取りの製造技術においては、回路基板領域間に設けられるスクライブエリアに静電破壊防止用の導電パターンを設け、配線層を介して、各回路基板領域に形成されたアレイを電気的に接続することにより、当該領域で発生した静電気による素子破壊（耐圧破壊）を防止することができる。そして、この導電パターンは、各回路基板領域におけるアレイ形成後、スクライブラインで切断することにより、各パネル基板から切り離される。

しかしながら、上述したような多数個取りの製造方法においては、各パネル基板を分離することにより、図１１（ａ）、（ｂ）に示すように、その基板端面１０ｆに、スクライブエリアの導電パターンと接続されていた外部端子１３Ｐや配線層１２Ｐの切断断面が露出することになるため、図１２（ａ）、（ｂ）に示すように、基板端面１０ｆに工場内で発生する汚染物質ＰＯＬ（具体的には、作業員の汗等に含まれるナトリウムや、各種工程で使用される薬液に含まれる微量な重金属原子等）が付着することにより、外部端子１３Ｐに接続されたドライバ回路（図示を省略）から所定の信号電圧を印加して液晶表示アレイ（又は、センサアレイ）を駆動する際に、各外部端子間（各配線層間）に電位差が発生すると、当該汚染物質ＰＯＬを介して電流経路ＩＲが形成されて、各配線層の信号電圧の異常や、外部端子１３Ｐや配線層１２Ｐの腐食ＣＯＲが進行して、ドライバ回路との接続不良が拡大するという問題を有していた。

これにより、液晶表示パネルやセンサパネル（以下、「回路基板装置」と総称する）の動作不良を招き、画像表示装置や画像読取装置の信頼性や製品寿命の低下を招くという問題を有していた。なお、このような端子や配線層の腐食が発生する確率は、上記ドライバ回路との間で伝送される信号電圧の配線層間での電位差が大きいほど、また、動作雰囲気における湿度が高くなるほど、さらには、微細化され配線層１２Ｐ間の距離が短くなるほど高くなる傾向を有している。

そこで、本発明は、上記問題点に鑑み、多数個取りの製造技術を適用して製造される回路基板装置において、各回路基板の端面に付着した汚染物質による信号電圧の異常や配線層の腐食を抑制して、動作の信頼性や製品寿命を向上させることができる回路基板装置の製造方法を提供することを目的とする。

請求項１に係る発明は、原基板の一面側に設定された複数の回路基板領域の各々に、機能素子からなる回路部、該回路部を駆動するための各種の信号の入出力を行う複数の端子部、及び、前記回路部から延在し、前記端子部の各々を個別に経由して、前記回路基板領域外に設けられた共通の導電パターンに接続するように配設された複数の配線層を、形成する工程と、
少なくとも前記配線層を含む領域を被覆するように絶縁膜を形成する工程と、
前記原基板を、前記回路基板領域ごとに切断して、個別の回路基板を製造する工程と、
前記回路基板の端部のうち、少なくとも前記配線層が露出する前記端部の、前記絶縁層及び前記配線層を、所定の傾斜角度で面取りして傾斜面を形成する工程と、
を含むことを特徴とする。

ここで、上記回路基板装置の製造方法は、前記回路基板の端部を面取りして、前記傾斜面を形成する工程の後に、少なくとも前記傾斜面を含む領域を被覆するように保護絶縁膜を形成する工程を有するものであってもよい。
また、前記絶縁膜を形成する工程では、前記複数の端子部上にも前記絶縁膜を形成してもよく、さらに前記回路基板の端部を面取りして、前記傾斜面を形成する工程に先立って、前記複数の端子部上の前記絶縁膜をエッチング除去して開口部を形成し、該開口部を介して、前記回路部に各種の信号の入出力を行うための外部装置を接続する工程を有しているものであってもよい。

また、上記回路基板装置の製造方法において、前記外部装置は、ドライバチップの形態を有し、前記複数の端子部に直接接続されて、前記回路基板の一面側に搭載されるものであってもよい。
さらに、前記回路部は、表示画素が２次元配列された、画像表示用の画素アレイであってもよいし、受光素子が２次元配列された、画像読取用のセンサアレイであってもよい。

ここで、前記受光素子は、半導体層からなるチャネル領域を挟んで形成された透過性を有する電極材料からなるドレイン電極及びソース電極と、前記チャネル領域の上方に透過性を有する絶縁膜を介して形成された透過性を有する電極材料からなる第１のゲート電極と、前記チャネル領域の下方に透過性を有する絶縁膜を介して形成された遮光性を有する電極材料からなる第２のゲート電極と、を有するダブルゲート型の薄膜トランジスタ構造を有しているものを適用することができる。

この場合、前記受光素子は、前記第１のゲート電極にリセットパルスを印加して前記受光素子を初期化し、前記ドレイン電極にプリチャージパルスを印加した後、前記第２のゲート電極に読み出しパルスを印加することにより、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記チャネル領域に入射した光の量に応じて蓄積された電荷の量に対応する電圧信号を前記ドレイン電極から取り出して、被写体の画像を読み取る駆動制御方法を適用することができる。

さらに、上記受光素子を適用した場合にあっては、前記配線層は、前記第１のゲート電極に接続された第１のゲートライン、前記第２のゲート電極に接続された第２のゲートライン、及び、前記ドレイン電極に接続されたドレインラインのうちの、少なくともいずれかであって、前記外部装置は、前記第１のゲートラインを介して、前記受光素子の前記第１のゲート電極に前記リセットパルスを印加する第１のゲートドライバ、前記第２のゲートラインを介して、前記受光素子の前記第２のゲート電極に前記読み出しパルスを印加する第２のゲートドライバ、及び、前記ドレインラインを介して、前記受光素子の前記ドレイン電極に前記プリチャージパルスを印加するとともに、前記チャネル領域に蓄積された電荷の量に対応する電圧信号を読み出すドレインドライバのうちの、少なくともいずれかであってもよい。

本発明に係る回路基板装置の製造方法は、比較的大きなサイズを有する原基板を切断して、比較的小さいサイズの回路基板（パネル基板）を個別に切り出す多数個取りの製造技術を適用した回路基板装置の製造プロセスにおいて、個別の回路基板の端部の角部を面取り加工することにより、原基板から個別のパネル基板を切り出した後に基板端面（特に、基板端面に露出する配線層）に付着した汚染物質を除去して、回路部（機能回路部；画素アレイやセンサアレイ等）の駆動時に、配線層間に電流経路が形成されることを防止し、信号電圧の変動や、配線層や端子部（外部電極パッド）の腐食を防止することができるので、動作の信頼性が高く、製品寿命を向上させた回路基板装置（画像表示装置や画像読取装置）を実現することができる。

また、上記個別の回路基板の端部の角部を面取り加工した後、さらに、当該傾斜面（加工面）を保護絶縁膜により被覆することにより、傾斜面に露出する配線層に汚染物質が再び付着することを完全に防止することができるので、当該汚染物質に起因する信号電圧の変動や、配線層や外部電極パッドの腐食を防止して、動作の信頼性がより高く、製品寿命がより向上した回路基板装置を実現することができる。

以下、本発明に係る回路基板装置の製造方法について、実施の形態を示して詳しく説明する。
ここで、対象となる回路基板装置については、特に限定するものではなく、従来技術に示したような液晶表示パネルであってもよいし、受光素子を２次元配列したセンサパネルであってもよい。なお、具体的な適用例については詳しく後述する。

＜第１の実施形態＞
図１は、本発明に係る回路基板装置の製造方法が適用される多数個取りの製造技術の概念を示す平面構成図である。また、図２、図３は、本発明に係る回路基板装置の製造方法の第１の実施形態を示すプロセス構成図である。

本実施形態に係る回路基板装置の製造方法は、まず、図１（ａ）、（ｂ）に示すように、ガラス基板等の絶縁性基板からなる原基板１００の一面側に、複数の回路基板領域１０Ｘが設定され、各々の回路基板領域１０Ｘに、画素アレイやセンサアレイ等の機能回路部（回路部）１１や、機能回路部１１の周辺部に配置され、機能回路部１１を駆動するための各種の信号の入出力を行う複数の外部端子パッド（端子部）１３、機能回路部１１から個別に延在し、複数の外部端子パッド１３に接続された複数の配線層１２が一括して形成される。なお、外部端子パッド１３及び複数の配線層１２は同一層であってもよく、互いに別層であってもよい。

また、少なくとも各回路基板領域１０Ｘに形成された機能回路部１１、配線層１２及び外部端子パッド１３を含む、原基板１００の一面側には、図示を省略した絶縁膜（図２（ｂ）、（ｃ）に示す絶縁膜１４）がこれらを覆うように積層形成され、外部からの電気的、物理化学的な損傷や浸食等を防止するように構成されている。

ここで、原基板１００の上記回路基板領域１０Ｘは、スクライブラインＳＬにより規定される。また、隣接する各回路基板領域１０Ｘ間の、対向するスクライブラインＳＬ間に形成されるスクライブエリアＳＥには、静電気放電用の導電パターン２１が格子状に配設され、図１（ａ）に示すように、上記各回路基板領域１０Ｘに形成された配線層１２が、機能回路部１１から各外部端子パッド１３を介して、スクライブエリアＳＥに配設された導電パターン２１に共通に接続されている。この導電パターン２１は、例えば、接地電位等の特定の電位に接続され、製造プロセス中に原基板１００（回路基板領域１０Ｘ）に生じる静電気を該導電パターン２１を介して放電する。

次いで、このような原基板１００を、スクライブラインＳＬで切断することにより、図１（ｂ）に示すように、回路基板領域１０ＸからスクライブエリアＳＥが切り離されて、配線層１２が導電パターン２１から切り離されて個々に電気的に独立し、機能回路部１１を有する個々のパネル基板（回路基板）１０Ａが得られる。

このようにして個別に切り出されたパネル基板１０Ａは、具体的には、図２（ａ）、（ｂ）に示すように、上記機能回路部１１及び配線層１２、外部端子パッド１３を被覆するように絶縁膜１４が形成されていることから、上述した原基板１００のスクライブ工程により、パネル基板１０Ａの側方端面１０ｅのみに、配線層１２の断面が露出することになる。

なお、パネル基板１０Ａに形成される機能回路部１１や配線層１２、外部端子パッド１３は、図２（ｂ）に示したように、絶縁性基板からなるパネル基板１０Ａの全域に形成された下地層となる薄い絶縁膜１５上に積層形成されているものであってもよいし、例えば、図２（ｃ）に示すように、パネル基板１０Ａ上に直接形成されているものであってもよい。

次いで、図３（ａ）に示すように、各パネル基板１０Ａにおいて、最上層の絶縁膜１４を部分的にエッチングして、機能回路部１１の周辺に配置された外部端子パッド１３の上面を露出させる開口部ＨＬを形成し、図３（ｂ）に示すように、該外部端子パッド１３を介して直接、あるいは、フレキシブルプリント基板（ＦＰＣ）やボンディングワイヤを介して、ドライバ回路（外部装置、ドライバチップ）ＤＣＰが接続される。なお、図３（ｂ）においては、各外部端子パッド１３を介してドライバチップＤＣＰの各バンプ電極ＢＰが直接接続された構成を示す。

次いで、図３（ｃ）に示すように、パネル基板１０Ａの基板端部のうち、少なくとも配線層１２の断面が露出する側方端面１０ｅの、一面側（パネル基板１０Ａの機能回路部１１や配線層１２が形成されている面側；図面上方側）の角部を面取り加工して所定の傾斜角度を有する傾斜面１６を形成する。ここで、傾斜面１６の傾斜角度は、少なくとも側方端面１０ｅに露出する配線層１２の断面が切削されるように設定される。

次いで、図３（ｄ）に示すように、ドライバチップＤＣＰが搭載（直接接続）され、基板端部の角部が面取り加工されたパネル基板１０Ａの基板端面及び背面（図面下方側）を、後フレーム部材ＦＲの内面側に当接するように組み込み固定することにより、さらに傾斜面１６が露出しないようにパネル基板１０Ａ上面に図示しない前フレーム部材を後フレーム部材ＦＲと嵌合させて液晶表示パネルやセンサパネル等の回路基板装置が完成する。

これにより、原基板１００のスクライブ工程において、もしくは、スクライブ工程の後に、工場内で発生する汚染物質がパネル基板１０Ａの基板端部（特に、配線層１２の断面が露出する側方端面１０ｅ）に付着した場合であっても、少なくとも配線層１２の断面が露出する側方端面１０ｅを含む、基板端部の一面側の角部が面取り加工されるので、配線層１２の断面に付着した汚染物質を除去することができる。

また、パネル基板１０Ａの基板端部以外（例えば、パネル基板１０Ａの一面側）に付着した汚染物質は、機能回路部１１及び配線層１２、外部端子パッド１３の形成後、絶縁層１４が被覆形成されているので、汚染物質による配線層１２や外部端子パッド１３への直接的な影響を防止することができる。

また、絶縁層１４が被覆形成された原基板１００を切断して、個別のパネル基板１０Ａを切り出した後、外部端子パッド１３上の絶縁膜１４のみを除去して外部端子パッド１３が露出されることになるが、例えば、ドライバチップ（ドライバ回路）ＤＣＰを直接接続して、当該ドライバチップＤＣＰにより外部端子パッド１３との接続部を覆い隠すように搭載されているので、その後の工程等において発生する汚染物質の当該接続部への付着を極力抑制することができ、さらには、傾斜面１６を形成する際に切削された絶縁層１４等の塵が外部端子パッド１３の表面に付着して接続不良を起こすことを防止できる。

したがって、本実施形態に係る回路基板装置の製造方法によれば、比較的大きな原基板を切断して、個別のパネル基板を切り出す多数個取りの製造技術を適用した回路基板装置の製造プロセスにおいて、個別のパネル基板の端部の角部を面取り加工することにより、基板端面（特に、基板端面に露出する配線層）に付着した汚染物質を除去して、機能回路部（画素アレイやセンサアレイ等）の駆動時に、基板端面において配線層間に電流経路が形成されることを防止し、信号電圧の変動や、配線層や外部電極パッドの腐食を防止することができるので、動作の信頼性が高く、製品寿命が向上した回路基板装置（表示パネルやセンサパネル）を実現することができる。

＜第２の実施形態＞
次に、本発明に係る回路基板装置の製造方法の第２の実施形態について、図面を参照して説明する。
図４は、本発明に係る回路基板装置の製造方法の第２の実施形態を示すプロセス断面図である。ここで、上述した第１の実施形態と同等の工程については、その説明を簡略化する。

本実施形態に係る回路基板装置の製造方法は、概略、上述した第１の実施形態において、図４（ａ）に示すように、原基板１００から個別に切り出されたパネル基板１０Ａに、外部端子パッド１３を介してドライバチップ（ドライバ回路）ＤＣＰを接続し、基板端部の一面側の角部を面取り加工して傾斜面１６を形成した後、図４（ｂ）に示すように、少なくとも基板端部の傾斜面１６を含む、パネル基板１０Ａの一面側に保護絶縁膜１７を形成する。

次いで、図４（ｃ）に示すように、一面側に保護絶縁膜１７が被覆形成されたパネル基板１０Ａの基板端面及び背面（図面下方側）を、フレーム部材ＦＲの内面側に当接するように組み込み固定することにより、液晶表示パネルやセンサパネル等の回路基板装置が完成する。

これにより、基板端部の傾斜面１６に露出していた配線層１２の傾斜断面が保護絶縁膜１７に被覆されることになるので、その後の工程等において発生する汚染物質の傾斜面１６（特に、傾斜面１６に露出した配線層１２）への付着を完全に防止することができる。また、パネル基板１０ＡへのドライバチップＤＣＰの搭載後に保護絶縁膜１７を被覆形成しているので、当該トランジスタチップＤＣＰと外部端子パッド１３との接続部への汚染物質の付着を完全に防止することができる。

したがって、本実施形態に係る回路基板装置の製造方法によれば、多数個取りの製造技術を適用した回路基板装置の製造プロセスにおいて、個別のパネル基板の端部の角部を面取り加工することにより、基板端面（特に、基板端面に露出する配線層）に付着した汚染物質を除去し、さらに、少なくとも汚染物質を除去した面（傾斜面）を保護絶縁膜により被覆することにより、面取り加工された傾斜面に露出する配線層に汚染物質が再び付着することを完全に防止することができるので、当該汚染物質に起因する信号電圧の変動や、配線層や外部電極パッドの腐食を防止して、動作の信頼性がより高く、製品寿命がより向上した回路基板装置（表示パネルやセンサパネル）を実現することができる。

＜適用例＞
次に、上述した第１及び第２の実施形態に係る製造方法を適用可能な回路基板装置について説明する。
ここでは、上述した回路基板装置の製造方法を適用可能な一例として、画像読取装置を示し、図面を参照して具体的に説明する。

上述したような回路基板装置の製造方法は、液晶表示パネルや有機ＥＬパネル等の表示パネルや、画像読取用のセンサパネル等に良好に適用することができるが、上述したように、基板端面に付着した汚染物質による信号電圧の変動や配線層の腐食の程度は、配線層（又は、外部端子パッド）間に印加される信号電圧の差（電位差）に大きさに依存することが判明している。したがって、例えば、駆動時の信号電圧の変化が比較的大きい、ダブルゲート型の薄膜トランジスタ構造を有するフォトセンサ（以下、「ダブルゲート型フォトセンサ」と記す）を、２次元配列したセンサアレイを備えた画像読取装置に適用することにより、顕著な効果を得ることができる。以下、具体的に説明する。

図５は、本発明に係る回路基板装置の製造方法を適用可能な画像読取装置（センサアレイ及びその周辺回路）の一例を示す要部構成図である。
本適用例に係る画像読取装置は、図５に示すように、大別して、多数のフォトセンサ（ダブルゲート型フォトセンサ；受光素子）ＰＳを、例えば、ｎ行×ｍ列（ｎ、ｍは任意の自然数）のマトリクス状に配列したセンサアレイ１１Ｓと、各フォトセンサＰＳのトップゲート端子ＴＧを行方向に接続して伸延するトップゲートラインＬｔと、各フォトセンサＰＳのボトムゲート端子ＢＧを行方向に接続して伸延するボトムゲートラインＬｂと、各フォトセンサＰＳのドレイン端子Ｄを列方向に接続して伸延するドレインライン（データライン）Ｌｄと、ソース端子Ｓを所定の低電位電圧（例えば、接地電位）Ｖssに共通に接続するソースライン（コモンライン）Ｌｓと、外部端子パッド１３ｔを介して各トップゲートラインＬｔに接続されたトップゲートドライバＤＣｔと、外部端子パッド１３ｂを介して各ボトムゲートラインＬｂに接続されたボトムゲートドライバＤＣｂと、外部端子パッド１３ｄを介して各ドレインラインＬＤに接続されたドレインドライバ（読み出しドライバ）ＤＣｄと、を有して構成されている。

ここで、図５において、センサアレイ１１Ｓ及びトップゲートラインＬｔ、ボトムゲートラインＬｂ、ドレインラインＬｄ、並びに、外部端子パッド１３ｔ、１３ｂ、１３ｄは、パネル基板１０Ａの一面側に形成され、また、トップゲートドライバＤＣｔ及びボトムゲートドライバＤＣｂ、ドレインドライバＤＣｄは、例えば、各々ドライバチップ（集積回路チップ）の形態を有して、センサアレイ１１Ｓが形成されたパネル基板１０Ａの一面側であって、該センサアレイ１１Ｓの周辺領域に直接接続（搭載）された構成を有している。

また、図５において、トップゲート制御信号は、トップゲートドライバＤＣｔにおいて後述するリセット電圧（リセットパルス）及びキャリヤ蓄積電圧のいずれかとして、各トップゲートラインＬｔに選択的に出力される信号φＴ１、φＴ２、…φＴｉ、…φＴｎを生成するための制御信号であり、ボトムゲート制御信号は、ボトムゲートドライバＤＣｂにおいて後述する読み出し電圧及び非読み出し電圧のいずれかとして、各ボトムゲートラインＬｂに選択的に出力される信号φＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための制御信号であり、ドレイン制御信号は、ドレインドライバＤＣｄにおいて後述するプリチャージ電圧Ｖpgを各フォトセンサＰＳに印加するとともに、各フォトセンサＰＳに蓄積されたキャリヤに対応するドレイン電圧ＶＤ（データ電圧Ｖrd）の読み出しを制御するための制御信号である。これらの制御信号は、例えば、図示を省略したシステムコントローラ等により生成されて供給される。

（フォトセンサＰＳ）
図６は、本適用例に係る画像読取装置に適用可能なフォトセンサの素子構造を示す概略断面図である。
上述したセンサアレイ１１Ｓに適用可能なフォトセンサＰＳは、概略、図６に示すように、励起光（ここでは、可視光）の入射により電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル領域）３１と、該半導体層３１の両端に、各々ｎ^＋シリコンからなる不純物層（オーミックコンタクト層）３７、３８を介して形成され、クロム、クロム合金、アルミ、アルミ合金等から選択された導電性材料からなり、可視光に対して不透明なドレイン電極３２（ドレイン端子Ｄ）及びソース電極３３（ソース端子Ｓ）と、半導体層３１の上方（図面上方）にブロック絶縁膜（ストッパ膜）３４及び上部ゲート絶縁膜３５を介して形成され、酸化スズ膜やＩＴＯ膜（インジウム−スズ酸化膜）等の透明電極層からなり、可視光に対して透過性を示すトップゲート電極ＴＧｘ（第１のゲート電極；トップゲート端子ＴＧ）と、半導体層３１の下方（図面下方）に下部ゲート絶縁膜１０６を介して形成され、クロム、クロム合金、アルミ、アルミ合金等から選択された導電性材料からなり、可視光に対して不透明なボトムゲート電極ＢＧｘ（第２のゲート電極；ボトムゲート端子ＢＧ）と、を有して構成されている。

すなわち、本実施形態に係るセンサアレイ１１Ｓに適用されるフォトセンサＰＳは、いわゆる、ダブルゲート型の薄膜トランジスタ構造を有し、図６に示すように、半導体製造技術を適用してパネル基板１０Ａ上に薄膜形成されている。また、該フォトセンサＰＳを含むパネル基板１０Ａの一面側全体には保護絶縁膜（図２に示した絶縁膜１４に相当する）３９が被覆形成されて、フォトセンサＰＳの電気的、物理化学的損傷や浸食を防止するように構成されている。

また、フォトセンサＰＳを構成するトップゲート電極ＴＧｘ及びボトムゲート電極ＢＧｘ、ドレイン電極Ｌｄ、ソース電極Ｌｓは、例えば、各々、図５に示したトップゲートラインＬｔ及びボトムゲートラインＬｂ、ドレインラインＬｄ、ソースラインＬｓと一体的に形成され、電気的に接続されている。

なお、図６に示したフォトセンサＰＳおいて、トップゲート絶縁膜３５、ブロック絶縁膜３４、ボトムゲート絶縁膜３６を構成する絶縁膜、及び、トップゲート電極ＴＧｘ上に設けられる保護絶縁膜３９は、いずれも半導体層３１を励起する可視光に対して高い透過率を有する材質、例えば、窒化シリコンや酸化シリコン等により構成されていることにより、図面下方に設けられた光源（図示を省略）からの照射光を図面上方に透過させるとともに、保護絶縁膜３９の上面に設けられた検知面ＤＴＣに載置された被写体（指）に反射して、図面上方からフォトセンサＰＳ（詳しくは、半導体層３１）に入射する光のみを検知する構造を有している。

（トップゲートドライバＤＣｔ／ボトムゲートドライバＤＣｂ）
トップゲートドライバＤＣｔ及びボトムゲートドライバＤＣｂは、略同等の構成を有し、例えば、トップゲートドライバＤＣｔ（又は、ボトムゲートドライバＤＣｂ）は、概略、図示を省略したシステムコントローラ等から供給されるトップゲート制御信号（又は、ボトムゲート制御信号）に基づいて、スタート信号を所定のタイミングで順次シフトしつつ、各トップゲートラインＬｔ（又は、ボトムゲートラインＬｂ）に対応するシフト信号を出力するシフトレジスタ回路と、該シフトレジスタ回路から順次出力されるシフト信号を、所定の信号レベルに増幅してリセットパルスφＴｉ（又は、読み出しパルスφＢｉ）として、各トップゲートラインＬｔ（又は、ボトムゲートラインＬｂ）に出力する出力バッファと、を有して構成されている。

（ドレインドライバＤＣｄ）
ドレインドライバＤＣｄは、概略、図示を省略したシステムコントローラ等から供給されるドレイン制御信号に基づいて、スタート信号を所定のタイミングで順次シフトしつつ、各ソースラインＬｓに対応するシフト信号を出力するシフトレジスタ回路と、ドレイン制御信号として供給されるプリチャージ信号φpgに基づくプリチャージ期間に、各ドレインラインＬｄに所定のプリチャージパルス（プリチャージ電圧Ｖpg）を一斉に印加するプリチャージ回路と、後述する読み出し期間に、各ドレインラインＬｄを介して各フォトセンサＰＳに蓄積されたキャリヤに対応するドレインライン電圧ＶＤ（データ電圧Ｖrd）を並列的に読み出し、所定の信号レベルに増幅して、上記シフトレジスタ回路から順次出力されるシフト信号に基づくタイミングに基づいて、時系列的に取り出して読取データ信号（シリアル信号）Ｖdataとして出力する読み出し回路と、を有して構成されている。

（駆動制御方法）
次いで、上述した画像読取装置（センサアレイ）の駆動制御方法について、図面を参照して簡単に説明する。
図７は、本適用例に係る画像読取装置における駆動制御方法の一例を示すタイミングチャートである。また、図８は、本適用例に係る画像読取装置を指紋読取センサに適用した場合の指紋画像の読み取り動作を示す動作概念図である。ここで、図８においては、図示の都合上、センサアレイ１１Ｓの断面部分を表すハッチングの一部を省略する。

上述したセンサアレイ１１Ｓの駆動制御方法は、例えば、図７に示すように、所定の処理動作期間（処理サイクル）に、リセット期間Ｔrst、電荷蓄積期間Ｔａ、プリチャージ期間Ｔprch及び読み出し期間Ｔreadを設定することにより実現される。
図７に示すように、まず、リセット期間Ｔrstにおいては、トップゲートドライバＤＣｔによりトップゲートラインＬｔを介して、ｉ行目（ｉは１≦ｉ≦ｎの任意の整数）のフォトセンサＰＳのトップゲート端子ＴＧにリセットパルス（例えば、トップゲート電圧（＝リセットパルス電圧）Ｖtg＝＋１５Ｖのハイレベル）φＴｉを印加して、半導体層３１に蓄積されているキャリヤ（ここでは、正孔）を放出するリセット動作（初期化動作）を実行する。

次いで、電荷蓄積期間Ｔａにおいては、トップゲートドライバＤＣｔによりトップゲート端子ＴＧにローレベル（例えば、トップゲート電圧Ｖtg＝−１５Ｖ）のバイアス電圧φＴｉを印加することにより、上記リセット動作を終了し、電荷蓄積動作（キャリヤ蓄積動作）を開始する。

ここで、電荷蓄積期間Ｔａにおいては、図８に示すように、図５、図６に示したフォトセンサＰＳが形成された透明なパネル基板１０Ａの背面側（図８下方）に設けられたバックライトＢＬから、センサアレイ１１Ｓの上面の検知面ＤＴＣに密着して載置された被写体（指ＦＧ）に対して放射光Ｌｘが照射され、その反射光Ｌｙが透明電極層からなるトップゲート電極ＴＧｘを通過して半導体層３１に入射する。これにより、電荷蓄積期間Ｔａ中に半導体層３１に入射した光量に応じて、半導体層３１の入射有効領域（キャリヤ発生領域）で電子−正孔対が生成され、半導体層３１とブロック絶縁膜３４との界面近傍（チャネル領域周辺）に正孔が蓄積される。

そして、プリチャージ期間Ｔprchにおいては、上記電荷蓄積期間Ｔａに並行して、ドレイン制御信号として供給されるプリチャージ信号φpgに基づいて、ドレインドライバＤＣｄによりドレイン端子Ｄにプリチャージパルス（例えば、プリチャージ電圧Ｖpg＝＋５Ｖ）を印加し、ドレイン電極３２に電荷を保持させるプリチャージ動作を実行する。

次いで、読み出し期間Ｔreadにおいては、上記プリチャージ期間Ｔprchを経過した後、ボトムゲートドライバＤＣｂによりボトムゲートラインＬｂを介して、ボトムゲート端子ＢＧに読み出しパルス（例えば、ボトムゲート電圧（＝読み出しパルス電圧）Ｖbg＝＋１０Ｖのハイレベル）φＢｉを印加することにより、電荷蓄積期間Ｔａにチャネル領域に蓄積されたキャリヤ（正孔）に応じたドレイン電圧ＶＤ（データ電圧Ｖrd；電圧信号）を、ドレインラインＬｄを介して、ドレインドライバＤＣｄにより読み出す読み出し動作が実行される。

ここで、読み出しパルスφＢｉの印加期間（読み出し期間）におけるドレイン電圧ＶＤ（データ電圧Ｖrd）の変化傾向は、電荷蓄積期間Ｔａに蓄積されたキャリヤが多い場合（明状態）には、電圧が急峻に低下する傾向を示し、一方、蓄積されたキャリヤが少ない場合（暗状態）には緩やかに低下する傾向を示すので、例えば、読み出し期間Ｔreadの開始から所定の時間経過後のデータ電圧Ｖrdを検出することにより、フォトセンサＰＳに入射した光の量、すなわち、被写体の明暗パターンに対応した明度データ（明暗情報）を検出することができる。

そして、このような特定の行（ｉ行目）に対する一連の明度データ検出動作を１サイクルとして、上述したセンサアレイ１１Ｓの各行（ｉ＝１、２、・・・ｎ）に対して、同等の動作処理を繰り返すことにより、ダブルゲート型の薄膜トランジスタ構造を有するフォトセンサ（ダブルゲート型フォトセンサ）ＰＳを適用したセンサアレイ１１Ｓを、被写体の２次元画像（指紋画像）を明度データとして読み取る画像読取装置として動作させることができる。

すなわち、上述した画像読取装置においては、被写体画像の読取動作に際して、パネル基板１０Ａの一面側に搭載された外部装置（ドライバチップ）であるトップゲートドライバＤＣｔ及びボトムゲートドライバＤＣｂ、ドレインドライバＤＣｄから、各外部端子パッド１３ｔ、１３ｂ、１３ｄを介して、パネル基板１０Ａの一面側に配設された配線層であるトップゲートラインＬｔ及びボトムゲートラインＬｂ、ドレインライン（データライン）Ｌｄに、各々、３０Ｖ、１０Ｖ、５Ｖ程度の電圧差を有する信号電圧が印加される。

この場合、従来技術に示した多数個取りの製造技術を適用して製造された画像読取装置においては、原基板の状態において、センサアレイとともに形成されるトップゲートライン及びボトムゲートライン、ドレインラインが、各々、センサアレイから外部端子パッドを介して、スクライブエリア内に設けられた静電気放電用の導電パターンに接続されるように延在するように配設され、さらに、スクライブ工程により個別のパネル基板に切り出された状態において、基板端面が切断された状態のまま（切断面）であるため、該基板端面にトップゲートライン及びボトムゲートライン、ドレインラインの切断断面が露出した状態にある。

ここで、上記駆動制御方法において説明したように、リセット動作時及び非リセット動作時にトップゲートラインＬｔに印加されるトップゲートパルスφＴの信号電圧の差は、３０Ｖ程度と極めて大きく、また、読み出し動作時及び非読み出し動作時にボトムゲートラインＬｂに印加されるボトムゲートパルスφＢの信号電圧の差は、１０Ｖ程度と比較的大きく、さらに、プリチャージ動作時及び非プリチャージ動作時にドレインラインＬｄに印加されるプリチャージ電圧（ドレイン電圧ＶＤ）の信号電圧の差は、５Ｖ程度であるため、上記基板端面に、製造工程等において発生する汚染物質が付着すると、特に、トップゲートラインＬｔ間、又は、ボトムゲートラインＬｂ間において、該汚染物質を介して形成される電流経路に大電流が流れることになり、トップゲートパルスφＴやボトムゲートパルスφＢの信号電圧の変動による誤動作や、トップゲートラインＬｔやボトムゲートラインＬｂ、外部端子パッド１３ｔ、１３ｂの腐食の進行が顕著になるという問題を有している。また、ドレインラインＬｄ間においても、ドレイン電圧ＶＤ（データ電圧Ｖrd）の変動を生じることにより、正確な読取データ信号Ｖdataを得ることができず、被写体画像（指紋画像）を適切に読み取ることができなくなるという問題を有している。

これに対して、上述した第１の実施形態に係る回路基板装置の製造方法を適用した画像読取装置においては、少なくとも、原基板から個別のパネル基板を切り出した後、トップゲートラインＬｔやボトムゲートラインＬｂ、ドレインラインＬｄの切断面が露出する基板端面の角部を面取り加工することにより、配線層間に付着する汚染物質を除去することができるので、上述したようなトップゲートパルスφＴやボトムゲートパルスφＢ、ドレイン電圧ＶＤ（データ電圧Ｖrd）の信号電圧の変動や、トップゲートラインＬｔやボトムゲートラインＬｂ、外部端子パッド１３ｔ、１３ｂの腐食を防止して、動作の信頼性や製品寿命を向上させた画像読取装置を提供することができる。

また、第２の実施形態に係る回路基板装置の製造方法を適用した場合にあっては、原基板から個別のパネル基板を切り出し、トップゲートラインＬｔやボトムゲートラインＬｂ、ドレインラインＬｄの切断面が露出する基板端面の角部を面取り加工した後、少なくとも、当該加工面（傾斜面）を被覆するように保護絶縁膜が形成されているので、傾斜面に露出する配線層に汚染物質が再び付着することを完全に防止することができ、トップゲートパルスφＴやボトムゲートパルスφＢ、ドレイン電圧ＶＤ（データ電圧Ｖrd）の信号電圧の変動や、トップゲートラインＬｔやボトムゲートラインＬｂ、外部端子パッド１３ｔ、１３ｂの腐食を完全に防止して、動作の信頼性や製品寿命をより一層向上させた画像読取装置を提供することができる。

なお、上述した適用例においては、本発明に係る製造方法を適用可能な回路基板装置として、ダブルゲート型フォトセンサを２次元配列したセンサアレイを備えた画像読取装置を示したが、本発明はこれに限定されるものではなく、従来技術に示したような液晶表示パネルや有機ＥＬパネル等の画像表示装置、また、他のフォトセンサパネルからなる画像読取装置、さらには、半導体基板上に形成される集積回路装置であっても良好に適用することができる。要するに、多数個取りの製造技術を適用して製造される回路基板装置であって、製造プロセスにおいて発生する静電気等を放電するための導電パターンが回路基板領域外（スクライブエリア）に設けられ、個別のパネル基板に切り出すことにより、その基板端面に内部の機能回路部（画素アレイやセンサアレイ、集積回路等）に接続された配線層が必然的に露出するものであれば、良好に適用することができる。

本発明に係る回路基板装置の製造方法が適用される多数個取りの製造技術の概念を示す平面構成図である。 本発明に係る回路基板装置の製造方法の第１の実施形態を示すプロセス構成図（その１）である。 本発明に係る回路基板装置の製造方法の第１の実施形態を示すプロセス構成図（その２）である。 本発明に係る回路基板装置の製造方法の第２の実施形態を示すプロセス断面図である。 本発明に係る回路基板装置の製造方法を適用可能な画像読取装置（センサアレイ及びその周辺回路）の一例を示す要部構成図である。 本適用例に係る画像読取装置に適用可能なフォトセンサの素子構造を示す概略断面図である。 本適用例に係る画像読取装置における駆動制御方法の一例を示すタイミングチャートである。 本適用例に係る画像読取装置を指紋読取センサに適用した場合の指紋画像の読み取り動作を示す動作概念図である。 液晶表示装置における多数個取りの製造技術の一例を示す概略平面図である。 液晶表示装置における多数個取りの製造技術の他の例を示す概略平面図である。 従来技術における多数個取りの製造技術により製造されるパネル基板の端部の構成を示す概略図である。 従来技術における多数個取りの製造技術により製造されるパネル基板の問題点を説明するための概念図である。

符号の説明

１０Ｘ 回路基板領域
１０Ａ パネル基板
１０ｅ 基板端面
１１ 機能回路部
１１Ｓ センサアレイ
１２ 配線層
１３ 外部端子パッド
１４、１５ 絶縁膜
１６ 傾斜面
ＤＣＰ ドライバチップ
ＰＳ フォトセンサ
Ｌｔ トップゲートライン
Ｌｂ ボトムゲートライン
Ｌｄ ドレインライン

Claims (6)

1. 原基板の一面側に設定された複数の回路基板領域の各々に、機能素子からなる回路部、該回路部を駆動するための各種の信号の入出力を行う複数の端子部、及び、前記回路部から延在し、前記端子部の各々を個別に経由して、前記回路基板領域外に設けられた共通の導電パターンに接続するように配設された複数の配線層を、形成する工程と、
   少なくとも前記配線層を含む領域を被覆するように絶縁膜を形成する工程と、
   前記原基板を、前記回路基板領域ごとに切断して、個別の回路基板を製造する工程と、
   前記回路基板の端部のうち、少なくとも前記配線層が露出する前記端部の、前記絶縁層及び前記配線層を、所定の傾斜角度で面取りして傾斜面を形成する工程と、
   を含むことを特徴とする回路基板装置の製造方法。
2. 前記回路基板の端部を面取りして、前記傾斜面を形成する工程の後に、少なくとも前記傾斜面を含む領域を被覆するように保護絶縁膜を形成する工程を有することを特徴とする請求項１記載の回路基板装置の製造方法。
3. 前記絶縁膜を形成する工程では、前記複数の端子部上にも前記絶縁膜を形成し、
   前記回路基板の端部を面取りして、前記傾斜面を形成する工程に先立って、前記複数の端子部上の前記絶縁膜をエッチング除去して開口部を形成し、該開口部を介して、前記回路部に各種の信号の入出力を行うための外部装置を接続する工程を有していることを特徴とする請求項１又は２記載の回路基板装置の製造方法。
4. 前記外部装置は、ドライバチップの形態を有し、前記複数の端子部に直接接続されて、前記回路基板の一面側に搭載されることを特徴とする請求項３記載の回路基板装置の製造方法。
5. 前記回路部は、表示画素が２次元配列された、画像表示用の画素アレイであることを特徴とする請求項１乃至４のいずれかに記載の回路基板装置の製造方法。
6. 前記回路部は、受光素子が２次元配列された、画像読取用のセンサアレイであることを特徴とする請求項１乃至４のいずれかに記載の回路基板装置の製造方法。

Images