JPH025297B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法にかかり、と
くに電極配線材料の段部での断線を防ぐ新規な
MOS型半導体装置の製造方法に関するものであ
る。

MOS型半導体装置では、多数の素子を高密度
に集積するために、各素子の占有する面積を小さ
くする必要がある。従来MOS型半導体装置上の
ソースドレイン拡散層領域と、ゲート及び配線材
料となつている多結晶シリコンとを電気的に接触
させるためには、ソースドレイン拡散領域を形成
後、前記半導体装置上に絶縁膜、例えば気相成長
法により成長した酸化膜に、それぞれコンタクト
孔を開孔し、アルミを用いて両者を接続する方法
を用いている。又、多結晶シリコンと拡散層の電
導型が同じ場合には、ゲート酸化膜形成後、適当
な部分のグート酸化膜にコンタクト孔を開孔し、
前記半導体装置上全面に、多結晶シリコンを気相
成長法により成長し、ソース・ドレイン拡散層領
域と、多結晶シリコンを直接に接触させ、全面に
リン拡散することにより、ポリシリコンを一導電
型にするのと同時に前記ゲート酸化膜開孔部のポ
リシリコンの下にＮ型拡散層を形成したのち、ポ
リシリコンを選択的に除去し、ゲート及び配線部
分を形成し、その後Ｎ型のソースドレイン拡散層
領域を形成することにより、多結晶シリコン下の
拡散層領域を介して、ソースドレイン拡散層領域
と多結晶シリコンを電気的に接続していた。

しかし、前者では異なる領域上に２つのコンタ
クト孔を開孔しなければならないことから、コン
タクト孔の目合せずれによる余裕をも考慮した場
合、かなり大きな面積を必要とし、各素子の面積
を小さくする方向に反するので、実用的でない。
一方後者は、多結晶シリコンとソースドレイン拡
散層の導電型が同じ場合にはすでに説明したよう
に、多結晶シリコンとソース・ドレイン拡散層領
域の電気的接触ができ、また面積も小さくでき
る。これの方法は多結晶シリコンからの一導電型
不純物のシリコン基板への拡散により、多結晶シ
リコンの下には一導電型拡散層が形成され、次工
程で形成されるソース・ドレイン拡散層領域と、
同導電型となるときのみ電気的に接続される。し
かしながら、もし異なる導電型となる場合には、
Ｐ−Ｎ接合が形成されてしまう。例えば相補型
MOS半導体装置の場合、ソース・ドレイン拡散
層領域には２つの導電型があり、ゲート及び配線
用の多結晶シリコンの導電型のみで形成した場
合、多結晶シリコンと同導電型の拡散層とはオー
ミツクな接触がとれるが、異なる導電型の拡散層
とではＰ−Ｎ接合が形成されてしまう。

このため多結晶シリコンとソース・ドレイン拡
散層領域の導電型が異なる場合には、第１図、第
２図に示されるように、半導体基板１１にフイー
ルド酸化膜１２を形成後ゲート酸化膜１７を残し
たままで、ポリシリ成長し、しかる後パターング
し、酸化膜、たとえばPSG14を推積被着し、多
結晶シリコン１３と、ソース・ドレイン拡散層領
域の両方にまたがるようにコンタクト孔２３を開
孔し、コンタクト孔上にアルミ１５を敷いてこの
アルミを介して、多結晶シリコン１３とフイルド
酸化膜１２に囲まれた活性領域２１における拡散
層領域を電気的に接触させることが考えられる。
従来より、このコンタクトは使用されているが、
第１図に示されるように従来どうりバツフアード
フツ酸によりこのコンタクト孔の開孔を行つた場
合、開孔時に多結晶シリコンの下のゲート酸化膜
１７がエツチングされ、多結晶シリコンの下に空
どう１８ができてしまう。したがつてアルミを被
着させ、多結晶シリコンとソース・ドレイン拡散
層をアルミを介して電気的に接触しようとした時
に、ポリシリコン端部でアルミに溝１６が形成さ
れ、段切れする傾向にあつた。したがつて従来に
おいては第２図の２６に示されるように、アルミ
１５とコンタクト孔２３の余裕を大きくして、コ
ンタクト孔２３の周辺部のみで接続していた。し
かし、半導体装置の集積度と信頼性を高めるため
にはこの寸法２６は不都合であり、ポリシリコン
の端部で信頼性の高い電気的接続を得る必要があ
る。

本発明では、このような配線層である多結晶シ
リコン端部におけるアルミの段切れ傾向を防止す
る新規な製造方法を提供することを目的とする。

本発明の特徴は、半導体基板のフイールド領域
上に厚いフイールド絶縁膜を形成し該フイールド
領域に隣接する半導体基板の素子形成領域上に薄
い絶縁膜を形成する工程と、全面に多結晶シリコ
ン層を被着した後、該多結晶シリコン層をパター
ニングして前記薄い絶縁膜上から前記厚いフイー
ルド絶縁膜上にかけて多結晶シリコンからなる第
１の配線層を形成する工程と、上部に前記パター
ニングされた多結晶シリコン層が存在しない前記
半導体基板の素子形成領域の部分に前記薄い絶縁
膜を介して不純物領域を形成する工程と、前記不
純物領域上の前記薄い絶縁膜を除去することなく
全面にガラス層を被着し、しかる後に、熱処理に
より該ガラス層の表面をなめらかにする工程、少
くとも前記ガラス層を選択的にかつほぼ垂直方向
にドライエツチングすることにより、前記不純物
領域の前記第１の配線層に平面形状で隣接せる部
分および前記第１の配線層の前記不純物領域に平
面形状で隣接せる部分の上面を露出せしめる開口
部を形成し、かつ該開口部内において該第１の配
線層の側部より該不純物領域上にかけてテーパ状
に該ガラス層を残余せしめる工程と、前記開口部
内において前記露出せる不純物の部分、前記残余
せるガラス層および前記露出せる第１の配線層の
部分に被着し、かつ前記開口部外において前記ガ
ラス層の上面に被着せる第２の配線層を形成する
半導体装置の製造方法にある。

たとえば絶縁ゲート型電界効果トランジスタ
（MOSトランジスタ）においては、本発明では、
ゲート酸化膜形成後、全面に多結晶シリコンを成
長し、ゲート及び配線材料の部分を選択的に残し
てエツチングし、しかるのちソース・ドレイン拡
散層領域を形成し、ゲート酸化膜上の多結晶シリ
コンとソース・ドレイン拡散層領域を電気的に接
触させるために両者の上をまたがるように開口さ
れたコンタクト孔を有する半導体装置の製造方法
において、多結晶シリコンの端部でソースドレイ
ン拡散層領域と接する部分の段部の側面に酸化膜
をのこすことにより、このコンタクト孔をおおう
金属電極配線の段切れを防ぐようにしたことを特
徴とするMOS型半導体装置の製造方法である。

以下、実施例により詳細に説明する。

第３図は本発明による判導体装置の作成を工程
順に示したものである。ここでは一例として、ソ
ース・ドレイン拡散層領域がＰ型、多結晶シリコ
ンがＮ型の場合について説明する。Ｎ型のシリコ
ン基板３１の適当き位置に周知の選択酸化法によ
り、素子間分離のフイールド酸酸化膜３２を形成
する（第３図ａ）。その後、基板３１を再び酸化
し、約800Åのゲート酸化膜３３を形成する（第
３図ｂ）。前記装置上全面に6000Å程度の多結晶
シリコン３４を気相成長法により堆積被着し（第
３図ｃ）、リン原子を拡散してＮ型不純物を導入
し、従来のフオトエツチング技術により、ゲート
および配線となる多結晶シリコン部を残してエツ
チングする（第３図ｄ）。

次に多結晶シリコンの表面を酸化するために前
記基板１を再び酸化し、酸化膜３６を形成し、ソ
ース・ドレイン領域をイオン注入又は、拡散によ
り形成する（第３図ｄ）。そして、基板３１上に
絶縁膜、例えば気相成長法により、リンケイ酸ガ
ラス（PSG）３８を1μｍ堆積被着する。PSGは
再度の熱処理によりゲート多結晶シリコンなどの
段部３９をうめるように表面をなめらかにするこ
とができる（第３図ｅ）。次にポリシリコン端部
３９で、多結晶シリコンと拡散層領域上とにまた
がるように、コンタクト孔４３を他の通常のソー
ス・ドレイン拡散層上および多結晶シリコン上の
コンタクト孔４２と同時に周知のフオトエツチン
グ技術によりパターニングし、レジストをマスタ
として基板に対してほぼ垂直にのみエツチングで
きるドライエツチヤーにより選択的に酸化膜を除
去し、コンタクト孔を開孔する。ドライエツチヤ
ーは反応性スパツタリング装置中にCF4ガスを導
入し、エツチングの一方向性及び選択性のよいエ
ツチング条件を用いる。この方法によるとポリシ
リコンすなわちシリコン配線層３５の端部３７に
はシリコン酸化膜４１を残すことができる。第４
図は、多結晶シリコン段部のエツチングの状態を
示す拡大図である。前記再板３１上方より、一方
向性５５のよいエツチングが行なわれると、エツ
チングの一方向性がよいことにより、表面より一
定の縦方向のみエツチングされるので、拡散層上
及び多結晶シリコン上の酸化膜が除去されたあと
でも多結晶シリコン段部に酸化膜４１が残ること
が確認された。従来のバツフアードフツ酸により
エツチングした場合、多結晶シリコン下部のゲー
ト酸化膜がエツチングされるためオーバーハング
となり、この部分の上をおおうアルミは断線して
いたが、この発明により作製された多結晶シリコ
ン段部の構造ではアルミを堆積させたときにも、
この酸化膜ののこりのためにアルミが段切れする
ことはなく、信頼性の高い装置を作成することが
できる（第４図５）。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来技術の半導
体装置を示す断面図および平面図である。第３図
ａ乃至第３図ｆは本発明の実施例の製造を工程順
に示した断面図であり、第４図は第３図の工程に
おいて、シリコン配線層の端部に酸化膜が残るこ
とを示す拡大断面図である。 尚、図において、１１……半導体基板、１２…
…フイールド酸化膜、１３……多結晶シリコン
（配線層）、１４……PSG膜、１５……アルミニ
ウム、１６……多結晶シリコン端部上におけるア
ルミニウムの段切れ、１７……酸化膜、１８……
多結晶シリコン下の酸化膜１７のアンダーカツ
ト、２１……活性領域、２３…コンタクト孔、２
６……コンタクト孔の端からアルミニウムの端ま
での距離、３１……半導体基板、３２……フイー
ルド酸化膜、３３…ゲート酸化膜、３４……多結
晶シリコン層、３５……ゲートおよび配線の多結
晶シリコン、３６……多結晶シリコン表面の酸化
膜、３７……ソース・ドレイン領域形成の為の不
純物領域、３８……ケイリン酸ガラス（PSG）
膜、３９……多結晶シリコンからソース・ドレイ
ン領域への段部、４０……ソース・ドレイン領
域、４１……コンタクトをドライでエツチングし
たあとの酸化膜の残り、４２，４３……コンタク
ト孔、４４……アルミニウム金属配線層、５５…
ドライエツチにおける方向である。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板のフイールド領域上に厚いフイー
   ルド絶縁膜を形成し該フイールド領域に隣接する
   半導体基板の素子形成領域上に薄い絶縁膜を形成
   する工程と、全面に多結晶シリコン層を被着した
   後、該多結晶シリコン層をパターニングして前記
   薄い絶縁膜上から前記厚いフイールド絶縁膜上に
   かけて多結晶シリコンからなる第１の配線層を形
   成する工程と、上部に前記パターニングされた多
   結晶シリコン層が存在しない前記半導体基板の素
   子形成領域の部分に前記薄い絶縁膜を介して不純
   物領域を形成する工程と、前記不純物領域上の前
   記薄い絶縁膜を除去することなく全面にガラス層
   を被着し、しかる後に、熱処理により該ガラス層
   の表面をなめらかにする工程、少くとも前記ガラ
   ス層を選択的にかつほぼ垂直方向にドライエツチ
   ングすることにより、前記不純物領域の前記第１
   の配線層に平面形状で隣接せる部分および前記第
   １の配線層の前記不純物領域に平面形状で隣接せ
   る部分の上面を露出せしめる開口部を形成し、か
   つ該開口部内において該第１の配線層の側部より
   該不純物領域上にかけてテーパ状に該ガラス層を
   残余せしめる工程と、前記開口部内において前記
   露出せる不純物の部分、前記残余せるガラス層お
   よび前記露出せる第１の配線層の部分に被着し、
   かつ前記開口部外において前記ガラス層の上面に
   被着せる第２の配線層を形成することを特徴とす
   る半導体装置の製造方法。