JPH02313A - モノリシック集積回路の製造方法 - Google Patents

モノリシック集積回路の製造方法

Info

Publication number
JPH02313A
JPH02313A JP63252237A JP25223788A JPH02313A JP H02313 A JPH02313 A JP H02313A JP 63252237 A JP63252237 A JP 63252237A JP 25223788 A JP25223788 A JP 25223788A JP H02313 A JPH02313 A JP H02313A
Authority
JP
Japan
Prior art keywords
reactor
temperature
pressure
aluminum
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63252237A
Other languages
English (en)
Inventor
Marco Mora
マルコ　モラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH02313A publication Critical patent/JPH02313A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はモノリシック集積回路、特にＶＬＳＩ（超大規
模集積）０ＭＯ８（相補型金ＨＩ酸化膜半導体）タイプ
の集積回路の製造方法に関する。
（従来の技術） 従来、モノリシック集積回路は、半導体材料の小さなプ
レートまたはチップ上に各種の能動回路要素や受動回路
要素を形成した構造を有する。
これら回路要素は、所定数の結合Ｊｌ（レベル）に設け
られる接続手段によって相互接続される。
この所定数の結合層は絶縁材料からなる層によって互い
に絶縁される。
集積回路構造の最も内側の層は、いわゆる拡散層または
接合層であり、この層は通常適切にドーピングされた結
晶シリコンの基板で構成される。
一方、最も外側の層は金属化層であり、集積回路表面に
近接してアルミニウム等の金属により適切に形成される
。この金属化層の上に、集積回路を外部に電気的に接続
するためのコンタクトが形成される。
良く知られているように、モノリシック集積回路は、通
常の半導体材料のウェハ上に同時に多量に製造される。
この半導体材料は通常、結晶シリコンである。一つのウ
ェハ上に形成される累積回路の総数は、いわゆる集積規
模に比例して増える。
ＩＩｋ１１１回路のｍｌ遠方法は、いずれも極小規模で
実施されるため、＊遺の各段階で何等かの電気的あるい
は機械的な障害が偶然に発生しても、それらを修理する
ことはできない、このため、わずかの不完全性があって
もその回路は破棄される。
従って、モノリシック集積回路の製造においては、各シ
リコンウェハ上に形成される回路のうちできるだけ多く
が電気的に良好に動作するよう確保する必要がある。
集積回路の良好な電気的動作は金属層と接合層とを接続
する方法仁左右される。当業者は良く知られているよう
に、この接続は所定の信号電圧またはスレッショルドで
生ずる必要があり、集積回路のサイズが小さくなるほど
、つまり集積回路の集積規模が増大するほど、この接続
は重要となる。
このため現在では１．アルミニウム焼鈍あるいはアルミ
ニウム焼結と呼ばれる処理が行われている。
この処理は、アルミニウムとシリコンとの接続抵抗を低
めると共にシリコン結晶格子の界面に存在する残存原子
価結合力を減少させるという二つの作用によって、アル
ミニウム金属層とドーピングした結晶シリコンの接合層
との接続における適切な電気的動作を確保するものであ
る。
前記接続抵抗と残存原子価結合力とは、金属層と接合層
との間の接続スレッシシルト電圧に対して、制御不可能
な影響を及ぼすことが認められている。この問題につい
ての調査および研究によれば、アルミニウムとシリコン
との接続抵抗の大きな影響は、酸化シリコンの薄い層（
数十オングストロームの厚さ）が存在することに起因す
るとされている。この層は、製造過程において回路が大
気に暴露されるために形成されると考えられる。
従来技術は、管状の反応炉内に還元媒質（窒素９５％お
よび水素５％からなる成形ガス）を保持しながらアルミ
ニウム焼鈍処理を実行する。しかしながらアルミニウム
金属層の存在により、炉内温度の１眼は制限される。つ
まり処理中においてこれを４５０°よりも低く維持しな
ければならない、なお全処理時間は通常１２０分間であ
る。さらに、炉の半径方向の温度はいずれの箇所におい
てもほぼ均一に厳密に制御する必要があり、最大許容誤
差は±２℃である。
このような条件下で、アルミニウムとシリコンとの接Ｉ
Ｉ仁おいて次の反応が発生する。
４＾１　＋　３ＳｉＯ□→　２Ａ１２０．　＋　３Ｓｔ
　　　（１）この反応により、先に形成された酸化シリ
コン層が除去され、アルミニウムとシリコンとの接続抵
抗が大幅に減少する。
炉内に導入された水素は、接合層の一部を形成するシリ
コン結晶格子の界面における残存原子価結合力を減少さ
せる機能を有する。
前記接合層を覆う層に水素を拡散させてシリコン結晶格
子の界面に到達させるため、従来技術では焼鈍炉内の圧
力を大気圧以上に維持してきた。
しかしながら、技術的および商業的見地からは、アルミ
ニウム焼鈍技術によって得られる回路のいわゆる有効寿
命は極めて短い、この有効寿命は、電気的動作特性に関
する限り、エレクトロミグレーシッン（集積回路の金属
導線内の物質の好ましからざる移動）や腐食によって短
縮されてしまう。
従って、製造される集積回路は、長期間にわたって安定
動作する特性を有する必要がある。この特性を付与する
ため従来技術は、アルミニウム焼鈍の後に最終パッシベ
ーションと呼ばれる処理を実行している。このパッシベ
ーション処理はアルミニウム焼鈍処理とは完全に別個の
ものである。
このパッシベーション処理は、回路上に保護膜を蒸着し
て環境に対する適切な保護を提供すると共に、金属層の
金属導線を回路に密着させてエレクトロミグレーション
を防止する。
前記保護膜は通常、従来のＣＶＤ　（気相反応法）に基
づき反応器内において蒸着される窒化シリコンまたは酸
化シリコンの膜であり、燐によってわずかにドーピング
される。
燐でドーピングした酸化シリコン（あるいはＰ−ガラス
）の膜の蒸着にあたっては、燐を４％以下に制御すると
共に約４００℃を越えない温度を維持する必要があり、
ＰＥＣＶＤ　（プラズマ強化ＣＶＤ）反応器を使用する
ことが好ましい。
この種の反応器の標準的な運転条件は、温度３００℃〜
３８０℃、圧力約１Ｔｏｒｒとしガスを連続供給する。
このガスはＳｉＨ４、ＮＯ，ＰＨ，、および不活性ガス
で構成される。不活性ガスはキャリアガス機能を有する
アルゴンガスなとである。蒸着プラズマは、４００ｋＨ
ｚの無線周波数を供給することによって基本的に得られ
る。
ウェハ設置、加熱、膜蒸着、ウェハ冷却および取出しな
どの各段階を含む全蒸着サイクルは約１８０分間にわた
って行われる。従来設計のＰＥＣＶＤ反応器内において
同時に処理可能なウェハの数は約１００である。
（発明が解決しようとする：ｌｉ［） しかしながら、このような従来方法に基づく集積回路の
製造は多くの欠点を有している。特に重要な欠点は回路
が機械的な損傷を受けやすいことである。これはウェハ
を繰り返して処理することが直接原因であり、特に焼鈍
炉やパッシベーション反応器に対する設置や取出しの作
業において発生する。
このような機械的損傷の結果、金属導線が破断したり、
ウェハをこすることによりバッシベーシヲン膜が損傷し
たりする。このため、回路の電気的歩留り、すなわち製
造された回路の総数に対する電気的に適切に動作する回
路の数の割合が減少する。
さらに別の重大な欠点は、設備コスト、いわゆるクリー
ンルームによる空間コストがかさむことであり、集積回
路にアルミニウム焼鈍処理をほどこし次に最終パッシベ
ーシッン処理をほどこすことにより製造時間がかかり！
ｌｉ造コストがかさむことである。
本発明の課題は、良品回路の数を最大にでき、長期にわ
たって安定した電気動作特性を回路に付与し、従来技術
の欠点を克服できるモノリシック集積回路の製造方法を
提供することである。
（課題を解決するための手段） 前記課題を達成するため、本発明の製造方法は、アルミ
ニウム焼鈍段階と最終パッシベーション段階とを備え、
圧力１〜１．５Ｔｏｒｒおよび温度的４２０℃において
前記前段階の少なくとも一部を同時に実行することを特
徴とする。
従来技術には見られない本発明の方法に基づき前記圧力
条件においてアルミニウム焼鈍と最終パッシベーション
とを実行すると、水素の活動が予想以上に著しく改善さ
れ、シリコン結晶格子の界面に現れる残存原子僅結合力
を減少させる。
また本発明の一態様においては前記アルミニウム焼鈍お
よび最終バッジベージランをＰＥＣＶＤ反応器内で行う
、この反応器はその内部温度を一定に維持する性能を有
する。温度を一定に維持することは前記反応式（１）を
発生させる上で必須であり、アルミニウム焼鈍処理にお
いては通常行われている。
（作用） 本発明方法の作用およびそれにより実現される利点は次
の通りである。
製造される回路の電気的歩留りが改善される。
全体的な製造コストが下がる。これは設備が節約され（
アルミニウム合金形成炉が省略できる）、作業時間が短
縮され、クリーンルームが占有する空間の必要性が減少
されるからである。
（実施例） 本発明の特徴および利点を実施例に基づき詳細に説明す
る。ただし以下の実施例は例示的なものであって本発明
を限定するものではない、なお以下の実施例の各段階で
は、セミ社製のＪＡＮＵＳモデルＰＥＣＶＤ反応器を使
用した。この反応器は従来設計のものである。
１００個のシリコンウェハを１セツトとする。
各ウェハは単一の金属化層上に０ＭＯ８−ＫＨ１回路を
形成している。前記ｌセットを受は皿に載せ反応器内に
設置する。これらウェハを約２５０℃まで予備加熱する
０次に反応器内の圧力を１゜５Ｔｏｒｒに下げる。この
時、反応器に窒素を連続的に導入する。窒素の流量は２
０００ｓｅｃｍ（標準立方センナメートル７分）である
。
約３分間にわたって圧力および温度を一定状態に保つ０
次に反応器の内部温度を４５０℃まで徐々に（約１０分
間以内に）上昇させ、その温度を最大誤差±２℃で維持
する。
前記温度を反応器の半径方向のいずれの箇所においても
均一に維持した状態において、金属化層とシリコン基板
との間の結合領域内に存在するアルミニウムと酸化シリ
コンとの間で冶金学的な反応が始まる。
本発明の特徴に基づき、結晶シリコン基板の界面に存在
する残存原子価結合力をさらに減少させるため、ＳｔＵ
、およびＮ２（キャリアガス）−を約５分間にわたって
反応器内に導入する。この時の流量は各々１６８ｓｃｃ
ｍおよび２０００ｓｅｃｍである。
反応器に導入したシランは、温度と圧力との相乗効果に
より、部分的にイオン化されて周囲の媒質に水素原子を
放出する。このなめ還元媒質が生成され、生成された水
素が各回路層に拡散することにより、前記した原子価結
合力の前段階的な減少が始まる。
この前段階的な減少の終了後、５ＩＨ４とＮ２の流入を
中断し、反応器内の圧力をさらに１Ｔｏｒｒまで下げる
。新たにＳｉＨ２（１６８ｓｅｃｍ）とＰＨ，（８ｓｅ
ｃｍ）とアルゴン（２６８ｓｅｃｍ）とＮＯ（２２００
ｓｅｃｍ）との混合ガスを反応器に導入する。前記圧力
および温度条件において、Ｐ−ガラスパッシベーション
膜の蒸着を開始させる。
これは次の反応に基づく。
ＳｉＨ４÷２ＮＯ−＋　　５ｉ０２÷２１（２＋　Ｎ２
（２）４ＰＨ，÷　ｌ０ＮＯ→　　２Ｐ２０ラ　÷　６
Ｈｚ　　＋　　５Ｎａ　　　　　　（３）この反応を４
０ｋＨｚ無線周波数発生器が発生するプラズマによって
制御することにより、・パッシベーション膜の蒸着速度
、厚さおよび均一なドーピングを調整する。特にパッジ
ベージテン族における燐は、３型皿％以下に抑え、製造
される回路の腐食問題を防止しなければならない、これ
は、回路の外側表面が大気中の湿気に接触することによ
って燐酸が形成される恐れがあるためである。
本発明の方法に基づき、シリコン結晶格子の残存原子Ｗ
Ａｗｓ合力の減少と、金属化層と接合層との間における
アルミニウムと酸化シリコンとの冶金学的反応とが、設
定された温度および圧力条件下でＰＥＣＶＤ［応器内に
おいて進行する。
前記還元反応を続行させるために必要な水素は、Ｐ−ガ
ラスパッシベーション膜蒸着反応（２）および（３）か
ら直接に反応器内部に供給する。
また、アルミニウム焼鈍処理の主反応は、パッシベーシ
ョン膜の蒸着中に発生されるプラズマを干、渉させずに
実行する必要がある。
パッシベーション膜の蒸着処理は約３０分間で完了する
。この後、窒素を流入させて反応器を洗浄する。この時
の窒素の流量は２０００ｓｅｃｍであり流入時間は約３
０分間である０次に再び窒素を２０００ｓｅｃｍにおい
て約１１分間にわたって流入させ反応器を大気圧にする
。
前記圧力上昇ｙｉ階と同時に、反応器内の温度、を約３
００℃まで徐々に下げる。この温度は反応器からウェハ
を取り出す際のウェハの温度と同ゆである。
大気圧に達したらウェハの受は皿を反応器から取り出し
、空気中においてウェハを室温まで冷却する。
（発明の効果） このようにして０ＭＯ８−ＫＨ１回路を形成したウェハ
を処理した後、前記本発明方法を繰り返し実行し、二重
金属化層の０ＭＯ８−ＫＨ２および０ＭＯ３−ＫＨ３回
路を有するウェハを前記と各同数だけ処理した。
次に従来のアルミニウム焼鈍および最終パッシベーショ
ン処理方法に基づき、ＣＭＯＳ−ＫＨｌ、０ＭＯ３−Ｋ
Ｈ２および０ＭＯ８−ＫＨ２＄積回路を形成した第２セ
ツトの同数のウェハを処理した。これら従来処理は各々
、サームコ社製のＭＩＮＩ　ＢＲｔＪＴＥ炉およびセミ
社製のＪＡＮＵＳモデルＰＥＣＶＤ反応器内において実
行しな。
各回路セットについて従来の電気測定を実行し、処理し
た回路の全数に対する電気的に良好に動作する回路の数
を求めた。
従来のアルミニウム焼鈍および最終バッジベージジン処
理方法で処理した０ＭＯ８−ＫＨｌ、０ＭＯ８−ＫＨ２
および０ＭＯ８−ＫＨ３回路と、本発明方法に基づき処
理した同タイプの回路とにつき、前記測定に基づき電気
的歩留り（ＥＷＳ）を算出した。
各タイプの回路の歩留りは次の表の通りであった。
表において、 総数２１００個のウェハ上に形成された回路の総数良品
；１００個のウェハに対して計算した電気的に正しく動
作した回路数の算術平均値 ＥＷＳ＝電気的歩留り％＝（良品／総数）ｘ１００前記
表から明らかなように、本発明に基づく方法は、製造回
路の電気的歩留りを著しく向上した。
向上率は０ＭＯ８−ＫＨ１回路において５．６％、０Ｍ
Ｏ８−ＫＨ２回路において５％、０ＭＯ３−ＫＨ３回路
において９．５％であった。
集積回路の電気的歩留りがこのように向上するのは、本
発明に基づき次の要素が組み合わされたためである。
シリコン結晶格子の残存原子値結合力がさらに減少する
。
回路の処理中に偶然発生する損傷が減る。
アルミニウム金属化層において発生する熱応力が減少す
る。

Claims (1)

  1. 【特許請求の範囲】 １、アルミニウム焼鈍段階と最終パッシベーション段階
    とを備え、圧力１〜１．５Ｔｏｒｒ、温度４２０℃以上
    において前記両段階を少なくとも部分的に同時に進行さ
    せることを特徴とする、モノリシック集積回路の製造方
    法。 ２、前記各段階がＰＥＣＶＤ（プラズマ強化気相反応法
    ）反応器内において実行される、請求項１に記載の方法
    。 ３、前記各段階が温度４５０℃において実行される、請
    求項１に記載の方法。 ４、ＰＥＣＶＤ反応器内にモノリシック集積回路を配置
    し、 前記反応器内に窒素ガスを導入することにより該反応器
    内を圧力約１．５Ｔｏｒｒの不活性雰囲気とし、 前記反応器内の温度を約４５０℃に上昇させると共にＳ
    ｉＨ＿４およびＮ＿２のガスを該反応器内に導入してア
    ルミニウム焼鈍を開始させ、 前記アルミニウム焼鈍の進行中において所定時間経過後
    、前記反応器内の圧力を約１Ｔｏｒｒまで下降させ、Ｓ
    ｉＨ＿４とＰＨ＿３とアルゴンとＮＯとの混合ガスを前
    記反応器内に導入し、該混合ガスから蒸着プラズマを発
    生させてパッシベーション膜の蒸着を開始させ、 前記反応器内に窒素ガスを導入して該反応器の内部を洗
    浄し、 所定の時間経過後、前記反応器内の圧力を大気圧まで上
    昇させると共にその温度を約３００℃まで下降させ、次
    に前記反応器から前記集積回路を取り出す各段階を備え
    た、モノリシック集積回路の製造方法。
JP63252237A 1987-10-09 1988-10-07 モノリシック集積回路の製造方法 Pending JPH02313A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8722216A IT1231887B (it) 1987-10-09 1987-10-09 Procedimento per la produzione di circuiti integrati monolitici
IT22216-A/87 1987-10-09

Publications (1)

Publication Number Publication Date
JPH02313A true JPH02313A (ja) 1990-01-05

Family

ID=11193182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63252237A Pending JPH02313A (ja) 1987-10-09 1988-10-07 モノリシック集積回路の製造方法

Country Status (5)

Country Link
US (1) US4920077A (ja)
EP (1) EP0310839B1 (ja)
JP (1) JPH02313A (ja)
DE (1) DE3854710T2 (ja)
IT (1) IT1231887B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432128A (en) * 1994-05-27 1995-07-11 Texas Instruments Incorporated Reliability enhancement of aluminum interconnects by reacting aluminum leads with a strengthening gas
US5514628A (en) * 1995-05-26 1996-05-07 Texas Instruments Incorporated Two-step sinter method utilized in conjunction with memory cell replacement by redundancies
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US6073576A (en) 1997-11-25 2000-06-13 Cvc Products, Inc. Substrate edge seal and clamp for low-pressure processing equipment
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
WO2001078126A2 (en) * 2000-04-07 2001-10-18 Philips Semiconductors, Inc. A method of passivating a metal line on a wafer
DE10114764B4 (de) * 2001-03-26 2005-08-11 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139525A (ja) * 1984-06-01 1986-02-25 テキサス　インスツルメンツ　インコ−ポレイテツド 半導体装置の製造方法
JPS61212025A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd Ｐｓｇ膜の形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2058731A (en) * 1979-09-12 1981-04-15 Philips Electronic Associated Method of making semiconductor devices
US4380115A (en) * 1979-12-06 1983-04-19 Solid State Scientific, Inc. Method of making a semiconductor device with a seal
JPS5957458A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置の製造方法
JPH0622234B2 (ja) * 1984-07-20 1994-03-23 富士通株式会社 半導体装置の製造方法
EP0225224A3 (en) * 1985-10-29 1987-11-19 Thomson Components-Mostek Corporation After oxide metal alloy process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6139525A (ja) * 1984-06-01 1986-02-25 テキサス　インスツルメンツ　インコ−ポレイテツド 半導体装置の製造方法
JPS61212025A (ja) * 1985-03-18 1986-09-20 Hitachi Ltd Ｐｓｇ膜の形成方法

Also Published As

Publication number Publication date
DE3854710D1 (de) 1996-01-04
IT8722216A0 (it) 1987-10-09
EP0310839A1 (en) 1989-04-12
EP0310839B1 (en) 1995-11-22
IT1231887B (it) 1992-01-15
US4920077A (en) 1990-04-24
DE3854710T2 (de) 1996-08-01

Similar Documents

Publication Publication Date Title
EP0572704B1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
US4561171A (en) Process of gettering semiconductor devices
JP2687966B2 (ja) 半導体装置の製造方法
US5876796A (en) Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process
US5175126A (en) Process of making titanium nitride barrier layer
US5300455A (en) Process for producing an electrically conductive diffusion barrier at the metal/silicon interface of a MOS transistor
WO2007047369A2 (en) Method for fabricating a gate dielectric of a field effect transistor
JPH10280154A (ja) プラズマ化学気相成長装置
JPH02313A (ja) モノリシック集積回路の製造方法
JPH0467630A (ja) 高融点金属成長方法
WO2006014082A1 (en) Thermal oxide formation apparatus and the method by chemical vapor deposition in wafer
JP4955848B2 (ja) 電子素子用基板製造方法
US7329589B2 (en) Method for manufacturing silicon-on-insulator wafer
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JPH0456453B2 (ja)
US20030068902A1 (en) Method for depositing silicon oxide incorporating an outgassing step
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPS5994809A (ja) 半導体素子の製造方法
KR100353328B1 (ko) TiN 박막 형성방법
KR920010123B1 (ko) 금속 배선막 형성방법
JPH0644573B2 (ja) 珪素半導体装置作製方法
JPH0586479A (ja) Ｅｃｒプラズマｃｖｄによる成膜方法
JPS6348839B2 (ja)
JPH01204449A (ja) Ｖｌｓｉ用銅配線方法
JPH01238147A (ja) 半導体装置の製造方法