DE10114764B4 - Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time - Google Patents

Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time Download PDF

Info

Publication number
DE10114764B4
DE10114764B4 DE10114764A DE10114764A DE10114764B4 DE 10114764 B4 DE10114764 B4 DE 10114764B4 DE 10114764 A DE10114764 A DE 10114764A DE 10114764 A DE10114764 A DE 10114764A DE 10114764 B4 DE10114764 B4 DE 10114764B4
Authority
DE
Germany
Prior art keywords
hydrogen
plasma
annealing
retention time
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10114764A
Other languages
English (en)
Other versions
DE10114764A1 (de
Inventor
Markus Kirchhoff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10114764A priority Critical patent/DE10114764B4/de
Priority to US10/106,590 priority patent/US20020137333A1/en
Publication of DE10114764A1 publication Critical patent/DE10114764A1/de
Application granted granted Critical
Publication of DE10114764B4 publication Critical patent/DE10114764B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time, bei dem nach der Erzeugung des Leiterbahnsystems eine Wasserstofftemperung des Wafers (9) durchgeführt wird, dadurch gekennzeichnet, dass in einen PECVD-Reaktor (1) molekularer Wasserstoff eingeleitet und im Plasma (4) in Wasserstoffatome und/oder in Wasserstoffionen zerlegt wird, und dass die Wasserstofftemperung mit diesen im Plasma erzeugten Teilchen durchgeführt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time, bei dem nach der Erzeugung des Leiterbahnsystems eine Wasserstofftemperung des Wafers durchgeführt wird.
  • Ein derartiges Verfahren ist bereits aus der US 6,077,778 bekannt.
  • Dynamische Speicherzellen sind vom Prinzip her sehr einfach aufgebaut. Sie bestehen lediglich aus einem Auswahltransistor und einem Speicherkondensator. Die Speicherzustände "0" und "1" entsprechen dem positiv bzw. negativ geladenen Kondensator. Nach jedem Lesevorgang muss die Information wieder eingeschrieben, d.h. die Ladung muss wieder aufgefrischt werden. Auch ohne Lesevorgänge muss die Kondensatorladung regelmäßig immer wieder aufgefrischt werden, da sie in heutigen Speicherzellen in Folge von Rekombinations- und Leckströmen in einer Zeit von einigen Millisekunden bis zu ca. einer Sekunde abgebaut wird. Der "Refresh" erfolgt automatisch mit Hilfe einer auf dem Chip integrierten Schaltung. Die Besonderheit des "Refresh" hat dem aus einer Vielzahl von Speicherzellen aufgebauten Speicher den Namen "Dynamischer Speicher " gegeben (DRAM = Dynamic Random Access Memory).
  • In vielen Speicherzellen-Anordnungen wird das maximale Zeitintervall, nach dem in einer Speicherzelle gespeicherte Information aufgefrischt werden muss, wesentlich durch die Höhe der Leckströme bestimmt. Dieses Zeitintervall wird auch als Retention-Time bezeichnet.
  • Generell wird eine Vergrößerung der Retention-Time angestrebt, insbesondere im Hinblick auf Speicherzellen-Anordnungen, die für batteriebetriebene Geräte, wie z.B. für tragbare Computer, vorgesehen sind. Tatsächlich gelang es bisher, die Retention-Time ungefähr im Takt der aufeinander folgenden DRAM-Speichergenerationen (mindestens) zu verdoppeln. Der 1 MBit beispielsweise hatte bereits eine typische Retention-Time von 8 ms, während heute einige Hundert Millisekunden als wünschenswert und erreichbar gelten.
  • Mit zunehmender "Strukturdichte" der DRAM-Speicher wird es jedoch immer schwieriger, die gewünschten hohen Retention-Zeiten zu realisieren bzw. sogar noch zu steigern. Es ist bekannt, dass die problematischen Leckströme insbesondere im Zusammenhang mit Defekten in der Struktur des monokristallinen Siliziumsubstrats bzw. Grenzflächenzuständen auftreten. Beispielsweise muss bei der Herstellung des relativ tiefen Grabens für den Kondensator zunehmend mit derartigen Fehlstellen gerechnet werden. Es ist auch bekannt, dass Wasserstoff bis zu einem gewissen Grad freie Bindungen der Silizium-Atome absättigen und Defekte ausheilen kann. Vielfach wird deshalb eine Temperung (Anneal) mit im Ofen thermisch angeregtem Wasserstoffgas durchgeführt, um die Leckströme zu verringern. Diese Temperungen werden meist bei Normaldruck in Rohröfen mit relativ langsamer Aufheizung und Abkühlung durchgeführt, wie sie auch für die thermische Oxidation Verwendung finden.
  • Aus der oben genannten US 6,077,778 ist eine derartige Wasserstofftemperung bekannt, bei der eine Steigerung der Retention-Time eines DRAMs dadurch erreicht wird, dass, nach Erzeugung eines Leiterbahnsystems aus den Materialien Wolfram oder Aluminium, eine Temperung dieses Leiterbahnsystems bei einer Temperatur zwischen 400 und 500 °C in strömendem Formiergas vorgenommen wird. Formiergas besteht aus einer Gasmischung aus Wasserstoff und einem aus Sicherheitsgründen hinzugefügten (nicht kritischen) Anteil Stickstoff. Diese bekannte Wasserstofftemperung in einem Ofen-Reaktor, bei dem der Ofen langsam auf die für die rein thermische Anregung erforderliche Temperatur zwischen 400 und 500 Grad Celsius aufgeheizt wird, soll einerseits mindestens 30 Minuten andauern, während andererseits die Effektivität des Verfahrens, insbesondere hinsichtlich der Steigerung der Retention-Time, auch durch 60- oder 90-minütiges Tempern nicht erhöht wird.
  • Im übrigen ist aus der US 4,920, 077 eine bei besonders niedrigem Druck stattfindende Temperung mit einer wasserstoffhaltigen Verbindung und eine teilweise gleichzeitige Passivierung bekannt, wobei eine Variante dieses Verfahrens darin besteht, diese beiden Schritte in einem PECVD – Abscheidungsreaktor durchzuführen. Ein Beitrag des beim Passivierungsschritt eingesetzten Plasmas zum Temperschritt wird dabei ausdrücklich ausgeschlossen. Der PECVD-Abscheidungsreaktor wird also bezüglich der Temperung ausschließlich als – relativ langsam arbeitender – Ofen mit Konstanttemperatur benutzt.
  • Ziel der vorliegenden Erfindung ist es, ein Verfahren der eingangs genannten Art anzugeben, mit dem eine effizientere, dabei aber möglichst auch hinsichtlich der Prozessführung optimierte Wasserstofftemperung durchführbar ist.
  • Erfindungsgemäß wird dieses Ziel bei einem Verfahren der eingangs genannten Art dadurch erreicht, dass in einen PECVD-Reaktor molekularer Wasserstoff eingeleitet und im Plasma in Wasserstoffatome und/oder in Wasserstoffionen zerlegt wird, und dass die Wasserstofftemperung mit diesen im Plasma erzeugten Teilchen durchgeführt wird.
  • Der Erfindung liegt die Erkenntnis zugrunde, dass sich bei der konventionellen Temperung im Ofen die thermisch angeregten Wasserstoffmoleküle auf dem Weg vom Ofen durch die Waferoberfläche bis zum Substrat in Wasserstoffatome trennen müssen, um ihre Ausheilfunktion erfüllen zu können. Insbesondere benötigt ein Siliziumatom ein einzelnes Wasserstoffatom, um eine freie Bindung abzusättigen. Durch die erfindungsgemäße Wasserstoffplasmatemperung ist es möglich, für die Ausheilprozesse im Wafer von vorneherein Wasserstoffatome anzubieten, wobei deren Anzahl bzw. Reaktivität, und damit die Effektivität der Ausheilprozesse, durch die Parameter des PECVD (Plasma Enhanced Chemical Vapour Deposition)-Reaktors wenigstens teilweise steuerbar ist. Eine Steigerung der Effektivität kann in verschiedener Hinsicht und durch verschiedene Mechanismen erfolgen. In vielen Fällen können durch die Wasserstoffplasmatemperung Fehlstellen abgesättigt werden, die mittels konventioneller Ofentechnik nicht abgesättigt werden. Dies resultiert normalerweise in einer größeren Retention- Time. Die Wasserstoffplasmatemperung kann auch dazu führen, dass die Wasserstoffatome schneller diffundieren und/oder aufgrund einer Beschleunigung im Plasma-Wechselfeld schneller in den Wafer vordringen und dadurch Fehlstellen schneller bzw. bis in größere Substrattiefe ausheilen können. Die verschiedenen Effekte hängen im Einzelnen stark vom Chipdesign ab, also davon, welche Strukturen mit welcher Prozesstechnologie auf dem jeweiligen Wafer erzeugt wurden.
  • Neben der Steigerung der Effektivität des Temperprozesses eröffnen sich durch die Plasmaanregung des Wasserstoffs in einem konventionellen PECVD-Reaktor Möglichkeiten zur Prozesssimplifizierung, da die Wasserstofftemperung nicht mehr im Ofen stattfinden muss, sondern in PECVD-Anlagen mit dort durchgeführten Abscheideprozessen kombiniert werden kann.
  • Eine besonders vorteilhafte Ausgestaltung dieses Verfahrens besteht demnach darin, dass nach der Wasserstoffplasmatemperung im gleichen PECVD-Reaktor eine Passivierungsschicht abgeschieden wird.
  • Die Erfindung wird nachfolgend an Ausführungsbeispielen und anhand der beigefügten Figur, die eine schematische Schnittansicht eines PECVD-Reaktors zeigt, näher erläutert.
  • Bei der Herstellung von integrierten Schaltungen kann, ähnlich wie bisher, im sogenannten BEOL (Back End Of Line)-Modul in unmittelbarem zeitlichen Zusammenhang mit der "Final Passivation", d.h. der Herstellung der abschließenden dielektrischen Diffusionsbarriere zum Schutz des Chips, eine Wasserstoffplasmatemperung durchgeführt werden. Vorteilhaft gibt es an dieser Stelle eine Prozesssequenz von drei Einzelprozessen (möglich ist natürlich auch eine einzelne Wasserstoffplasmatemperung vor oder nach Abscheidung der Passivierungsschicht):
    • a) Wasserstoffplasmatemperung
    • b) Final Passivation
    • c) Wasserstoffplasmatemperung,
    die erfindungsgemäß zu einem Prozess zusammengezogen werden. Dazu finden die beiden Wasserstoffplasmatemperungen nicht im Ofen, sondern in der gleichen PECVD-Reaktorkammer statt, die auch die Schichten der Final Passivation abscheidet. Als Passivierungsschicht kann beispielsweise ein an sich bekanntes Schichtsystem aus Siliziumoxid / Siliziumnitrid oder ein Siliziumoxynitrid verwendet werden. Die Wasserstoffplasmatemperung wird vor der Final Passivation durchgeführt und anschließend, nach der Abscheidung der dielektrischen Schicht, noch einmal wiederholt.
  • Vor und nach der Abscheidung dieser Passivierungsschicht(en) wird in die Reaktorkammer Wasserstoff eingeleitet und im Plasma teilweise zerlegt. Der so gebildete atomare Wasserstoff passiviert die freien Bindungen (dangling bonds) im Substrat auch deshalb wesentlich schneller und effektiver als der in einem konventionellen Ofen vorhandene molekulare Wasserstoff, da das Atom (Ion) durch das das Plasma erzeugende elektrische Wechselfeld eine kinetische Energie Richtung Substrat bekommt, wodurch das physikalische Vordringen des Wasserstoffs bis zum Substrat wesentlich erleichtert wird. In Frage kommen deshalb insbesondere PECVD-Parallelplattenreaktoren oder andere aus der Halbleitertechnologie bekannte Anlagen zur Plasma-Anregung, jedoch weniger Reaktoren mit separater Plasmaquelle, da diese am Wafer keine beschleunigten Ionen zur Verfügung stellen.
  • Die Figur zeigt einen Parallelplattenreaktor 1 mit oberer und unterer Elektrode 2 und 3. Durch die an die Elektroden 2 und 3 angelegte Hochfrequenzspannung des Generators 5 wird das Gas zur Glimmentladung gebracht und es entsteht ein Plasma 4 mit Ionen, Elektronen und angeregten neutralen Teilchen (Radikale). Im Gegensatz zu den Ionen können die im Vergleich dazu leichteren Elektronen dem Hochfrequenzfeld (z. B. ca. 13,3 MHz) zwischen den Elektroden 2 und 3 folgen. Daraus resultiert in an sich bekannter Weise, dass wesentlich mehr Elektronen als Ionen während der Hochfrequenzhalbwellen die Elektroden 2 und 3 erreichen. Sie werden dadurch negativ aufgeladen und ziehen somit aus dem Plasma 4 die positiven Wasserstoffionen an, wodurch diese eine in ihrer Höhe insbesondere vom Reaktortyp abhängige kinetische Energie erreichen. In der Figur sind ferner der Gaseinlass 6, die Absaugung 7, die Heizung 8 (typisch sind 400°C Tempertemperatur) und die auf der unteren Elektrode 3 liegenden Wafer 9 gezeigt.
  • Der Weg der Wasserstoffatome ins Substrat hängt insbesondere auch von der jeweiligen DRAM-Technologie ab. Das Leiterbahnsystem kann beispielsweise aus zwei Aluminiumebenen und einer Wolframebene gebildet sein, worunter sich ein Stapelkondensator auf Polysilizium befindet, so dass die Wasserstoffatome etwa 2 μm bis zum eigentlichen Substrat zurücklegen müssen. Bei Grabenkondensatoren andererseits ist zu berücksichtigen, dass ein Vordringen des Wasserstoffs bis zur Substratoberfläche nicht ausreicht, um alle Fehlstellen auszuheilen. Da der Kondensatorgraben selbst noch ca. 8 μm tief in das Substrat hineinreicht, muss der Wasserstoff mindestens 2+8=10 μm wandern, um alle Fehlstellen ausheilen zu können, so dass die Wasserstoffplasmatemperung bei dieser Technologie besonders sinnvoll einsetzbar ist.
  • Die beschriebene Prozesssequenz kann erfindungsgemäß innerhalb ein und derselben Reaktorkammer ohne Unterbrechung stattfinden. Durch dieses integrierte Prozessieren ergeben sich, neben dem technologischen Vorteil einer effektiveren Passivierung von Substratdefekten, insbesondere einer Erhöhung der Retention-Time, als wirtschaftliche Vorteile die Einsparung von Öfen und eine Zeiteinsparung durch Vermeiden logistischer Schritte und durch Vermeiden der relativ langsamen Ofenschritte.

Claims (3)

  1. Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time, bei dem nach der Erzeugung des Leiterbahnsystems eine Wasserstofftemperung des Wafers (9) durchgeführt wird, dadurch gekennzeichnet, dass in einen PECVD-Reaktor (1) molekularer Wasserstoff eingeleitet und im Plasma (4) in Wasserstoffatome und/oder in Wasserstoffionen zerlegt wird, und dass die Wasserstofftemperung mit diesen im Plasma erzeugten Teilchen durchgeführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach der Wasserstoffplasmatemperung im gleichen PECVD-Reaktor (1) eine Passivierungsschicht abgeschieden wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Wasserstoffplasmatemperung vor und nach dem Abscheiden der Passivierungsschicht durchgeführt wird und dass die Prozesssequenz der drei Einzelprozesse im gleichen PECVD-Reaktor (1) ausgeführt wird.
DE10114764A 2001-03-26 2001-03-26 Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time Expired - Fee Related DE10114764B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10114764A DE10114764B4 (de) 2001-03-26 2001-03-26 Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time
US10/106,590 US20020137333A1 (en) 2001-03-26 2002-03-26 Method for fabricating an integrated circuit with a dynamic memory cell configuration (DRAM) with a long retention time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10114764A DE10114764B4 (de) 2001-03-26 2001-03-26 Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time

Publications (2)

Publication Number Publication Date
DE10114764A1 DE10114764A1 (de) 2002-05-23
DE10114764B4 true DE10114764B4 (de) 2005-08-11

Family

ID=7679057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10114764A Expired - Fee Related DE10114764B4 (de) 2001-03-26 2001-03-26 Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time

Country Status (2)

Country Link
US (1) US20020137333A1 (de)
DE (1) DE10114764B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807225B2 (en) * 2003-01-31 2010-10-05 Sharp Laboratories Of America, Inc. High density plasma non-stoichiometric SiOxNy films
JP2005175028A (ja) * 2003-12-09 2005-06-30 Canon Inc プラズマ処理方法およびプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920077A (en) * 1987-10-09 1990-04-24 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing monolythic integrated circuits
US6077778A (en) * 1997-04-17 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of improving refresh time in DRAM products

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920077A (en) * 1987-10-09 1990-04-24 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing monolythic integrated circuits
US6077778A (en) * 1997-04-17 2000-06-20 Taiwan Semiconductor Manufacturing Company Method of improving refresh time in DRAM products

Also Published As

Publication number Publication date
DE10114764A1 (de) 2002-05-23
US20020137333A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
DE69628704T2 (de) Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats
DE19825736C2 (de) Verfahren zum Bilden eines Kondensators einer Halbleitervorrichtung
DE4419074C2 (de) Verfahren zum gleichmäßigen Dotieren von polykristallinem Silizium mit halbkugelförmiger Körnung
EP1678746B1 (de) Verfahren zum Ausbilden eines Dielektrikums auf einer kupferhaltigen Metallisierung
DE4021377C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102019128268B4 (de) Verfahren zum reduzieren von durchschlagausfällen in einem mim-kondensator
DE19651759A1 (de) Verfahren zur Herstellung von LPCVD-Ta¶2¶O¶5¶-Filmen mit geringem Leckstrom
DE2720893A1 (de) Verfahren zur herstellung einer metall-halbleiter-grenzflaeche
EP0740347A1 (de) Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
DE10064067B4 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4234676A1 (de) Verfahren zum herstellen eines kondensators mit rauher elektrodenoberflaeche
DE4337889B4 (de) Verfahren zum Herstellen eines Kondensators in einer Halbleiterspeichervorrichtung
DE10219123B4 (de) Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie
DE10163345A1 (de) Ein Kondensator für Halbleiterelemente und ein Verfahren zur Herstellung
TW465110B (en) Gate-insulating film and its forming method
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE10055431A1 (de) Verfahren zum Herstellen von Kondensatoren eines Halbleiterbauelements
WO2018050171A1 (de) Verfahren zur passivierung einer oberfläche eines halbleitermaterials sowie halbleitersubstrat
EP1128428A2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE112011104624B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10065224A1 (de) Verfahren zur Herstellung von Kondensatoren für Halbleitereinrichtungen
DE10032213A1 (de) Kondensator für Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE10114764B4 (de) Verfahren zur Herstellung eines integrierten Schaltkreises mit einer dynamischen Speicherzellen-Anordnung (DRAM) mit einer langen Retention-Time

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee