DE4234676A1 - Verfahren zum herstellen eines kondensators mit rauher elektrodenoberflaeche - Google Patents
Verfahren zum herstellen eines kondensators mit rauher elektrodenoberflaecheInfo
- Publication number
- DE4234676A1 DE4234676A1 DE4234676A DE4234676A DE4234676A1 DE 4234676 A1 DE4234676 A1 DE 4234676A1 DE 4234676 A DE4234676 A DE 4234676A DE 4234676 A DE4234676 A DE 4234676A DE 4234676 A1 DE4234676 A1 DE 4234676A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- silicon layer
- capacitor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/138—Roughened surface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Her
stellen eines Kondensators mit rauher Elektrodenoberfläche.
Ein DRAM (dynamischer Speicher mit wahlfreiem Zugriff) zum wahl
freien Eingeben/Ausgeben einer gespeicherten Information ist eine
existierende Halbleiterspeichervorrichtung. Ein DRAM wird durch
ein Speicherzellenfeld gebildet, das als Speicherbereich dient,
zum Speichern vieler Informationsstücke, sowie Peripherieschaltun
gen zum Durchführen einer vorgegebenen Eingabe/Ausgabe-Operation
in das und aus dem Speicherzellenfeld. Das Speicherzellenfeld um
faßt zusätzlich eine Mehrzahl von Speicherzellen, die jeweils ei
ner minimalen Speichereinheit entsprechen. Eine Speicherzelle
wird grundsätzlich aus einem Kondensator und einem Transfergate
transistor (Speicherzellentransistor), der damit verbunden ist,
gebildet. Während des Betriebs bestimmt die Speicherzelle, ob eine
vorgegebene elektrische Ladung in dem Kondensator gespeichert ist,
welches einem Datum "0" oder "1" entspricht, wodurch gespeicherte
Information verarbeitet wird.
Die Fig. 24 ist eine Schnittansicht eines herkömmlichen DRAM.
Dieser DRAM wird beispielsweise in der japanischen Offenlegungs
schrift Nr. 64-42 161 beschrieben. Die Speicherzelle des in Fig.
24 gezeigten DRAM weist eine Struktur vom sogenannten Ein-Transi
stor Ein-Kondensatortyp auf. Ein Transfergatetransistor 10 umfaßt
ein Paar von n⁺ Störstellenbereichen 3a und 3b, die auf der Ober
fläche eines p-Typ Siliziumsubstrats 1 gebildet sind, sowie eine
Gateelektrode 5a mit einem darunterliegenden dünnen Gateisola
tionsfilm 4 auf der Oberfläche des Siliziumsubstrats 1, zwischen
den n⁺ Störstellenbereichen 3a und 3b. Die Gateelektrode 5a wird
durch einen Teil einer Wortleitung gebildet. Ein erster Isola
tionszwischenschichtfilm 30 ist um die Gateelektrode 5a herum die
se bedeckend gebildet. Ferner umfaßt ein Kondensator 20 eine unte
re Elektrode (Speicherknoten) 21, mit einem n⁺ Störstellenbereich
3a verbunden, eine Oberfläche dieser unteren Elektrode 21 bedec
kende dielektrische Schicht 22 sowie eine obere Elektrode (Zell
platte) 23, die eine Oberfläche der dielektrischen Schicht 22 be
deckt. Eine Bitleitung 7 ist mit dem n⁺ Störstellenbereich 3b über
eine Kontaktöffnung verbunden, die in einem zweiten Isolationszwi
schenschichtfilm 31 gebildet ist.
Mit dem zunehmenden Integrationsgrad von Halbleitervorrichtungen
wurde es insbesondere bei diesem Typ von DRAM notwendig, das ein
zelne Speicherelement zu miniaturisieren. Als Ergebnis wird von
der in Fig. 24 gezeigten Speicherzelle verlangt, die vom Konden
sator 20 benötigte ebene Fläche zu vermindern. Hierfür existieren
hauptsächlich zwei Verfahren zum Erreichen einer benötigten elek
trostatischen Kapazität für den Betrieb des Speicherzellenkonden
sators.
Eine erste Methode besteht darin, die elektrostatische Kapazität
durch Dünnermachen der den Kondensator 20 bildenden dielektrischen
Schicht 22 zu erhöhen. Beispielsweise wird bei einem DRAM auf ei
nem Integrationsniveau von 1M Bit die dielektrische Schicht 22
etwa in einer Dicke von 10 nm für die Filmdicke des Siliziumoxid
films erstellt. Es ist daher schwierig, mit zunehmender Integra
tion die Schichtdicke weiter zu verringern.
Als ein zweites Verfahren ist es bekannt, die elektrostatische
Kapazität durch Erhöhen der einander gegenüberstehenden Flächen
zwischen den Elektroden 21 und 23 mit der dazwischenliegenden die
lektrischen Schicht 22 zu vergrößern. Der auf diese Weise entwor
fene Kondensator wird als sogenannter Kondensator vom Stapeltyp
(oder gestapelten Typ) bezeichnet. Das heißt, er wird mit einer
Struktur gebildet, die eine polykristalline Siliziumschicht mit
einer Leitfähigkeit auf der Oberfläche einer Diffusionsschicht im
Halbleitersubstrat bildet, und danach die dielektrische Schicht
und die zweite Elektrodenschicht auf einer Oberfläche der polykri
stallinen Siliziumschicht stapelt. Verschiedene Arten des Konden
sators vom Stapeltyp wurden entworfen. Beispielsweise wurde eine
Form der vom polykristallinen Silizium gebildeten Elektroden
schicht zu einer Rippenform geändert, oder zu einer zylindrisch
projizierten Form.
Ferner existiert als ein weiterer Gesichtspunkt beim zweiten Ver
fahren eine Methode zum Erzeugen einer Rauhheit (Unebenheit) auf
der Oberfläche der unteren Elektrode zum Vergrößern der einander
gegenüberliegenden Flächen des Kondensators. Die in Fig. 24 ge
zeigte Speicherzelle weist einen Kondensator auf, der eine untere
Elektrode 21 mit einer derartigen rauhen Oberfläche umfaßt.
Die Fig. 25 bis 27 sind Schnittansichten mit einer Reihenfolge
von Herstellungsschritten (erster bis dritter Schritt) der Spei
cherzellen in einem derartigen DRAM. Das Herstellungsverfahren
wird nachfolgend in Zusammenhang mit diesen Ansichten beschrieben.
Zuerst wird, wie in Fig. 25 gezeigt, ein Feldoxidfilm 2, der
durch einen dicken Siliziumoxidfilm gebildet wird, in einem vor
gegebenen Bereich auf eine Oberfläche eines p-Typ Siliziumsub
strats 1 entsprechend der LOCOS-Methode gebildet. Danach wird ein
Gateoxidfilm 4 auf der Oberfläche des p-Typ Siliziumsubstrats 1
durch thermische Oxidation gebildet. Nach dem Aufbringen einer
polykristallinen Siliziumschicht in dem gesamten Bereich durch CVD
(Chemical Vapor Deposition)-Verfahren wird diese zum Bilden einer
Gateelektrode 5a bemustert. Ein Siliziumoxidfilm wird über den
gesamten Bereich durch eine CVD-Methode bei niedrigem Druck aufge
bracht, und danach wird eine erste Isolationszwischenschicht 30
auf einer Oberfläche und auf Seiten der Gateelektrode 5a mit Li
thographie und Trockenätztechnologien, die im Stand der Technik
bekannt sind, gebildet. Ferner werden n⁺ Störstellenbereiche 3a und 3b
durch Ionenimplantationen von Störstellen in das p-Typ Silizi
umsubstrat 5 gebildet, durch Benutzung der von der Isolationszwi
schenschicht 30 bedeckten Gateelektrode 5a als Maske.
Zweitens wird, wie in Fig. 26 gezeigt, eine polykristalline Si
liziumschicht 210 mit der Filmdicke von 0,4 µm in Übereinstimmung
mit einer Niederdruck-CVD-Methode gebildet unter Benutzung eines
Monosilangases (Silikumethan), welches mit 20% Helium verdünnt
wurde. Der Druck wird auf 0,8 Torr und die Temperatur auf 680°C
gesetzt. Die Rauhheit mit einer Tiefe von 0,07 µm wird auf der
Oberfläche der durch diesen Schritt gebildeten polykristallinen
Siliziumschicht 210 erzeugt. Danach wird Phosphor (P) in die poly
kristalline Siliziumschicht 210 eingebracht, durch eine thermische
Diffusionsmethode mit Hilfe eines Oxid-Phosphorchlorids (POCl3) als
Material, in einer Umgebung mit der Temperatur von 875°C für 30
Minuten. Nachdem das durch thermische Diffusion auf der Oberfläche
der polykristallinen Siliziumschicht 210 gebildete Phosphorglas
entfernt ist, wird eine thermische Behandlung in einer Nitridumge
bung mit einer Temperatur von 900°C für 20 Minuten durchgeführt.
Als Ergebnis dehnt sich die Rauhheit der Oberfläche der polykri
stallinen Siliziumschicht 210 auf 0,11 µm aus.
Wie in Fig. 27 gezeigt, wird eine untere Elektrode 21 eines Kon
densators durch Bemustern einer polykristallinen Siliziumschicht
210 entsprechend eines Photolithographie- und Ätzverfahrens gebil
det. Ein thermischer Nitridfilm wird auf eine Oberfläche einer
unteren Elektrode 21 gebildet. Ein Siliziumnitridfilm wird auf
einer Oberfläche des thermischen Nitridfilms entsprechend einer
CVD-Methode gebildet. Ferner wird ein Oxidfilm auf einer Oberflä
che des Siliziumnitridfilms durch eine thermische Oxidationsmetho
de gebildet. Als Ergebnis wird eine dielektrische Schicht 22 ge
bildet, die aus drei Schichten besteht, thermischem Nitridfilm/CVD
Siliziumnitridfilm/Siliziumoxidfilm.
Wie in Fig. 24 gezeigt, wird eine polykristalline Siliziumschicht
auf dem gesamten Bereich einer Oberfläche eines p-Typ Siliziumsub
strats gebildet. Sie wird in eine vorgegebene Form bemustert, so
daß eine obere Elektrode 23 eines Kondensators 20 gebildet wird.
Danach wird ein zweiter Zwischenschicht-Isolationsfilm 31 aus ei
nem dicken Oxidfilm auf dem gesamten Bereich gebildet. Eine Kon
taktöffnung wird in einem vorgegebenen Bereich der Isolationszwi
schenschicht 31 gebildet, und eine Bitleitung 7 wird in der Kon
taktöffnung gebildet.
Die Speicherzelle des DRAM wird mit den oben beschriebenen Schrit
ten beendet.
Viele hervorstehende Teile werden auf der Oberfläche der unteren
Elektrode 21 des im Zusammenhang mit der herkömmlichen Methode
gebildeten Kondensators erzeugt. Die Fig. 28 ist eine vergrößerte
teilweise Schnittansicht mit der Oberflächenform der unteren Elek
trode 21. Wie in Fig. 28 gezeigt, werden teilweise angenäherte
Bereiche in den Abständen zwischen den hervorstehenden Teilen er
zeugt. Wenn die dielektrische Gateschicht 22 zwischen den schmalen
Abständen zwischen den Vorschüben gebildet wird, wird die Lücke
zwischen den Vorschüben durch die dielektrische Gateschicht ge
füllt, was zu einer nichtuniformen Filmdicke führt. Als Ergebnis
werden Bereiche erzeugt, die nicht für eine hinreichende Kapazität
sorgen. Unter diesen Bedingungen wird ein Problem erzeugt. Das
heißt, ein Effekt der Kapazitätsvergrößerung durch Vergrößern der
gegenüberliegenden Flächen zwischen den Elektroden der Kondensato
ren durch Bildung einer Rauhheit auf der Oberfläche der unteren
Elektrode 21 kann nicht erreicht werden.
Wie oben beschrieben wird die dielektrische Gateschicht mit einer
dünnen Filmdicke gebildet, um die Kapazität des Kondensators zu
erhöhen. Wenn daher ein Kurvenradius der rauhen Teile auf der
Oberfläche der unteren Elektrode 21 klein verglichen mit der Film
dicke der dielektrischen Gateschicht ist, wird leicht eine elek
trische Feldkonzentration in der Nähe derartiger hervorstehender
Teile erzeugt. Als Ergebnis wird die Zuverlässigkeit des Kondensa
tors vermindert, durch eine Verminderung einer Durchschlagsspannung
der dielektrischen Gateschicht.
Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Herstel
len eines Kondensators zu schaffen, das effektiv eine rauhe Ober
fläche, die in einer unteren Elektrode des Kondensators gebildet
wird, als Kapazitätsbereich nutzen kann.
Dabei soll ein Herstellungsverfahren für einen Kondensator ge
schaffen werden, durch das eine Durchschlagsspannung einer dielek
trischen Schicht verbessert werden kann, die auf der Oberfläche
einer unteren Elektrode eines Kondensators mit rauher Oberfläche
gebildet ist.
Die Aufgabe wird durch das Herstellungsverfahren nach den Patent
ansprüchen 1 und 5 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrie
ben.
Die vorliegende Erfindung ist ein Verfahren zum Herstellen eines
Kondensators, der durch eine gestapelte Struktur gebildet wird,
aus einer ersten durch eine Siliziumschicht auf einem Halbleiter
substrat gebildeten Elektrodenschicht, einer dielektrischen
Schicht sowie einer zweiten Elektrodenschicht. Er umfaßt die fol
genden Schritte. Zuerst wird eine Siliziumschicht für eine erste
Elektrodenschicht durch eine CVD-Methode, bei der ein polykri
stallines Siliziumkorn in amorphem Silizium enthalten ist, auf
einer Siliziumschicht geformt, mit semisphärischen Vorsprüngen.
Zweitens wird ein Siliziumoxidfilm auf der Oberfläche der Silizi
umschicht durch Oxidieren der Oberfläche der Siliziumschicht mit
den semisphärischen Vorsprüngen gebildet. Dann wird schließlich
der Siliziumoxidfilm entfernt, und die Oberfläche der Silizium
schicht wird freigelegt. Danach wird eine dielektrische Schicht
auf der Oberfläche der Siliziumschicht gebildet. Ferner wird eine
zweite Elektrodenschicht auf der Oberfläche der dielektrischen
Schicht gebildet.
Bei dem erfindungsgemäßen Herstellungsverfahren, wenn eine Silizi
umschicht, in der ein polykristallines Siliziumkorn in amorphem
Silizium enthalten ist, durch eine CVD-Aufbringungsmethode gebil
det wird, werden semisphärische Vorsprünge in der Dimension von
100 nm auf eine Oberfläche der Siliziumschicht gebildet. Wenn die
Oberfläche der Siliziumschicht mit der Rauhheit oxidiert wird,
wird ein Siliziumoxidfilm entlang der rauhen Oberfläche der Sili
ziumschicht gebildet. Ein Teil des Siliziumoxidfilms wird durch
eine interne Reaktion von der Oberfläche der ursprünglichen Sili
ziumschicht gebildet. Wenn dieser Siliziumoxidfilm entfernt wird,
wird die Oberfläche der Siliziumschicht mit der Rauhheit gleichmä
ßig entfernt, und dadurch werden die Abstände zwischen den hervor
stehenden Teilen der Oberfläche der Siliziumschicht expandiert
(ausgedehnt). Wenn eine dielektrische Schicht auf der Oberfläche
der Siliziumschicht gebildet wird, deren rauhe Form angepaßt ist,
wird die dielektrische Schicht fast gleichmäßig entlang der Ober
flächenform der rauhen Siliziumschicht gebildet. Als Ergebnis wer
den die einander gegenüberstehenden Flächen zwischen den Elektro
den, die die dielektrische Schicht von oben und unten einschlie
ßen, erhöht, und die Kapazität des Kondensators erhöht sich.
Ein weiteres Verfahren zum Herstellen eines Kondensators umfaßt
die folgenden Schritte.
Zuerst wird eine Siliziumschicht, die eine erste Elektrodenschicht
wird, in einem Übergangsstadium zwischen polykristallin und
amorph, durch Benutzung einer CVD-Methode gebildet. Zweitens wird
die Siliziumschicht thermisch behandelt, wobei die Oberfläche der
Siliziumschicht freigelegt ist. Daher wird eine dielektrische
Schicht auf der Oberfläche der Siliziumschicht gebildet. Ferner
wird eine zweite Elektrodenschicht auf einer Oberfläche der die
lektrischen Schicht gebildet.
Bei einem weiteren Herstellungsverfahren wird eine thermische Be
handlung durchgeführt, nach der Bildung einer Siliziumschicht, in
einem Übergangsstadium von einer polykristallinen Siliziumschicht
zu einer amorphen. Es wird angenommen, daß die Siliziumschicht im
Übergangsstadium sich in dem Zustand von polykristallinen Körnern
innerhalb eines Bereichs im amorphen Zustand befindet. Durch
Durchführen der thermischen Behandlung unter dieser Bedingung
wächst das Polykristall, und Rauhheit mit einer großen Krümmung
(Wölbung) wird auf der Oberfläche der Siliziumschicht gebildet.
Daher wird durch Bilden einer dielektrischen Schicht auf der Ober
fläche der Siliziumschicht mit großem Kurvenradius und einer wei
chen, rauhen Form eine lokale elektrische Feldkonzentration ver
hindert, und daher die Zuverlässigkeit des Kondensators verbes
sert.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Beschreibung von Anwendungsbeispielen anhand der Figuren.
Von den Figuren zeigen
Fig. 1 ein Querschnitt einer Speicherzelle eines DRAM, die
durch das Herstellungsverfahren entsprechend der
vorliegenden Erfindung hergestellt wurde;
Fig. 2-11 Schnittansichten der Speicherzelle des DRAM entsprechend
einer ersten Ausführungsform, in der Rei
henfolge der Herstellungsschritte;
Fig. 12 eine vergrößerte Schnittansicht zum schematischen
Darstellen einer unteren Elektrode eines in Fig. 6
gezeigten Kondensators;
Fig. 13 eine teilweise vergrößerte Schnittansicht mit einer
unteren Elektrode entsprechend eines in Fig. 7
gezeigten Kondensators;
Fig. 14 eine teilweise vergrößerte Schnittansicht mit einer
unteren Elektrode entsprechend eines in Fig. 8
gezeigten Kondensators;
Fig. 15 eine Schnittansicht zum schematischen Zeigen eines
durch eine CVD-Methode gebildeten Kondensators entsprechend
der vorliegenden Erfindung;
Fig. 16 eine Schnittansicht mit einem schematischen ab
schnittsweisen Aufbau eines Kondensators, der durch
das Verfahren einer ersten Ausführungsform herge
stellt wurde;
Fig. 17 eine Schnittansicht mit der schematischen Ansicht
eines Kondensators, der durch das Verfahren ent
sprechend einer zweiten Ausführungsform hergestellt
wurde;
Fig. 18 eine Schnittansicht mit einem ersten Hauptschritt
zum Herstellen einer Speicherzelle eines DRAM ent
sprechend einer zweiten Ausführungsform;
Fig. 19 eine Schnittansicht mit einem Herstellungsschritt,
der auf den in Fig. 18 gezeigten Herstellungs
schritt folgt;
Fig. 20 eine Schnittansicht mit einem Herstellungsschritt,
der dem in Fig. 19 gezeigten Herstellungsschritt
folgt;
Fig. 21 eine Grafik mit dem Zusammenhang zwischen der Kapa
zitätsanstiegsrate (Kondensatorvergrößerungsrate)
eines Kondensators und dem Siliziumoxidfilm, der
entsprechend einer ersten Ausführungsform gebildet
wurde;
Fig. 22 eine Grafik mit dem Zusammenhang zwischen der Le
bensdauer eines Kondensators und dem Siliziumoxid
film, der entsprechend einer ersten Ausführungsform
gebildet wurde;
Fig. 23 eine Grafik mit dem Zusammenhang zwischen einer
angelegten Spannung und der Lebensdauer eines Kon
densators, der entsprechend einer zweiten Ausfüh
rungsform gebildet wurde;
Fig. 24 eine Schnittansicht einer Speicherzelle eines her
kömmlichen DRAM;
Fig. 25-27 Schnittansichten der Speicherzelle des in Fig. 24
gezeigten DRAM in der Reihenfolge von Herstellungs
schritten; und
Fig. 28 eine teilweise Schnittansicht mit einem Teil eines
herkömmlichen Kondensators.
Wie in Fig. 1 gezeigt, umfaßt eine Speicherzelle einen Transfer
gate-Transistor 10 und einen Kondensator 20. Der Transfergate-
Transistor 10 umfaßt ein Paar von n⁺ Störstellenbereichen 3a, 3b,
die auf der Oberfläche eines p-Typ Siliziumsubstrats 1 gebildet
sind, mit einem vorgegebenen Abstand dazwischen, sowie eine Gatee
lektrode (Wortleitung) 5a, die mit einem darunter gebildeten dün
nen Gateisolationsfilm 4 auf der Oberfläche des p-Typ Siliziumsub
strats 1 gebildet ist. Eine Wortleitung 5b ist auf einer Oberflä
che eines Feldoxidfilms 2 gebildet, der in einem vorgegebenen Be
reich auf der Oberfläche des p-Typ Siliziumsubstrats 1 gebildet
ist. Eine erste Isolationszwischenschicht 30 ist um die Gateelek
trode 5a und die Wortleitung 5b diese bedeckend gebildet.
Der Kondensator 20 bildet einen sogenannten Kondensator vom Sta
peltyp, gebildet durch eine gestapelte Schichtstruktur aus einer
unteren Elektrode 21, einer dielektrischen Schicht 22 sowie einer
oberen Elektrode 23. Die untere Elektrode 21 wird in zwei Bereiche
strukturiert, für die Vereinfachung der Beschreibung. Ein erster
Bereich ist ein Basisbereich 21a, der sich mit einer zwischenlie
genden Isolationsschicht 30 von einer Oberfläche der Gateelektrode
5a bis zu einem oberen Bereich der Wortleitung 5b erstreckt. Ein
zweiter Bereich ist ein zylindrischer Bereich 21b, der zylindrisch
sich in einer vertikal aufsteigenden Richtung bezüglich der Ober
fläche des p-Typ Siliziumsubstrats 1 von einer Oberfläche des Ba
sisbereichs 21a erstreckt. Ein Stapeltypkondensator mit einer un
teren Elektrode 21 einer derartigen Form wird als zylindrisch ge
stapelter Kondensator bezeichnet. Eine Rauhtiefe von etwa 100 nm,
die durch die unten beschriebene Herstellungsmethode erzeugt wird,
wird auf der Oberfläche der unteren Elektrode 21 des zylindrisch
gestapelten Kondensators gebildet. Durch diese Oberflächenform
vergrößern sich die gegenüberliegenden Flächen der unten liegenden
Elektrode 21 und der oberen Elektrode 23 mit der dazwischen lie
genden Dielektrizitätsschicht 22, und die Kapazität des Kondensa
tors vergrößert sich. Die dielektrische Schicht 22 wird durch eine
gestapelte Schicht eines Siliziumnitridfilms und eines Silizium
oxidfilms gebildet. Nitridfilme 15, 15 verbleiben auf einer Ober
fläche der ersten Isolationszwischenschicht 30. Diese Nitridfilme
15, 15 dienen dazu, zu verhindern, daß die untere Isolationszwi
schenschicht 30 während eines Herstellungsschritts überätzt wird.
Ferner bedeckt eine dicke zweite Isolationszwischenschicht 31 ei
nen oberen Bereich eines gestapelten Kondensators 20. Eine Kon
taktöffnung, die sich zu einem n⁺ Störstellenbereich 3b des Trans
fergate-Transistors 10 erstreckt, ist auf einem vorgegebenen Be
reich der zweiten Isolationszwischenschicht 31 gebildet. In dieser
Kontaktöffnung wird ein zum Beispiel durch eine selektive CVD-Me
thode gebildeter Wolframstopfen 8 gefüllt. Eine Bitleitung 7 wird
auf einer Oberfläche der zweiten Isolationszwischenschicht 31 an
geordnet und mit einem n⁺ Störstellenbereich 3b des Transfergate-
Transistors 10 über den Wolframstopfen 8 verbunden. Eine dritte
Isolationszwischenschicht 32 wird auf einem oberen Bereich einer
Bitleitung 7 gebildet. Eine Isolationsschicht einer vorgegebenen
Form wird auf einer Oberfläche der dritten Isolationszwischen
schicht 32 gebildet.
Anschließend wird eine erste Ausführungsform des Herstellungsver
fahrens der in Fig. 1 gezeigten Speicherzelle des DRAM beschrie
ben.
Wie in Fig. 2 gezeigt, wird ein dicker Feldoxidfilm 2 auf einem
vorgegebenen Bereich der Oberfläche eines p-Typ Siliziumsubstrats
1 gebildet. Auf der Oberfläche des p-Typ Siliziumsubstrats 1 wird
ein Gateoxidfilm 4 durch ein thermisches Oxidationsverfahren ge
bildet. Danach werden die polykristalline Siliziumschicht und die
Isolationsschicht auf dem Gesamtbereich der Oberfläche des p-Typ
Siliziumsubstrats 1 aufgebracht und in einer vorgegebenen Weise
bemustert. Dadurch werden eine Gateelektrode 5a und eine Wortlei
tung 5b gebildet. Durch Zonenimplantation von Störstellen in die
Oberfläche des p-Typ Siliziumsubstrats 1 unter Benutzung der Ga
teelektrode 5a als Maske werden n⁺ Störstellenbereiche 3a und 3b
gebildet. Danach wird die Isolationsschicht erneut auf dem gesam
ten Bereich aufgebracht und durch anisotropes Ätzen selektiv ent
fernt. Durch diesen Schritt wird die Isolationsschicht nur auf
Seitenwänden der Gateelektrode 5a und der Wortleitung 5b beibehal
ten. Folglich wird eine erste Isolationszwischenschicht 30 um die
Gateelektrode 5a und die Wortleitung 5b herum gebildet. Nachdem
ein dünner Nitridfilm 15 auf dem gesamten Bereich gebildet worden
ist, wird dieser in einer vorgegebenen Form bemustert.
Wie in Fig. 3 gezeigt, wird eine polykristalline Siliziumschicht
210a auf dem gesamten Bereich auf dem p-Typ Siliziumsubstrat 1
durch eine Niederdruck-CVD-Methode aufgebracht und in einer vor
gegebenen Form bemustert.
Wie in Fig. 4 gezeigt, wird ein dicker Siliziumoxidfilm 16 über
den gesamten Bereich auf der Oberfläche der polykristallinen Sili
ziumschicht 210a und dergleichen aufgebracht, und eine Öffnung 17
wird in einem vorgegebenen Bereich gebildet. In dieser Öffnung 17
wird eine Öffnung der polykristallinen Siliziumschicht 210a frei
gelegt. Der Siliziumoxidfilm 16 wird benutzt, um einen zylindri
schen Bereich 21b des zylindrisch gestapelten Kondensators zu bil
den. Die Filmdicke des Bereichs, der auf den oberen Teil der poly
kristallinen Siliziumschicht 210a aufgebracht wird, bestimmt die
Höhe des zylindrischen Bereichs 21b des Kondensators. Nach dem
Bilden eines Öffnungsbereichs 17 in einem Siliziumoxidfilm 16 wird
eine polykristalline Siliziumschicht 210 mit der Filmdicke von
etwa 50 nm in dieser Öffnung aufgebracht, sowie auf der Oberfläche
des Siliziumoxidfilms 16, durch Einsatz einer Niederdruck-CVD-Me
thode. Diese polykristalline Siliziumschicht wird bei einer Tempe
ratur von etwa 620°C durch ein Niederdruck-CVD-Verfahren unter
Benutzung von beispielsweise Silan gebildet.
Wie in Fig. 5 gezeigt, wird die polykristalline Siliziumschicht
210b durch anisotropes Ätzen selektiv geätzt. Durch dieses Ätzen
wird ein Teil der polykristallinen Siliziumschicht 210b, die auf
einer flachen Oberfläche des Siliziumoxidfilms 16 oder auf die
Oberfläche des flachen Bereichs der polykristallinen Silizium
schicht 210a gebracht ist, selektiv entfernt. Die polykristalline
Siliziumschicht 210a und die selektiv übriggebliebene polykri
stalline Siliziumschicht 210b werden integral (einstückig) gebil
det. Danach wird der Siliziumoxidfilm 16, der zum Bilden des zy
lindrischen Bereichs des zylindrisch gestapelten Kondensators be
nutzt wurde, durch Ätzen entfernt. Ein Siliziumnitridfilm 15 ver
hindert, daß die erste Isolationszwischenschicht 30 bei diesem
Ätzschritt überätzt wird.
Wie in Fig. 6 gezeigt, wird eine Siliziumschicht auf der Oberflä
che der polykristallinen Siliziumschichten 210a und 210b durch
eine CVD (Chemical Vapor Desposition)-Methode gebildet, als Grund
lage für die untere Elektrode des Kondensators. Die Filmbildungs
umgebung der CVD-Methode benutzt ein Monosilangas, oder ein durch
Stickstoff oder Helium verdünntes Monosilangas als Materialgas.
Der Druck des Monosilangases wird auf 100 Pa oder weniger gesetzt,
und die Filmbildungstemperatur wird auf nicht niedriger als 560°C
und niedriger als 600°C gesetzt. Als ein Beispiel wird die Silizi
umschicht mit einem Druck des Monosilangases von 15 Pa gebildet und
die Filmbildungstemperatur wird auf 573°C gesetzt. In diesem Fall
wird eine Rauhtiefe von etwa 100 nm auf der Oberfläche der Silizi
umschicht gebildet. Herstellungsschritte der Siliziumschicht sind
in "Fabrication of Storage Capacitance-Enhanced Capacitors with a
Rough Electrode" Yoshio Hayashide et. al., Extended Abstracts of
the 22nd Conference on Solid State Devices and Materials, 1990,
Seiten 869-872 beschrieben.
Entsprechend wird eine untere Elektrode 21 durch Bemustern der
Siliziumschicht mit rauher Oberfläche gebildet.
Wie in Fig. 7 gezeigt, wird durch Oxidieren der Siliziumschicht
auf der Oberfläche der unteren Elektrode 21 ein Siliziumoxidfilm
25 auf der Oberfläche der Siliziumschicht gebildet.
Wie in Fig. 8 gezeigt, wird durch Entfernen des auf der Oberflä
che des Siliziumfilms gebildeten Siliziumoxidfilms 25 mit einer
Fluorwasserstoffsäure-Lösung die Oberfläche der Siliziumschicht
freigelegt. Die rauhe Form (Kontur) der Oberfläche der unteren
Elektrode 21 wird durch diesen Oxidationsschritt angepaßt (ausge
glichen). Nachfolgend wird eine weitere Detailbeschreibung der in
den Fig. 6 bis 8 gezeigten Schritte vorgenommen. Die Fig. 12
bis 14 sind teilweise vergrößerte Schnittansichten zum schemati
schen Verdeutlichen der Form der Oberfläche der Siliziumschicht in
den Schritten, wie sie in den Fig. 6 bis 8 gezeigt sind. Zuerst
werden, wie in Fig. 12, die Fig. 6 entspricht, gezeigt, etwa
100 nm von semisphärischen Vorsprüngen auf der Oberfläche einer
Siliziumschicht 210c gebildet, die durch eine CVD-Methode gebildet
ist. Es bestehen teilweise verengte Stellen zwischen den Vorsprün
gen. Wie in Fig. 13, entsprechend Fig. 7, gezeigt, wird eine
Oxidbehandlung auf der Oberfläche der Siliziumschicht 210c durch
geführt. Als Oxidverfahren wird eine thermische Oxidation in einer
Dampfatmosphäre durchgeführt, bei einer Temperatur im Bereich von
800-1000°C, beispielsweise 850°C, für etwa 10 Minuten. Durch
diese Oxidation wird ein Siliziumoxidfilm 25 mit einer Filmdicke
von beispielsweise etwa 10 nm auf der Oberfläche der Silizium
schicht 210c gebildet.
Etwa die Hälfte der Filmdicke des Siliziumoxidfilms 25 wird von
der Oberfläche der ursprünglichen Siliziumschicht nach innen ge
bildet. Daher ist eine Grenzfläche (Übergang) zwischen dem Silizi
umoxidfilm 50 und der Siliziumschicht 210c von der Oberfläche der
ursprünglichen Siliziumschicht 210c zurückversetzt. Als ein Ver
fahren der thermischen Oxidation kommt nicht nur nasse Oxidation
mit dem oben beschriebenen Dampf in Frage, sondern auch eine troc
kene Oxidation unter einer Sauerstoffatmosphäre, oder einer Troc
kenoxidation, die in einer Atmosphäre mit Wasserstoffchlorid (HCl)
in Sauerstoff durchgeführt wird.
Wie in Fig. 14, entsprechend Fig. 8, gezeigt, wenn der auf der
Oberfläche der Siliziumschicht 210c gebildete Siliziumoxidfilm 25
durch Benutzen einer Fluorwasserstoffsäure-Lösung oder dergleichen
entfernt wird, werden die Abstände zwischen rauhen Bereichen, die
auf der Oberfläche der Siliziumschicht 210c gebildet sind, ausge
dehnt. Wenn die dielektrische Schicht, beispielsweise Nitridfilm,
danach gebildet wird, kann verhindert werden, daß das dielektri
sche Schichtmaterial in den Bereich zwischen den rauhen Abschnit
ten auf der Oberfläche der Siliziumschicht gefüllt wird.
Um eine derartige Wirkung zu erzielen, wird die Dicke des Silizi
umoxidfilm 25 so bestimmt, daß der Abstand zwischen den rauhen
Bereichen, der dadurch ausgedehnt wird, daß der Siliziumoxidfilm
nach innen von der Oberfläche der Siliziumschicht 210c eintritt,
ein Zweifaches oder mehr der Dicke der dielektrischen Schicht be
trägt.
Durch die oben beschriebenen Schritte wird, wie in Fig. 9 ge
zeigt, der Siliziumnitridfilm auf der Oberfläche der unteren Elek
trode 21 durch eine CVD-Methode aufgebracht. Dann wird durch
Durchführen einer thermischen Oxidation auf der Oberfläche des
Siliziumnitridfilms ein Siliziumoxidfilm gebildet. Folglich wird
eine dielektrische Schicht 22, die aus einem Mehrschichtfilm aus
dem Siliziumnitridfilm und dem Siliziumoxidfilm besteht, gebildet.
Die dielektrische Schicht 22 weist eine Filmdicke von etwa 5-10 nm
auf, äquivalent der Filmdicke des Oxidfilms. Eine obere Elektrode
23 aus einer polykristallinen Siliziumschicht wird auf der Ober
fläche der dielektrischen Schicht 22 durch Benutzung einer CVD-
Methode gebildet.
Wie in Fig. 10 gezeigt, wird eine dicke zweite Isolationszwi
schenschicht 31 auf der gesamten Oberfläche des p-Typ Siliziumsub
strats 1 gebildet, und die Kontaktöffnung wird an einem vorgegebe
nen Bereich gebildet. Beispielsweise wird durch eine selektive
CVD-Methode ein Metall wie Wolfram (W) in die Kontaktöffnung ge
füllt, zum Formen eines Bitleitungskontakts 8.
Wie in Fig. 11 gezeigt, wird eine Bitleitung 7 auf der Oberfläche
der zweiten Isolationszwischenschicht 31 gebildet. Zusätzlich wird
eine dritte Isolationszwischenschicht 32 auf der Bitleitung 7 ge
bildet. Eine Verbindungsschicht 11 wird auf der Oberfläche der
dritten Isolationszwischenschicht 32 gebildet. Durch den oben be
schriebenen Schritt wird ein Herstellungsschritt einer Speicher
zelle mit einem zylindrisch gestapelten Kondensator vervollstän
digt.
Die Siliziumschicht der unteren Elektrode 21 wird durch verschie
dene thermische Behandlungen während der Verarbeitung beeinflußt,
und in einen polykristallinen Zustand nach der Bildung der Silizi
umschicht der unteren Elektrode 21 geändert. Allerdings bleibt die
rauhe Form (Kontur) des Übergangs zwischen unterer Elektrode 21
und dielektrische Schicht 22 erhalten.
Der Zusammenhang zwischen der Filmdicke des Siliziumoxidfilms und
der Kapazität wird festgestellt, durch Durchführen verschiedener
Experimente mit dem Kondensator der Speicherzelle, die durch die
obigen Schritte hergestellt wurde. Die Fig. 21 ist eine Grafik
mit dem Zusammenhang zwischen der Filmdicke des Siliziumoxidfilms,
der auf der Oberfläche der Siliziumschicht mit der rauhen Oberflä
che gebildet wurde, und der Anstiegsrate der Kapazität des Konden
sators. Der Anstieg der Kapazität des Kondensators beruht auf dem
Kondensator mit einer relativ glatten unteren Elektrodenoberflä
che, und deutet die Rate für den Fall an, daß plane hervorstehende
Flächen identisch sind. Wie in Fig. 21 gezeigt, nimmt die Kapazi
tät des Kondensators zu, durch Bilden der unteren Elektrode durch
eine Siliziumschicht, die sich in einem Übergangsstadium von poly
kristallin zu amorph befindet, durch eine Niederdruck-CVD-Methode.
Wenn zusätzlich die Filmdicke des Oxidfilms, der auf der Oberflä
che der Siliziumschicht gebildet ist, vergrößert wird, das heißt,
wenn die Menge (das Maß) der Oberfläche der Siliziumschicht, die
durch die Oxidbehandlung entfernt wird, vergrößert wird, wird, die
Kapazität des Kondensators bis zu 1,9 mal in dem gezeigten Bereich,
vergrößert.
Wie in Fig. 22 gezeigt, wird festgestellt, daß die lokale elek
trische Feldkonzentration vermindert wird, und die Lebensdauer des
Kondensators durch Ausgleichen der rauhen Form auf der Oberfläche
der unteren Elektrode 21 durch Oxidation erhöht wird.
Anschließend wird ein Verfahren zum Herstellen einer Speicherzelle
eines DRAM entsprechend einer zweiten Ausführungsform beschrieben.
Die Fig. 18 zeigt denselben Schritt wie den in Fig. 5 gezeigten
bei der ersten Ausführungsform. Die Fig. 19 zeigt den in Fig. 6
gezeigten Schritt auf dieselbe Weise. Das heißt, in Fig. 19 wird
eine Siliziumschicht 210c in einem Übergangsstadium zwischen poly
kristallin und amorph auf der Oberfläche der polykristallinen Si
liziumschichten 210a und 210b unter denselben Bedingungen wie bei
der ersten Ausführungsform gebildet.
Wie in Fig. 20 gezeigt, wird unmittelbar nach der Bildung der
Siliziumschicht 210c eine thermische Behandlung in Vakuum oder N2
durchgeführt, oder in wirkungslosem Gas wie Ar für etwa 10 Minuten
bis 5 Stunden, ohne die Halbleitervorrichtung (wafer) aus der
Dampfablagerungsvorrichtung mit reduziertem Druck herauszunehmen,
bei Temperaturen von 500-600°C. Diese thermische Behandlung än
dert die Kristallinität der Siliziumschicht 210c, und der Kurven
radius der Rauhheit der Oberfläche der Siliziumschicht wird ver
größert. Wie oben erwähnt, die Siliziumschicht 210c mit der Rauh
heit wird in einem Übergangsstadium zwischen polykristallinem Zu
stand und amorphen Zustand gebildet. Allerdings ist eine polykri
stalline Komponente und eine amorphe Komponente in der Schicht
enthalten. Wenn eine thermische Behandlung in dem Vakuum oder dem
wirkungslosen Gas unmittelbar nach der Bildung dieser Silizium
schicht durchgeführt wird, wird die amorphe Komponente in eine
polykristalline geändert, und die Siliziumatome in dem amorphen
Silizium bewegen sich und vergrößern den Radius der Kurven der
rauhen Bereiche. Ein derartiges Phänomen wird nur unter einer Be
dingung beobachtet, wenn der Oxidfilm oder dergleichen nicht in
der Oberfläche der Siliziumschicht existiert. Eine elektrische
Konzentration (Feldkonzentration) an der rauhen Oberfläche wird
entspannt, wenn der Kurvenradius der rauhen Bereiche auf eine der
artige Weise vergrößert wird. Als Ergebnis wird eine Durchschlags
spannung der auf der Oberfläche der Siliziumschicht gebildeten die
lektrischen Schicht verbessert. Ferner wird die Zuverlässigkeit
des Kondensators durch die Verbesserung der Durchschlagsspannung
erhöht. Die Fig. 23 zeigt eine Grafik mit dem Zusammenhang zwi
schen einer angelegten Spannung und der Lebensdauer des Kondensa
tors, der durch das oben beschriebene Verfahren hergestellt wurde.
Wie in Fig. 23 gezeigt, ist zu beobachten, daß je länger die
thermische Behandlung unmittelbar nach der Bildung der Silizium
schicht durchgeführt wird, desto länger die Kondensatorlebensdauer
wird.
Anschließend wird ein Herstellungsverfahren an der Speicherzelle
eines DRAM entsprechend einer dritten Ausführungsform beschrieben.
Die dritte Ausführungsform ist die Kombination der Oxidations
schritte der unteren Elektrode 21 des Kondensators entsprechend
der ersten Ausführungsform und der Schritt der thermischen Behand
lung der unteren Elektrode entsprechend der zweiten Ausführungs
form. Das heißt, nach den Schritten der Bildung der Silizium
schicht, Bildung des Oxidfilms und Entfernen des Oxidfilms durch
ein in den Fig. 6 bis 8 gezeigtes Niederdruck-CVD-Verfahren,
wird der in Fig. 20 gezeigte Schritt der thermischen Behandlung
kontinuierlich in einer sauerstofffreien Umgebung durchgeführt, im
Niederdruck-Dampfablagerungsapparat. Das Aufweiten der Oberflä
chenbereiche in der unteren Elektrode des Kondensators und das
Vergrößern der Kondensatorlebensdauer sind ebenfalls bei diesem
Herstellungsverfahren erreicht.
Nachfolgend wird der Querschnittsaufbau des Kondensators, der ent
sprechend dieser Ausführungsform hergestellt ist, beschrieben. Die
Fig. 15 bis 17 sind Schnittansichten, die jeweils den aufge
schnittenen Aufbau des unter den folgenden Bedingungen hergestell
ten Kondensators zeigen.
Die Fig. 15 zeigt eine untere Elektrode 21, die in einer Umgebung
mit einer Temperatur von 573°C und 0,2 Torr durch eine CVD-Methode
hergestellt wurde.
Die Fig. 16 zeigt einen Siliziumoxidfilm mit einer Filmdicke von
30 nm, der gebildet und nachfolgend, nach dem oben beschriebenen
CVD-Schritt entfernt wurde.
Die Fig. 17 zeigt eine Glühverarbeitung, die für 10 Stunden im
Vakuum nach dem in Fig. 15 gezeigten CVD-Schritt durchgeführt
wird. Die Fig. 15 bis 17 sind maßstabsgetreu mit einer etwa
100 000 fachen Vergrößerung gezeichnet. Es ist deutlich, daß die
Abstände zwischen den rauhen Bereichen auf der Oberfläche der un
teren Elektrode 21 durch Oxidation verglichen mit den Fig. 15
und 16 vergrößert werden. Es sollte erwähnt werden, daß die Ober
fläche der unteren Elektrode 21 in einer glatten Weise durch ther
mische Behandlung gebildet wird, verglichen mit den Fig. 15 und
17.
Bei den oben beschriebenen Ausführungsformen wurde eine obere
Elektrode 23 des Kondensators beschrieben, die in der polykristal
linen Siliziumschicht gebildet wurde. Allerdings soll sie darauf
nicht beschränkt sein, und ein Metallfilm mit hohem Schmelzpunkt,
ein Metallsilizidfilm mit hohem Schmelzpunkt oder ein Film eines
Verbindungsmaterials aus einem Stapel des polykristallinen Silizi
umfilms und des Metallsilizidfilms mit hohem Schmelzpunkt können
benutzt werden. Metalloxide wie Tantalperoxid können als dielek
trische Gateschichten benutzt werden.
Bei der vorliegenden Erfindung vergrößert die Oxidation der rauhen
Oberfläche der Siliziumschicht, die durch ein CVD-Verfahren gebil
det wurde, und das Entfernen des Oxidfilms die in Abstände zwi
schen den rauhen Bereichen, und daher können die Abstände als ef
fektiver Kapazitätsbereich benutzt werden. Als Ergebnis kann die
Kapazität des Kondensators ohne Anstieg der belegten Fläche durch
den Kondensator erhöht werden.
Nach der Bildung der unteren Elektrode mit der rauhen Oberfläche
durch die CVD-Methode wird eine thermische Behandlung in der sau
erstofffreien Atmosphäre durchgeführt. Daher kann ein Kurvenradius
der rauhen Oberfläche der unteren Elektrode vergrößert werden, und
daher wird die Zuverlässigkeit des Kondensators vergrößert.
Claims (7)
1. Verfahren zum Herstellen eines Kondensators mit einer ersten
Elektrodenschicht, einer dielektrischen Schicht sowie einer zwei
ten Elektrodenschicht auf einem Halbleitersubstrat, mit den
Schritten
Bilden einer Siliziumschicht (210c) für die erste Elektroden schicht durch eine (VD-Methode, wobei ein polykristallines Silizi umkorn in amorphem Silizium enthalten ist und eine Oberfläche der Siliziumschicht mit semisphärischen Vorsprüngen gebildet wird,
Oxidieren der Oberfläche der Siliziumschicht mit den semisphäri schen Vorsprüngen und Bilden eines Siliziumoxidfilms (25) auf der Oberfläche der Siliziumschicht,
Entfernen von mindestens des Siliziumoxidfilms und Freilegen der Oberfläche der Siliziumschicht,
Bilden der dielektrischen Schicht (22) auf der Oberfläche der Si liziumschicht, und
Bilden der zweiten Elektrodenschicht (23) auf der Oberfläche der dielektrischen Schicht.
Bilden einer Siliziumschicht (210c) für die erste Elektroden schicht durch eine (VD-Methode, wobei ein polykristallines Silizi umkorn in amorphem Silizium enthalten ist und eine Oberfläche der Siliziumschicht mit semisphärischen Vorsprüngen gebildet wird,
Oxidieren der Oberfläche der Siliziumschicht mit den semisphäri schen Vorsprüngen und Bilden eines Siliziumoxidfilms (25) auf der Oberfläche der Siliziumschicht,
Entfernen von mindestens des Siliziumoxidfilms und Freilegen der Oberfläche der Siliziumschicht,
Bilden der dielektrischen Schicht (22) auf der Oberfläche der Si liziumschicht, und
Bilden der zweiten Elektrodenschicht (23) auf der Oberfläche der dielektrischen Schicht.
2. Verfahren zum Herstellen eines Kondensators nach Anspruch 1,
dadurch gekennzeichnet, daß
der Siliziumoxidfilm isotrop entfernt wird.
3. Verfahren zum Herstellen eines Kondensators nach Anspruch 1
oder 2, dadurch gekennzeichnet, daß
die Siliziumschicht durch ein Niederdruck-CVD-Verfahren mit Hilfe
eines Monosilan-Gases gebildet wird,
wobei der Druck des Monosilan-Gases auf nicht niedriger als 10 Pa
und nicht höher als 50 Pa gesetzt wird, und die Reaktionstemperatur
auf nicht niedriger als 560°C und nicht höher als 600°C gesetzt
wird.
4. Verfahren zum Herstellen eines Kondensators nach einem der
Ansprüche 1 bis 3, dadurch gekennzeichnet, daß
der Schritt des Oxidierens der Oberfläche der Siliziumschicht
durch thermische Oxidation bei einer Temperatur im Bereich von
750°C bis 1000°C durchgeführt wird.
5. Verfahren zum Herstellen eines Kondensators mit einer gesta
pelten Struktur aus einer ersten Elektrodenschicht, einer dielek
trischen Schicht und einer zweiten Elektrodenschicht auf einem
Halbleitersubstrat, mit den Schritten:
Bilden einer Siliziumschicht für die erste Elektrodenschicht (210c) durch eine CVD-Methode, bei welcher ein polykristallines Siliziumkorn in amorphem Silizium enthalten ist und eine Oberflä che der Siliziumschicht mit semisphärischen Vorsprüngen gebildet wird,
thermisches Behandeln der Siliziumschicht, wobei die Oberfläche der Siliziumschicht freigelegt ist,
Bilden einer dielektrischen Schicht (22) auf der Oberfläche der Siliziumschicht, und
Bilden einer zweiten Elektrodenschicht (23) auf der Oberfläche der dielektrischen Schicht.
Bilden einer Siliziumschicht für die erste Elektrodenschicht (210c) durch eine CVD-Methode, bei welcher ein polykristallines Siliziumkorn in amorphem Silizium enthalten ist und eine Oberflä che der Siliziumschicht mit semisphärischen Vorsprüngen gebildet wird,
thermisches Behandeln der Siliziumschicht, wobei die Oberfläche der Siliziumschicht freigelegt ist,
Bilden einer dielektrischen Schicht (22) auf der Oberfläche der Siliziumschicht, und
Bilden einer zweiten Elektrodenschicht (23) auf der Oberfläche der dielektrischen Schicht.
6. Verfahren zum Herstellen eines Kondensators nach Anspruch 5,
dadurch gekennzeichnet, daß
der Schritt der thermischen Behandlung der Siliziumschicht durch
gehend in einer sauerstofffreien Umgebung nach der Bildung der
Siliziumschicht durchgeführt wird.
7. Verfahren zum Herstellen eines Kondensators nach Anspruch 5,
dadurch gekennzeichnet, daß
die thermischen Behandlung der Siliziumschicht in einer wirkungs
losen Gasatmosphäre bei einer Temperatur im Bereich von 500°C-600°C
für 10 Minuten bis 5 Stunden durchgeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4244751A DE4244751C2 (de) | 1991-10-17 | 1992-10-14 | Verfahren zum Herstellen eines Kondensators |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3267979A JP2761685B2 (ja) | 1991-10-17 | 1991-10-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4234676A1 true DE4234676A1 (de) | 1993-04-22 |
DE4234676C2 DE4234676C2 (de) | 1994-07-14 |
Family
ID=17452231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4234676A Expired - Fee Related DE4234676C2 (de) | 1991-10-17 | 1992-10-14 | Verfahren zum Herstellen eines Kondensators |
Country Status (5)
Country | Link |
---|---|
US (1) | US5318920A (de) |
JP (1) | JP2761685B2 (de) |
KR (1) | KR960005245B1 (de) |
DE (1) | DE4234676C2 (de) |
IT (1) | IT1256161B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1093568C (zh) * | 1996-05-23 | 2002-10-30 | 联华电子股份有限公司 | 半球型硅晶粒生长的方法 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2769664B2 (ja) * | 1992-05-25 | 1998-06-25 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
JPH06151749A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5411909A (en) * | 1993-02-22 | 1995-05-02 | Micron Technology, Inc. | Method of forming a planar thin film transistor |
US5278091A (en) * | 1993-05-04 | 1994-01-11 | Micron Semiconductor, Inc. | Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node |
US5656531A (en) * | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
US5972771A (en) * | 1994-03-11 | 1999-10-26 | Micron Technology, Inc. | Enhancing semiconductor structure surface area using HSG and etching |
US5696014A (en) * | 1994-03-11 | 1997-12-09 | Micron Semiconductor, Inc. | Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch |
US5478765A (en) * | 1994-05-04 | 1995-12-26 | Regents Of The University Of Texas System | Method of making an ultra thin dielectric for electronic devices |
JP2697645B2 (ja) * | 1994-10-31 | 1998-01-14 | 日本電気株式会社 | 半導体装置の製造方法 |
US6121081A (en) * | 1994-11-15 | 2000-09-19 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon |
US5583070A (en) * | 1995-07-07 | 1996-12-10 | Vanguard International Semiconductor Corporation | Process to form rugged polycrystalline silicon surfaces |
US5856007A (en) * | 1995-07-18 | 1999-01-05 | Sharan; Sujit | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices |
US5801104A (en) * | 1995-10-24 | 1998-09-01 | Micron Technology, Inc. | Uniform dielectric film deposition on textured surfaces |
US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
US6015986A (en) * | 1995-12-22 | 2000-01-18 | Micron Technology, Inc. | Rugged metal electrodes for metal-insulator-metal capacitors |
US6027970A (en) | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
US5849624A (en) * | 1996-07-30 | 1998-12-15 | Mircon Technology, Inc. | Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor |
US6069053A (en) | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
US5937314A (en) | 1997-02-28 | 1999-08-10 | Micron Technology, Inc. | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness |
US5917213A (en) | 1997-08-21 | 1999-06-29 | Micron Technology, Inc. | Depletion compensated polysilicon electrodes |
US5920763A (en) * | 1997-08-21 | 1999-07-06 | Micron Technology, Inc. | Method and apparatus for improving the structural integrity of stacked capacitors |
US6048763A (en) | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
TW385544B (en) * | 1998-03-02 | 2000-03-21 | Samsung Electronics Co Ltd | Apparatus for manufacturing semiconductor device, and method of manufacturing capacitor of semiconductor device thereby |
JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2000349175A (ja) * | 1999-06-03 | 2000-12-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
TW578214B (en) * | 2000-05-29 | 2004-03-01 | Tokyo Electron Ltd | Method of forming oxynitride film or the like and system for carrying out the same |
US6429127B1 (en) | 2000-06-08 | 2002-08-06 | Micron Technology, Inc. | Methods for forming rough ruthenium-containing layers and structures/methods using same |
US7253076B1 (en) * | 2000-06-08 | 2007-08-07 | Micron Technologies, Inc. | Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers |
US6482736B1 (en) | 2000-06-08 | 2002-11-19 | Micron Technology, Inc. | Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers |
US6750172B2 (en) | 2001-03-14 | 2004-06-15 | Micron Technology, Inc. | Nanometer engineering of metal-support catalysts |
US6548348B1 (en) | 2001-06-18 | 2003-04-15 | Taiwan Semiconductor Manufacturing Company | Method of forming a storage node contact hole in a porous insulator layer |
US7448734B2 (en) * | 2004-01-21 | 2008-11-11 | Silverbrook Research Pty Ltd | Inkjet printer cartridge with pagewidth printhead |
US7817043B2 (en) * | 2004-11-30 | 2010-10-19 | Canon Kabushiki Kaisha | Radio frequency tag |
CN104089572B (zh) * | 2014-04-10 | 2016-12-07 | 北京大学 | 一种利用电容变化检测刻蚀侧壁粗糙的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442161A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
EP0436491A1 (de) * | 1990-01-03 | 1991-07-10 | Micron Technology, Inc. | DRAM-Zelle mit strukturierter unterer Polysilizium-Kondensatorplatte für erhöhte Kapazität |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910005401B1 (ko) * | 1988-09-07 | 1991-07-29 | 경상현 | 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법 |
JP2937395B2 (ja) * | 1990-03-20 | 1999-08-23 | 日本電気株式会社 | 半導体素子 |
US5037773A (en) * | 1990-11-08 | 1991-08-06 | Micron Technology, Inc. | Stacked capacitor doping technique making use of rugged polysilicon |
US5135886A (en) * | 1990-12-06 | 1992-08-04 | At&T Bell Laboratories | Integrated circuit fabrication utilizing amorphous layers |
US5208479A (en) * | 1992-05-15 | 1993-05-04 | Micron Technology, Inc. | Method of increasing capacitance of polycrystalline silicon devices by surface roughening and polycrystalline silicon devices |
-
1991
- 1991-10-17 JP JP3267979A patent/JP2761685B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-05 US US07/956,225 patent/US5318920A/en not_active Expired - Lifetime
- 1992-10-14 DE DE4234676A patent/DE4234676C2/de not_active Expired - Fee Related
- 1992-10-16 IT ITMI922389A patent/IT1256161B/it active IP Right Grant
- 1992-10-17 KR KR1019920019129A patent/KR960005245B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442161A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Semiconductor device and manufacture thereof |
EP0436491A1 (de) * | 1990-01-03 | 1991-07-10 | Micron Technology, Inc. | DRAM-Zelle mit strukturierter unterer Polysilizium-Kondensatorplatte für erhöhte Kapazität |
Non-Patent Citations (3)
Title |
---|
IEDM 90, S. 655-658 * |
IEDM 90, S. 659-662 * |
IEDM 90, S. 663-666 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1093568C (zh) * | 1996-05-23 | 2002-10-30 | 联华电子股份有限公司 | 半球型硅晶粒生长的方法 |
Also Published As
Publication number | Publication date |
---|---|
ITMI922389A0 (it) | 1992-10-16 |
DE4234676C2 (de) | 1994-07-14 |
KR930009090A (ko) | 1993-05-22 |
JP2761685B2 (ja) | 1998-06-04 |
IT1256161B (it) | 1995-11-29 |
KR960005245B1 (ko) | 1996-04-23 |
ITMI922389A1 (it) | 1994-04-16 |
US5318920A (en) | 1994-06-07 |
JPH05110014A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4234676C2 (de) | Verfahren zum Herstellen eines Kondensators | |
DE69221530T2 (de) | Verfahren zum Erhöhen der Kapazität eines DRAMs durch Anodisieren der Polysiliziumschicht einer unteren Kondensatorplatte | |
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE4307725C2 (de) | Verfahren zur Herstellung einer Stapelkondensator-DRAM-Zelle | |
US5273925A (en) | Method of fabricating semiconductor memory device having a cylindrical capacitor electrode | |
DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
DE4301690A1 (de) | ||
US5217914A (en) | Method for making semiconductor integration circuit with stacked capacitor cells | |
DE4236814A1 (de) | ||
DE10002315A1 (de) | Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren | |
DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4132820A1 (de) | Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe | |
DE10109218A1 (de) | Verfahren zur Herstellung eines Speicherkondensators | |
DE4139489C2 (de) | Dynamische Halbleiterspeichervorrichtung sowie Verfahren zur Herstellung derselben | |
DE19527023C1 (de) | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung | |
DE19947053C1 (de) | Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung | |
EP0779656A2 (de) | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung | |
EP1129482B1 (de) | Verfahren zur Herstellung von einer DRAM-Zellenanordnung | |
DE4229837C2 (de) | Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle | |
DE4423818A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung | |
DE4102184A1 (de) | Dynamischer schreib-/lesespeicher mit einem kondensator vom gestapelten typ und verfahren zum herstellen eines solchen | |
GB2285338A (en) | Method for fabricating capacitor | |
DE4244751C2 (de) | Verfahren zum Herstellen eines Kondensators | |
EP0234384A1 (de) | Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 4244751 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 4244751 |
|
AH | Division in |
Ref country code: DE Ref document number: 4244751 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
AH | Division in |
Ref country code: DE Ref document number: 4244751 Format of ref document f/p: P |
|
8339 | Ceased/non-payment of the annual fee |