DE4244751C2 - Verfahren zum Herstellen eines Kondensators - Google Patents
Verfahren zum Herstellen eines KondensatorsInfo
- Publication number
- DE4244751C2 DE4244751C2 DE4244751A DE4244751A DE4244751C2 DE 4244751 C2 DE4244751 C2 DE 4244751C2 DE 4244751 A DE4244751 A DE 4244751A DE 4244751 A DE4244751 A DE 4244751A DE 4244751 C2 DE4244751 C2 DE 4244751C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- capacitor
- silicon layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Her
stellen eines Kondensators.
Ein DRAM (dynamischer Speicher mit wahlfreiem Zugriff) zum wahl
freien Eingeben/Ausgeben einer gespeicherten Information ist eine
existierende Halbleiterspeichervorrichtung. Ein DRAM wird durch
ein Speicherzellenfeld gebildet, das als Speicherbereich dient,
zum Speichern vieler Informationsstücke, sowie Peripherieschaltun
gen zum Durchführen einer vorgegebenen Eingabe/Ausgabe-Operation
in das und aus dem Speicherzellenfeld. Das Speicherzellenfeld um
faßt zusätzlich eine Mehrzahl von Speicherzellen, die jeweils ei
ner minimalen Speichereinheit entsprechen. Eine Speicherzelle
wird grundsätzlich aus einem Kondensator und einem Transfergate
transistor (Speicherzellentransistor), der damit verbunden ist,
gebildet. Während des Betriebs bestimmt die Speicherzelle, ob eine
vorgegebene elektrische Ladung in dem Kondensator gespeichert ist,
welches einem Datum "0" oder "1" entspricht, wodurch gespeicherte
Information verarbeitet wird.
Die Fig. 10 ist eine Schnittansicht eines herkömmlichen DRAM.
Dieser DRAM wird beispielsweise in der japanischen Offenlegungs
schrift Nr. 64-42161 beschrieben. Die Speicherzelle des in Fig.
10 gezeigten DRAM weist eine Struktur vom sogenannten Ein-Transi
stor Ein-Kondensatortyp auf. Ein Transfergatetransistor 10 umfaßt
ein Paar von n⁺ Störstellenbereichen 3a und 3b, die auf der Ober
fläche eines p-Typ Siliziumsubstrats 1 gebildet sind, sowie eine
Gateelektrode 5a mit einem darunterliegenden dünnen Gateisola
tionsfilm 4 auf der Oberfläche des Siliziumsubstrats 1, zwischen
den n⁺ Störstellenbereichen 3a und 3b. Die Gateelektrode 5a wird
durch einen Teil einer Wortleitung gebildet. Ein erster Isola
tionszwischenschichtfilm 30 ist um die Gateelektrode 5a herum die
se bedeckend gebildet. Ferner umfaßt ein Kondensator 20 eine unte
re Elektrode (Speicherknoten) 21, mit einem n⁺ Störstellenbereich
3a verbunden, eine Oberfläche dieser unteren Elektrode 21 bedec
kende dielektrische Schicht 22 sowie eine obere Elektrode (Zell
platte) 23, die eine Oberfläche der dielektrischen Schicht 22 be
deckt. Eine Bitleitung 7 ist mit dem n⁺ Störstellenbereich 3b über
eine Kontaktöffnung verbunden, die in einem zweiten Isolationszwi
schenschichtfilm 31 gebildet ist.
Mit dem zunehmenden Integrationsgrad von Halbleitervorrichtungen
wurde es insbesondere bei diesem Typ von DRAM notwendig, das ein
zelne Speicherelement zu miniaturisieren. Als Ergebnis wird von
der in Fig. 10 gezeigten Speicherzelle verlangt, die vom Konden
sator 20 benötigte ebene Fläche zu vermindern. Hierfür existieren
hauptsächlich zwei Verfahren zum Erreichen einer benötigten elek
trostatischen Kapazität für den Betrieb des Speicherzellenkonden
sators.
Eine erste Methode besteht darin, die elektrostatische Kapazität
durch Dünnermachen der den Kondensator 20 bildenden dielektrischen
Schicht 22 zu erhöhen. Beispielsweise wird bei einem DRAM auf ei
nem Integrationsniveau von 1M Bit die dielektrische Schicht 22
etwa in einer Dicke von 10 nm für die Filmdicke des Siliziumoxid
films erstellt. Es ist daher schwierig, mit zunehmender Integra
tion die Schichtdicke weiter zu verringern.
Als ein zweites Verfahren ist es bekannt, die elektrostatische
Kapazität durch Erhöhen der einander gegenüberstehenden Flächen
zwischen den Elektroden 21 und 23 mit der dazwischenliegenden di
elektrischen Schicht 22 zu vergrößern. Der auf diese Weise entwor
fene Kondensator wird als sogenannter Kondensator vom Stapeltyp
(oder gestapelten Typ) bezeichnet. Das heißt, er wird mit einer
Struktur gebildet, die eine polykristalline Siliziumschicht mit
einer Leitfähigkeit auf der Oberfläche einer Diffusionsschicht im
Halbleitersubstrat bildet, und danach die dielektrische Schicht
und die zweite Elektrodenschicht auf einer Oberfläche der polykri
stallinen Siliziumschicht stapelt. Verschiedene Arten des Konden
sators vom Stapeltyp wurden entworfen. Beispielsweise wurde eine
Form der vom polykristallinen Silizium gebildeten Elektroden
schicht zu einer Rippenform geändert, oder zu einer zylindrisch
projizierten Form.
Ferner existiert als ein weiterer Gesichtspunkt beim zweiten Ver
fahren eine Methode zum Erzeugen einer Rauhheit (Unebenheit) auf
der Oberfläche der unteren Elektrode zum Vergrößern der einander
gegenüberliegenden Flächen des Kondensators. Die in Fig. 10 ge
zeigte Speicherzelle weist einen Kondensator auf, der eine untere
Elektrode 21 mit einer derartigen rauhen Oberfläche umfaßt.
Die Fig. 11 bis 13 sind Schnittansichten mit einer Reihenfolge
von Herstellungsschritten (erster bis dritter Schritt) der Spei
cherzellen in einem derartigen DRAM. Das Herstellungsverfahren
wird nachfolgend in Zusammenhang mit diesen Ansichten beschrieben.
Zuerst wird, wie in Fig. 11 gezeigt, ein Feldoxidfilm 2, der
durch einen dicken Siliziumoxidfilm gebildet wird, in einem vor
gegebenen Bereich auf eine Oberfläche eines p-Typ Siliziumsub
strats 1 entsprechend der LOCOS-Methode gebildet. Danach wird ein
Gateoxidfilm 4 auf der Oberfläche des p-Typ Siliziumsubstrats 1
durch thermische Oxidation gebildet. Nach dem Aufbringen einer
polykristallinen Siliziumschicht in dem gesamten Bereich durch CVD
(Chemical Vapor Deposition)-Verfahren wird diese zum Bilden einer
Gateelektrode 5a bemustert. Ein Siliziumoxidfilm wird über den
gesamten Bereich durch eine CVD-Methode bei niedrigem Druck aufge
bracht, und danach wird eine erste Isolationszwischenschicht 30
auf einer Oberfläche und auf Seiten der Gateelektrode 5a mit Li
thographie und Trockenätztechnologien, die im Stand der Technik
bekannt sind, gebildet. Ferner werden n⁺ Störstellenbereiche 3a und
3b durch Ionenimplantationen von Störstellen in das p-Typ Silizi
umsubstrat 5 gebildet, durch Benutzung der von der Isolationszwi
schenschicht 30 bedeckten Gateelektrode 5a als Maske.
Zweitens wird, wie in Fig. 12 gezeigt, eine polykristalline Si
liziumschicht 210 mit der Filmdicke von 0,4 µm in Übereinstimmung
mit einer Niederdruck-CVD-Methode gebildet unter Benutzung eines
Monosilangases, welches mit 20% Helium verdünnt
wurde. Der Druck wird auf 0,8 Torr und die Temperatur auf 680°C
gesetzt. Die Rauhheit mit einer Tiefe von 0,07 µm wird auf der
Oberfläche der durch diesen Schritt gebildeten polykristallinen
Siliziumschicht 210 erzeugt. Danach wird Phosphor (P) in die poly
kristalline Siliziumschicht 210 eingebracht, durch eine thermische
Diffusionsmethode mit Hilfe eines Oxid-Phosphorchlorids (POCl₃) als
Material, in einer Umgebung mit der Temperatur von 875°C für 30
Minuten. Nachdem das durch thermische Diffusion auf der Oberfläche
der polykristallinen Siliziumschicht 210 gebildete Phosphorglas
entfernt ist, wird eine thermische Behandlung in einer Nitridumge
bung mit einer Temperatur von 900°C für 20 Minuten durchgeführt.
Als Ergebnis dehnt sich die Rauhheit der Oberfläche der polykri
stallinen Siliziumschicht 210 auf 0,11 µm aus.
Wie in Fig. 13 gezeigt, wird eine untere Elektrode 21 eines Kon
densators durch Bemustern einer polykristallinen Siliziumschicht
210 entsprechend eines Photolithographie- und Ätzverfahrens gebil
det. Ein thermischer Nitridfilm wird auf eine Oberfläche einer
unteren Elektrode 21 gebildet. Ein Siliziumnitridfilm wird auf
einer Oberfläche des thermischen Nitridfilms entsprechend einer
CVD-Methode gebildet. Ferner wird ein Oxidfilm auf einer Oberflä
che des Siliziumnitridfilms durch eine thermische Oxidationsmetho
de gebildet. Als Ergebnis wird eine dielektrische Schicht 22 ge
bildet, die aus drei Schichten besteht, thermischem Nitridfilm/CVD
Siliziumnitridfilm/Siliziumoxidfilm.
Wie in Fig. 10 gezeigt, wird eine polykristalline Siliziumschicht
auf dem gesamten Bereich einer Oberfläche eines p-Typ Siliziumsub
strats gebildet. Sie wird in eine vorgegebene Form bemustert, so
daß eine obere Elektrode 23 eines Kondensators 20 gebildet wird.
Danach wird ein zweiter Zwischenschicht-Isolationsfilm 31 aus ei
nem dicken Oxidfilm auf dem gesamten Bereich gebildet. Eine Kon
taktöffnung wird in einem vorgegebenen Bereich der Isolationszwi
schenschicht 31 gebildet, und eine Bitleitung 7 wird in der Kon
taktöffnung gebildet.
Die Speicherzelle des DRAM wird mit den oben beschriebenen Schrit
ten beendet.
Viele hervorstehende Teile werden auf der Oberfläche der unteren
Elektrode 21 des im Zusammenhang mit der herkömmlichen Methode
gebildeten Kondensators erzeugt. Die Fig. 14 ist eine vergrößerte
teilweise Schnittansicht mit der Oberflächenform der unteren Elek
trode 21. Wie in Fig. 14 gezeigt, werden teilweise angenäherte
Bereiche in den Abständen zwischen den hervorstehenden Teilen er
zeugt. Wenn die dielektrische Gateschicht 22 zwischen den schmalen
Abständen zwischen den Vorschüben gebildet wird, wird die Lücke
zwischen den Vorschüben durch die dielektrische Gateschicht ge
füllt, was zu einer nichtuniformen Filmdicke führt. Als Ergebnis
werden Bereiche erzeugt, die nicht für eine hinreichende Kapazität
sorgen. Unter diesen Bedingungen wird ein Problem erzeugt.
Wie oben beschrieben wird die dielektrische Gateschicht mit einer
dünnen Filmdicke gebildet, um die Kapazität des Kondensators zu
erhöhen. Wenn daher ein Kurvenradius der rauhen Teile auf der
Oberfläche der unteren Elektrode 21 klein verglichen mit der Film
dicke der dielektrischen Gateschicht ist, wird leicht eine elek
trische Feldkonzentration in der Nähe derartiger hervorstehender
Teile erzeugt. Als Ergebnis wird die Zuverlässigkeit des Kondensa
tors vermindert, durch eine Verminderung einer Durchschlagsspan
nung der dielektrischen Gateschicht.
Aus IEDM 90, Seiten 655 bis 658 sowie 659 bis 662 ist jeweils ein
Verfahren zum Herstellen eines Kondensators mit einer ersten Elek
trodenschicht, einer dielektrischen Schicht sowie einer zweiten
Elektrodenschicht auf einem Halbleitersubstrat bekannt. Diese
Verfahren weisen die folgenden Schritte auf:
- - Bilden einer Siliziumschicht für die erste Elektrodenschicht durch eine CVD-Methode, wobei ein polykristallines Silizium korn in amorphem Silizium enthalten ist und eine Oberfläche der Siliziumschicht mit semisphärischen Vorsprüngen gebildet wird,
- - Bilden der dielektrischen Schicht auf der Oberfläche der Siliziumschicht und
- - Bilden der zweiten Elektrodenschicht auf der Oberfläche der dielektrischen Schicht.
Ferner ist es beispielsweise aus der EP 0 436 491 A1 bekannt, eine
Polysiliziumschicht eines Kondensators nacheinander einem Oxida
tionsschritt und einem Ätzschritt auszusetzen.
Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Herstel
len eines Kondensators zu schaffen, das effektiv eine rauhe Ober
fläche, die in einer unteren Elektrode des Kondensators gebildet
wird, als Kapazitätsbereich nutzen kann.
Dabei soll ein Herstellungsverfahren für einen Kondensator ge
schaffen werden, durch das eine Durchschlagsspannung einer dielek
trischen Schicht verbessert werden kann, die auf der Oberfläche
einer unteren Elektrode eines Kondensators mit rauher Oberfläche
gebildet ist.
Die Aufgabe wird durch das Herstellungsverfahren nach dem Patent
anspruch 1 gelöst.
Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrie
ben.
Ein Verfahren zum Herstellen eines Kondensators umfaßt
die folgenden Schritte.
Zuerst wird eine Siliziumschicht, die eine erste Elektrodenschicht
wird, in einem Übergangsstadium zwischen Polykristallin und
Amorph, durch Benutzung einer CVD-Methode gebildet. Zweitens wird
die Siliziumschicht thermisch behandelt, wobei die Oberfläche der
Siliziumschicht freigelegt ist. Dann wird eine dielektrische
Schicht auf der Oberfläche der Siliziumschicht gebildet. Ferner
wird eine zweite Elektrodenschicht auf einer Oberfläche der die
lektrischen Schicht gebildet.
Bei dem Herstellungsverfahren wird eine thermische Be
handlung durchgeführt, nach der Bildung einer Siliziumschicht, in
einem Übergangsstadium von einer polykristallinen Siliziumschicht
zu einer amorphen. Es wird angenommen, daß die Siliziumschicht im
Übergangsstadium sich in dem Zustand von polykristallinen Körnern
innerhalb eines Bereichs im amorphen Zustand befindet. Durch
Durchführen der thermischen Behandlung unter dieser Bedingung
wächst das Polykristall, und Rauhheit mit einer großen Krümmung
(Wölbung) wird auf der Oberfläche der Siliziumschicht gebildet.
Daher wird durch Bilden einer dielektrischen Schicht auf der Ober
fläche der Siliziumschicht mit großem Kurvenradius und einer wei
chen, rauhen Form eine lokale elektrische Feldkonzentration ver
hindert, und daher die Zuverlässigkeit des Kondensators verbes
sert.
Es folgt die Beschreibung eines Anwendungsbeispieles anhand der Figuren.
Von den Figuren zeigen
Fig. 1 ein Querschnitt einer Speicherzelle eines DRAM, die
durch das Herstellungsverfahren
hergestellt wurde;
Fig. 2-7 Schnittansichten der Speicherzelle des DRAM ent
sprechend einer Ausführungsform, in der Rei
henfolge der Herstellungsschritte;
Fig. 8 eine vergrößerte Schnittansicht zum schematischen
Darstellen einer unteren Elektrode eines in Fig. 6
gezeigten Kondensators;
Fig. 9 eine Grafik mit dem Zusammenhang zwischen einer
angelegten Spannung und der Lebensdauer eines Kon
densators, der entsprechend der Ausfüh
rungsform gebildet wurde;
Fig. 10 eine Schnittansicht einer Speicherzelle eines her
kömmlichen DRAM;
Fig. 11-13 Schnittansichten der Speicherzelle des in Fig. 10
gezeigten DRAM in der Reihenfolge von Herstellungs
schritten; und
Fig. 14 eine teilweise Schnittansicht mit einem Teil eines
herkömmlichen Kondensators.
Wie in Fig. 1 gezeigt, umfaßt eine Speicherzelle einen Transfer
gate-Transistor 10 und einen Kondensator 20. Der Transfergate-
Transistor 10 umfaßt ein Paar von n⁺ Störstellenbereichen 3a, 3b,
die auf der Oberfläche eines p-Typ Siliziumsubstrats 1 gebildet
sind, mit einem vorgegebenen Abstand dazwischen, sowie eine Gatee
lektrode (Wortleitung) 5a, die mit einem darunter gebildeten dün
nen Gateisolationsfilm 4 auf der Oberfläche des p-Typ Siliziumsub
strats 1 gebildet ist. Eine Wortleitung 5b ist auf einer Oberflä
che eines Feldoxidfilms 2 gebildet, der in einem vorgegebenen Be
reich auf der Oberfläche des p-Typ Siliziumsubstrats 1 gebildet
ist. Eine erste Isolationszwischenschicht 30 ist um die Gateelek
trode 5a und die Wortleitung 5b diese bedeckend gebildet.
Der Kondensator 20 bildet einen sogenannten Kondensator vom Sta
peltyp, gebildet durch eine gestapelte Schichtstruktur aus einer
unteren Elektrode 21, einer dielektrischen Schicht 22 sowie einer
oberen Elektrode 23. Die untere Elektrode 21 wird in zwei Bereiche
strukturiert, für die Vereinfachung der Beschreibung. Ein erster
Bereich ist ein Basisbereich 21a, der sich mit einer zwischenlie
genden Isolationsschicht 30 von einer Oberfläche der Gateelektrode
5a bis zu einem oberen Bereich der Wortleitung 5b erstreckt. Ein
zweiter Bereich ist ein zylindrischer Bereich 21b, der zylindrisch
sich in einer vertikal aufsteigenden Richtung bezüglich der Ober
fläche des p-Typ Siliziumsubstrats 1 von einer Oberfläche des Ba
sisbereichs 21a erstreckt. Ein Stapeltypkondensator mit einer un
teren Elektrode 21 einer derartigen Form wird als zylindrisch ge
stapelter Kondensator bezeichnet. Eine Rauhtiefe von etwa 100 nm,
die durch die unten beschriebene Herstellungsmethode erzeugt wird,
wird auf der Oberfläche der unteren Elektrode 21 des zylindrisch
gestapelten Kondensators gebildet. Durch diese Oberflächenform
vergrößern sich die gegenüberliegenden Flächen der unten liegenden
Elektrode 21 und der oberen Elektrode 23 mit der dazwischen lie
genden Dielektrizitätsschicht 22, und die Kapazität des Kondensa
tors vergrößert sich. Die dielektrische Schicht 22 wird durch eine
gestapelte Schicht eines Siliziumnitridfilms und eines Silizium
oxidfilms gebildet. Nitridfilme 15, 15 verbleiben auf einer Ober
fläche der ersten Isolationszwischenschicht 30. Diese Nitridfilme
15, 15 dienen dazu, zu verhindern, daß die untere Isolationszwi
schenschicht 30 während eines Herstellungsschritts überätzt wird.
Ferner bedeckt eine dicke zweite Isolationszwischenschicht 31 ei
nen oberen Bereich eines gestapelten Kondensators 20. Eine Kon
taktöffnung, die sich zu einem n⁺ Störstellenbereich 3b des Trans
fergate-Transistors 10 erstreckt, ist auf einem vorgegebenen Be
reich der zweiten Isolationszwischenschicht 31 gebildet. In dieser
Kontaktöffnung wird ein zum Beispiel durch eine selektive CVD-Me
thode gebildeter Wolframstopfen 8 gefüllt. Eine Bitleitung 7 wird
auf einer Oberfläche der zweiten Isolationszwischenschicht 31 an
geordnet und mit einem n⁺ Störstellenbereich 3b des Transfergate-
Transistors 10 über den Wolframstopfen 8 verbunden. Eine dritte
Isolationszwischenschicht 32 wird auf einem oberen Bereich einer
Bitleitung 7 gebildet. Eine Isolationsschicht einer vorgegebenen
Form wird auf einer Oberfläche der dritten Isolationszwischen
schicht 32 gebildet.
Anschließend wird eine erste Ausführungsform des Herstellungsver
fahrens der in Fig. 1 gezeigten Speicherzelle des DRAM beschrie
ben.
Wie in Fig. 2 gezeigt, wird ein dicker Feldoxidfilm 2 auf einem
vorgegebenen Bereich der Oberfläche eines p-Typ Siliziumsubstrats
1 gebildet. Auf der Oberfläche des p-Typ Siliziumsubstrats 1 wird
ein Gateoxidfilm 4 durch ein thermisches Oxidationsverfahren ge
bildet. Danach werden die polykristalline Siliziumschicht und die
Isolationsschicht auf dem Gesamtbereich der Oberfläche des p-Typ
Siliziumsubstrats 1 aufgebracht und in einer vorgegebenen Weise
bemustert. Dadurch werden eine Gateelektrode 5a und eine Wortlei
tung 5b gebildet. Durch Ionenimplantation von Störstellen in die
Oberfläche des p-Typ Siliziumsubstrats 1 unter Benutzung der Ga
teelektrode 5a als Maske werden n⁺ Störstellenbereiche 3a und 3b
gebildet. Danach wird die Isolationsschicht erneut auf dem gesam
ten Bereich aufgebracht und durch anisotropes Ätzen selektiv ent
fernt. Durch diesen Schritt wird die Isolationsschicht nur auf
Seitenwänden der Gateelektrode 5a und der Wortleitung 5b beibehal
ten. Folglich wird eine erste Isolationszwischenschicht 30 um die
Gateelektrode 5a und die Wortleitung 5b herum gebildet. Nachdem
ein dünner Nitridfilm 15 auf dem gesamten Bereich gebildet worden
ist, wird dieser in einer vorgegebenen Form bemustert.
Wie in Fig. 3 gezeigt, wird eine polykristalline Siliziumschicht
210a auf dem gesamten Bereich auf dem p-Typ Siliziumsubstrat 1
durch eine Niederdruck-CVD-Methode aufgebracht und in einer vor
gegebenen Form bemustert.
Wie in Fig. 4 gezeigt, wird ein dicker Siliziumoxidfilm 16 über
den gesamten Bereich auf der Oberfläche der polykristallinen Sili
ziumschicht 210a und dergleichen aufgebracht, und eine Öffnung 17
wird in einem vorgegebenen Bereich gebildet. In dieser Öffnung 17
wird eine Öffnung der polykristallinen Siliziumschicht 210a frei
gelegt. Der Siliziumoxidfilm 16 wird benutzt, um einen zylindri
schen Bereich 21b des zylindrisch gestapelten Kondensators zu bil
den. Die Filmdicke des Bereichs, der auf den oberen Teil der poly
kristallinen Siliziumschicht 210a aufgebracht wird, bestimmt die
Höhe des zylindrischen Bereichs 21b des Kondensators. Nach dem
Bilden eines Öffnungsbereichs 17 in einem Siliziumoxidfilm 16 wird
eine polykristalline Siliziumschicht 210 mit der Filmdicke von
etwa 50 nm in dieser Öffnung aufgebracht, sowie auf der Oberfläche
des Siliziumoxidfilms 16, durch Einsatz einer Niederdruck-CVD-Me
thode. Diese polykristalline Siliziumschicht wird bei einer Tempe
ratur von etwa 620°C durch ein Niederdruck-CVD-Verfahren unter
Benutzung von beispielsweise Silan gebildet.
Wie in Fig. 5 gezeigt, wird die polykristalline Siliziumschicht
210b durch anisotropes Ätzen selektiv geätzt. Durch dieses Ätzen
wird ein Teil der polykristallinen Siliziumschicht 210b, die auf
einer flachen Oberfläche des Siliziumoxidfilms 16 oder auf die
Oberfläche des flachen Bereichs der polykristallinen Silizium
schicht 210a gebracht ist, selektiv entfernt. Die polykristalline
Siliziumschicht 210a und die selektiv übriggebliebene polykri
stalline Siliziumschicht 210b werden integral (einstückig) gebil
det. Danach wird der Siliziumoxidfilm 16, der zum Bilden des zy
lindrischen Bereichs des zylindrisch gestapelten Kondensators be
nutzt wurde, durch Ätzen entfernt. Ein Siliziumnitridfilm 15 ver
hindert, daß die erste Isolationszwischenschicht 30 bei diesem
Ätzschritt überätzt wird.
Wie in Fig. 6 gezeigt, wird eine Siliziumschicht 210c auf der Oberflä
che der polykristallinen Siliziumschichten 210a und 210b durch
eine CVD (Chemical Vapor Desposition)-Methode gebildet, als Grund
lage für die untere Elektrode des Kondensators. Die Filmbildungs
umgebung der CVD-Methode benutzt ein Monosilangas, oder ein durch
Stickstoff oder Helium verdünntes Monosilangas als Materialgas.
Der Druck des Monosilangases wird auf 100 Pa oder weniger gesetzt,
und die Filmbildungstemperatur wird auf nicht niedriger als 560°C
und niedriger als 600°C gesetzt. Als ein Beispiel wird die Silizi
umschicht mit einem Druck des Monosilangases von 15 Pa gebildet und
die Filmbildungstemperatur wird auf 573°C gesetzt. In diesem Fall
wird eine Rauhtiefe von etwa 100 nm auf der Oberfläche der Silizi
umschicht gebildet. Herstellungsschritte der Siliziumschicht sind
in "Fabrication of Storage Capacitance-Enhanced Capacitors with a
Rough Electrode" Yoshio Hayashide et. al., Extended Abstracts of
the 22nd Conference on Solid State Devices and Materials, 1990,
Seiten 869-872 beschrieben.
Entsprechend wird eine untere Elektrode 21 durch Bemustern der
Siliziumschicht mit rauher Oberfläche gebildet. Dabei werden, wie
in Fig. 8 gezeigt ist, etwa 100 nm von semi sphärischen Vor
sprüngen auf der Siliziumschicht 210c gebildet. Es bestehen teilweise
verengte Stellen zwischen den Vorsprüngen.
Wie in Fig. 7 gezeigt, wird unmittelbar nach der Bildung der
Siliziumschicht 210c eine thermische Behandlung in Vakuum oder N₂
durchgeführt, oder in wirkungslosem Gas wie Ar für etwa 10 Minuten
bis 5 Stunden, ohne die Halbleitervorrichtung (wafer) aus der
Dampfablagerungsvorrichtung mit reduziertem Druck herauszunehmen,
bei Temperaturen von 500-600°C. Diese thermische Behandlung än
dert die Kristallinität der Siliziumschicht 210c, und der Kurven
radius der Rauhheit der Oberfläche der Siliziumschicht wird ver
größert. Die Siliziumschicht 210c wird mit der Rauh
heit in einem Übergangsstadium zwischen polykristallinem Zu
stand und amorphen Zustand gebildet. Allerdings ist eine polykri
stalline Komponente und eine amorphe Komponente in der Schicht
enthalten. Wenn eine thermische Behandlung in dem Vakuum oder dem
wirkungslosen Gas unmittelbar nach der Bildung dieser Silizium
schicht durchgeführt wird, wird die amorphe Komponente in eine
polykristalline geändert, und die Siliziumatome in dem amorphen
Silizium bewegen sich und vergrößern den Radius der Kurven der
rauhen Bereiche. Ein derartiges Phänomen wird nur unter einer Be
dingung beobachtet, wenn der Oxidfilm oder dergleichen nicht in
der Oberfläche der Siliziumschicht existiert. Eine elektrische
Konzentration (Feldkonzentration) an der rauhen Oberfläche wird
entspannt, wenn der Kurvenradius der rauhen Bereiche auf eine der
artige Weise vergrößert wird. Als Ergebnis wird eine Durchschlags
spannung der auf der Oberfläche der Siliziumschicht gebildeten di
elektrischen Schicht verbessert. Ferner wird die Zuverlässigkeit
des Kondensators durch die Verbesserung der Durchschlagsspannung
erhöht.
Die Fig. 9 zeigt eine Grafik mit dem Zusammenhang zwi
schen einer angelegten Spannung und der Lebensdauer des Kondensa
tors, der durch das oben beschriebene Verfahren hergestellt wurde.
Wie in Fig. 9 gezeigt, ist zu beobachten, daß je länger die
thermische Behandlung unmittelbar nach der Bildung der Silizium
schicht durchgeführt wird, desto länger die Kondensatorlebensdauer
wird.
Claims (3)
1. Verfahren zum Herstellen eines Kondensators (20) mit einer gesta
pelten Struktur aus einer ersten Elektrodenschicht (21), einer dielek
trischen Schicht (22) und einer zweiten Elektrodenschicht (23) auf einem
Halbleitersubstrat (1), mit den Schritten:
- a) Bilden einer Siliziumschicht (210c) für die erste Elektrodenschicht (21) durch eine CVD-Methode, bei der ein polykristallines Siliziumkorn in amorphem Silizium enthalten ist und bei der eine Oberflä che der Siliziumschicht (210c) mit semisphärischen Vorsprüngen gebildet wird,
- b) thermisches Behandeln der Siliziumschicht (210c) in Vakuum, in N₂ oder in einer wirkungslosen Gasatmosphäre, wobei die Oberfläche der Siliziumschicht (210c) freiliegt,
- c) Bilden der dielektrischen Schicht (22) auf der Oberfläche der behandelten Siliziumschicht (21), und
- d) Bilden der zweiten Elektrodenschicht (23) auf der Oberfläche der dielektrischen Schicht (22).
2. Verfahren zum Herstellen eines Kondensators nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt b) durch
gehend in einer sauerstofffreien Umgebung nach der Bildung der
Siliziumschicht (210c) durchgeführt wird.
3. Verfahren zum Herstellen eines Kondensators nach Anspruch 1,
dadurch gekennzeichnet, daß
der Schritt b) bei einer Temperatur im Bereich von 500°C-
600°C für 10 Minuten bis 5 Stunden durchgeführt wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3267979A JP2761685B2 (ja) | 1991-10-17 | 1991-10-17 | 半導体装置の製造方法 |
DE4234676A DE4234676C2 (de) | 1991-10-17 | 1992-10-14 | Verfahren zum Herstellen eines Kondensators |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4244751C2 true DE4244751C2 (de) | 1996-03-07 |
Family
ID=25919470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4244751A Expired - Fee Related DE4244751C2 (de) | 1991-10-17 | 1992-10-14 | Verfahren zum Herstellen eines Kondensators |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4244751C2 (de) |
-
1992
- 1992-10-14 DE DE4244751A patent/DE4244751C2/de not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
IEDM 90, S. 655-658 * |
IEDM 90, S. 659-662 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4234676C2 (de) | Verfahren zum Herstellen eines Kondensators | |
DE4236814C2 (de) | Verfahren zur Bildung eines Kondensators | |
DE19521489B4 (de) | Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen | |
DE4307725C2 (de) | Verfahren zur Herstellung einer Stapelkondensator-DRAM-Zelle | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE4201004C2 (de) | Verfahren zur Bildung eines Kondensators | |
KR940009628B1 (ko) | 커패시터 및 그 제조방법 | |
US5387532A (en) | Semiconductor memory having capacitor electrode formed above bit line | |
US5273925A (en) | Method of fabricating semiconductor memory device having a cylindrical capacitor electrode | |
DE4301690A1 (de) | ||
US5217914A (en) | Method for making semiconductor integration circuit with stacked capacitor cells | |
DE4229363A1 (de) | Verfahren zur bildung eines kondensators | |
EP0744771A1 (de) | DRAM-Speicherzelle mit vertikalem Transistor | |
US5943584A (en) | Annealing methods of doping electrode surfaces using dopant gases | |
DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE10002315A1 (de) | Verfahren zum Ausbilden von HSG-Kondensatoren aus ungleichmäßig dotierten amorphen Siliziumschichten und darin ausgebildeten HSG-Kondensatoren | |
DE4132820A1 (de) | Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe | |
KR100189963B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
DE4139489C2 (de) | Dynamische Halbleiterspeichervorrichtung sowie Verfahren zur Herstellung derselben | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE19527023C1 (de) | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung | |
DE10150503A1 (de) | Speicherzelle mit Kondensator mit tiefem Graben und vertikalen Kanal | |
EP1552561A2 (de) | Integrierte schaltungsanordnung mit kondensatoren und mit vorzugsweise planaren transistoren und herstellungsverfahren | |
KR960006718B1 (ko) | 반도체 기억장치의 커패시터 및 그 제조방법 | |
DE4423818A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 4234676 |
|
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 4234676 Format of ref document f/p: P |
|
AC | Divided out of |
Ref country code: DE Ref document number: 4234676 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |