KR100353328B1 - TiN 박막 형성방법 - Google Patents

TiN 박막 형성방법 Download PDF

Info

Publication number
KR100353328B1
KR100353328B1 KR1019990008541A KR19990008541A KR100353328B1 KR 100353328 B1 KR100353328 B1 KR 100353328B1 KR 1019990008541 A KR1019990008541 A KR 1019990008541A KR 19990008541 A KR19990008541 A KR 19990008541A KR 100353328 B1 KR100353328 B1 KR 100353328B1
Authority
KR
South Korea
Prior art keywords
gas
delete delete
thin film
fluoride
plasma
Prior art date
Application number
KR1019990008541A
Other languages
English (en)
Other versions
KR20000060332A (ko
Inventor
황철주
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1019990008541A priority Critical patent/KR100353328B1/ko
Publication of KR20000060332A publication Critical patent/KR20000060332A/ko
Application granted granted Critical
Publication of KR100353328B1 publication Critical patent/KR100353328B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 따른 TiN 박막 형성방법은, PECVD 반응챔버 내에 실리콘 기판을 위치시키는 제1단계; 및 상기 반응챔버에 TiC14기체, NH3기체, 및 중수소함유기체로서의 D2 기체 또는 D2O 기체를 공급하고 이들을 플라즈마화시켜 상기 기판 표면에 TiN 박막을 형성시키는 제2단계; 를 포함하는 것을 특징으로 한다. 여기서, 상기 제2단계의 결과물을 NH3 와 D2 의 혼합기체가 플라즈마화된 분위기 또는 NH3 와 D2O의 혼합기체가 플라즈마화된 분위기에서 후속열처리하는 단계를 더 포함할 수도 있다.
본 발명에 의하면, 박막 증착시에 D2 또는 D2O 기체를 원료기체들과 함께 공급함으로써 TiN 박막 내의 염소성분의 존재를 최소화시킬 수 있게 된다. 따라서, 염소성분에 의한 비저항의 감소를 최소화시킬 수 있다. 또한, TiN 박막을 후속열처리 할 경우에도 D2 또는 D2O 기체 분위기 하에서 이를 행함으로써 TiN 박막 내의 염소성분을 최소화시킬 수 있게 된다.

Description

TiN 박막 형성방법{Method of forming TiN thin film}
본 발명은 반도체 소자용 TiN 박막 형성방법에 관한 것으로, 특히 D2 또는 D2O의 중수소 함유기체를 사용하여 우수한 막질의 TiN 박막을 형성하는 방법에 관한 것이다.
반도체 소자의 제조에서 금속공정은 콘택(contact)의 형성과 배선(interconnection)의 2가지로 구분할 수 있는데, 근래에 반도체의 고집적화에 따라 배선의 폭은 감소하고, 특히 콘택의 경우에 있어서는 수평방향의 크기가 줄어드는 반면 수직방향으로의 크기가 증가하여 콘택의 종횡비(aspect ratio)가 증가하는 문제점이 있다. 따라서, 이러한 어려움 속에서도 우수한 막질의 금속을 형성하는 것은 우수한 특성의 반도체 소자를 제조하는 관건이라고 할 수 있다.
그 중에서, 티타늄 질화막(이하, "TiN")이 반도체 소자의 장벽금속(barrier metal)으로 사용된 것은 이미 반도체 업계에서는 잘 알려진 사실이다. TiN막이 예를 들어 장벽금속으로 사용될 경우, 알루미늄이 하부의 실리콘 등의 반도체 물질에 직접 접촉하는 것을 방지하기 위해 알루미늄 콘택막의 형성에 앞서 반도체 콘택영역에 TiN막이 증착된다. 이러한 TiN막이 가져야 하는 성질에는 우수한 단차피복성(step coverage), 낮은 콘택저항, 낮은 누설전류, 하부의 실리콘 기판에 대한 높은 점착성(adhesion), 높은 열적 안정성 등이 포함된다. 그 중에서, 하부 실리콘 기판 상에 안정적으로 막이 증착되어야 하며, 증착된 막이 낮은 콘택저항을 갖는 것이 무엇보다 중요하다.
TiN막은 주로 저압화학 기상증착(LPCVD)기술에 의해 형성되는데, 이 기술은 셔만(Sherman)이 1990년 저널 오브 일렉트로케미칼 소사이어티에서 "실리콘 소자 기술에서 장벽금속으로 사용되는 LPCVD TiN의 성장 및 특성"이라는 제하로 발표한 논문("Growth and Properties of LPCVD Titanium Nitride as a Diffusion Barrier for Silicon Device Technology," J. Electrochem. Soc., Vol. 137, No. 6, June 1990) 등에 잘 설명되어 있다.
이러한 기술에서 TiCl4와 NH3를 소스기체로 주로 사용하는데, 이 경우 반응식은 아래의 화학식 1과 같다.
6TiCl4+ 8NH3→ 6TiN+ 24HCl + N2
따라서, TiN막의 형성이 완료된 후에 원하지 않게 TiN막에 결합된 염소(undesired bonded chlorine)가 잔류하게 된다. 이러한 염소는 TiN막의 결정경계(grain boundary)나 표면에 주로 몰려 TiN막의 비저항을 높이는 악영향을 미치게된다. 따라서, 염소를 아웃개싱(outgassing)에 의해 제거하기 위해, 종래기술에서는 TiN막이 형성된 기판을 급속 열처리 장치에 넣고 N2기체 분위기에서 800℃ 정도로 15∼20초간 어닐링하는 방법을 사용하였다. 이와 같은 방법에 의해서도 TiN막의 비저항은 어느 정도 감소하지만, N2기체 분위기에서 고온으로 어닐링을 하기 때문에 TiN막 내에 들어간 질소원자가 티타늄과 결합하지 않고 틈새원자(interstitial atom)로 남기 때문에 원하는 정도로 비저항을 감소시키기 어렵다.
따라서, MRC(Materials Research Corporation)사의 에이크만(Eichman) 등은 미국특허 제 5,308,655에서, TiCl4와 NH3을 소스기체를 사용한 화학기상증착공정을 진행하면서 TiN의 막이 증착완료되는 시점에 잔류하는 염소를 제거하기 위해 TiCl4의 공급은 중단하고 NH3만을 공급하는 방법을 제안하였다. 이 방법에 의하면 NH3에 포함된 수소가 TiN막에 잔류한 염소와 결합하여 HCl을 형성한 후 외부로 방출되기 때문에 TiN막의 비저항이 어느 정도 감소하는 효과를 볼 수는 있으나, NH3에서 수소가 그 결합을 끊어내고 염소와 결합하기 위한 에너지가 많이 필요하므로 실제 비저항의 감소효과는 미미하다는 문제점이 있다.
한편, 마이크론 테크놀로지사의 카우프만(Kauffman) 등은 미국특허 제 5,416,045에서 a) TiN막의 증착공정 중에 소스기체인 TiCl4와 NH3이외에 N2와 H2를 동시에 공급하는 방법과, b) TiN막의 증착 후의 어닐링 중에 TiN막이 형성된 기판을 급속 열처리 장치에 넣고 N2와 NH3를 교대로 공급하는 방법을 개시하였다. 그러나, 이 방법은 하부 실리콘 기판 상에 TiN막이 안정적으로 성장하는 것에 대한 아무런 대안이 없을 뿐 아니라 급속 열처리 장치에 의한 어닐링에 의해 기판에 급격한 충격이 가해질 염려가 있다.
따라서, 본 발명의 기술적 과제는 TiN박막 내의 염소성분을 최소화하여 낮은 비저항을 갖는 TiN 박막을 형성하는 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 TiN 박막 형성방법은, PECVD 반응챔버 내에 실리콘 기판을 위치시키는 제1단계; 및 상기 반응챔버에 TiCl4기체, NH3기체, 및 중수소함유기체로서의 D2 기체 또는 D2O 기체를 공급하고 이들을 플라즈마화시켜 상기 기판 표면에 TiN 박막을 형성시키는 제2단계; 를 포함하는 것을 특징으로 한다.여기서, 상기 제2단계의 결과물을 NH3 와 D2 의 혼합기체가 플라즈마화된 분위기 또는 NH3 와 D2O의 혼합기체가 플라즈마화된 분위기에서 후속열처리하는 단계를 더 포함할 수도 있다.
이하, 본 발명에 따른 TiN 박막 형성방법을 상세히 설명한다.[실시예 1]
실시예 1은 TiN막의 증착공정이 이루어지는 도중에 D2기체를 함께 공급하는 것을 특징으로 한다.
우선, 플라즈마 CVD장치의 반응챔버 내에 실리콘 기판을 위치시키고 기판을 500℃의 온도로 가열하였다. 그 다음, 실리콘 웨이퍼의 표면을 SF6기체와 D2기체의 플라즈마에 의해 세정하여 자연산화막과 오염입자를 제거하였다. 이 때, TiN막이 Ti/TiN의 복합막을 형성하는 것이라면 이와 같은 세정공정은 Ti막의 형성 전 단계에서 이루어진다. 그 다음 반응챔버 내의 온도를 600℃로 올리고, TiCl4기체, NH3기체 및 D2기체를 반응챔버 내에 공급하고 플라즈마 전력을 인가하여 TiCl4기체와NH3기체의 화학기상반응에 의해 실리콘 기판 상에 TiN막을 형성하였다. 이 때, D2기체는 증착되는 TiN막에 과잉 잔류하는 Cl 원소와 반응하여 TiN막의 증착완료 후 이를 외부로 배출시키는 역할을 한다. 또한, D2기체는 자연산화막을 제거한 후에 잔류하는 "결합하지 못한 실리콘 본드(dangling bond)"에 대해 Si-D 결합을 유도하여 실리콘 웨이퍼의 표면을 안정화시킴으로써 TiN막의 증착 초기에 안정적인 증착공정이 이루어지도록 도와주는 역할을 하기도 한다. 또한, D2기체는 TiN막의 증착 중에 TiN막의 균열이 발생하지 않도록 하는 역할을 한다. 이 때, 중수소성분을 함유한 기체로서 D2O를 사용할 수 있으며, 화학기상반응에 의해 소모되는 NH3기체 외에 별도로 N2기체를 더 공급할 수도 있다.
[제2 실시예]
본 실시예는 실리콘 기판 상에 TiN막을 증착하고, TiN막의 증착 후에 잔류하는 불순물을 아웃개싱에 의해 제거하는 방법에 관한 것이다.
먼저, 플라즈마 CVD장치의 반응 챔버 내에 실리콘 기판을 위치시키고 기판을 500℃의 온도로 가열하였다. 그 다음, 실리콘 웨이퍼의 표면을 SF6기체와 D2기체의 플라즈마에 의해 세정하여 자연산화막과 오염입자를 제거하였다. 이 경우에도, TiN막이 Ti/TiN의 복합막을 형성하는 것이라면 이와 같은 세정공정은 Ti막의 형성 전 단계에서 이루어진다. 그 다음 반응챔버 내의 온도를 600℃로 올리고, TiCl4기체와 NH3기체를 반응챔버 내에 공급하고 플라즈마 전력을 인가하여 TiCl4기체와 NH3기체의 화학기상반응에 의해 실리콘 기판 상에 TiN막을 형성하였다. 그 다음, TiN막 내에 잔류하는 원하지 않는 염소결합을 제거하기 위해 500℃의 온도에서 D2기체와 NH3기체를 반응챔버 내에 공급하면서 플라즈마 전력을 인가하여 어닐링을 실시하였다. 이와 같은 플라즈마 어닐링은 기존의 급속 열처리에 의한 어닐링보다 낮은 온도에서 진행할 수 있을 뿐 아니라 아웃개싱에 대해서도 효과적이다.
[제3 실시예]
본 실시예는 실리콘 기판 상에 플라즈마 전력의 공급이 없는 일반적인 CVD공정을 이용하여 TiN막을 증착하고, 플라즈마 어닐링을 이용한 아웃개싱에 의해 TiN막의 증착 후에 잔류하는 불순물을 제거하는 방법에 관한 것이다.
먼저, CVD장치의 반응 챔버 내에 실리콘 기판을 위치시키고 기판을 500℃의 온도로 가열하였다. 그 다음, 실리콘 웨이퍼의 표면을 SF6기체와 D2기체의 플라즈마에 의해 세정하여 자연산화막과 오염입자를 제거하였다. 이 경우에도, TiN막이 Ti/TiN의 복합막을 형성하는 것이라면 이와 같은 세정공정은 Ti막의 형성 전 단계에서 이루어진다. 그 다음 반응챔버 내의 온도를 650℃로 올리고, TiCl4기체와 NH3기체를 반응챔버 내에 공급하고 TiCl4기체와 NH3기체의 화학기상반응에 의해 실리콘 기판 상에 TiN막을 형성하였다. 이 경우에는 플라즈마 향상 화학기상증착공정을 이용하지 않았다. 그 다음, TiN막 내에 잔류하는 원하지 않는 염소결합을 제거하기 위해 500℃의 온도에서 D2기체와 NH3기체를 반응챔버 내에 공급하면서 플라즈마 전력을 인가하여 어닐링을 실시하였다.
본 발명에 따른 TiN 박막 형성방법에 의하면, PECVD를 통한 박막 증착시에 D2 또는 D2O 기체를 원료기체들과 함께 공급함으로써 TiN 박막 내의 염소성분의 존재를 최소화시킬 수 있게 된다. 따라서, 염소성분에 의한 비저항의 감소를 최소화시킬 수 있다. 또한, TiN 박막을 후속열처리 할 경우에도 D2 또는 D2O 기체 분위기 하에서 이를 행함으로써 TiN 박막 내의 염소성분을 최소화시킬 수 있게 된다.

Claims (29)

  1. PECVD 반응챔버 내에 실리콘 기판을 위치시키는 제1단계; 및
    상기 반응챔버에 TiCl4기체, NH3기체, 및 중수소함유기체로서의 D2 기체 또는 D2O 기체를 공급하고 이들을 플라즈마화시켜 상기 기판 표면에 TiN 박막을 형성시키는 제2단계;
    를 포함하는 것을 특징으로 하는 TiN 박막 형성방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 제2단계의 결과물을 NH3 와 D2 의 혼합기체가 플라즈마화된 분위기에서 후속열처리하는 단계를 더 포함하는 것을 특징으로 하는 TiN 박막 형성방법.
  7. 제1항에 있어서, 상기 제2단계의 결과물을 NH3 와 D2O의 혼합기체가 플라즈마화된 분위기에서 후속열처리하는 단계를 더 포함하는 것을 특징으로 하는 TiN 박막 형성방법.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서, 상기 제1단계 이전에 불화물 기체의 플라즈마를 이용하여 상기 기판을 세정함으로써 자연산화막과 오염물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 TiN 박막 형성방법.
  11. 제10항에 있어서, 상기 불화물 기체는:
    불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화황, 불화염소 및 불화아세닉으로 구성된 기체군으로부터 선택된 어느 하나인 것을 특징으로 하는 TiN 박막 형성방법.
  12. 제10항에 있어서, 상기 세정단계에서 상기 불화물 기체에 비활성 기체를 혼합하여 사용하는 것을 특징으로 하는 TiN 박막 형성방법.
  13. 제10항에 있어서, 상기 세정단계에서 상기 불화물 기체의 플라즈마를 수소성분을 함유한 기체, 중수소성분을 함유한 기체 및 산소성분을 함유한 기체로 구성된 군으로부터 선택된 어느 하나의 플라즈마와 함께 사용하는 것을 특징으로 하는 TiN 박막 형성방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
KR1019990008541A 1999-03-15 1999-03-15 TiN 박막 형성방법 KR100353328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990008541A KR100353328B1 (ko) 1999-03-15 1999-03-15 TiN 박막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008541A KR100353328B1 (ko) 1999-03-15 1999-03-15 TiN 박막 형성방법

Publications (2)

Publication Number Publication Date
KR20000060332A KR20000060332A (ko) 2000-10-16
KR100353328B1 true KR100353328B1 (ko) 2002-09-18

Family

ID=19576538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008541A KR100353328B1 (ko) 1999-03-15 1999-03-15 TiN 박막 형성방법

Country Status (1)

Country Link
KR (1) KR100353328B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1292970B1 (en) * 2000-06-08 2011-09-28 Genitech Inc. Thin film forming method
KR100500698B1 (ko) * 2002-11-20 2005-07-12 광주과학기술원 고유전율 게이트 절연막 형성시 댕글링 본드 감소방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126628A (ja) * 1985-11-28 1987-06-08 Fujitsu Ltd 半導体装置の製造方法
JPH0428231A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置の製造方法
JPH0429312A (ja) * 1990-05-25 1992-01-31 Hitachi Ltd 薄膜の形成方法
JPH0786270A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 金属酸化膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126628A (ja) * 1985-11-28 1987-06-08 Fujitsu Ltd 半導体装置の製造方法
JPH0428231A (ja) * 1990-05-23 1992-01-30 Nec Corp 半導体装置の製造方法
JPH0429312A (ja) * 1990-05-25 1992-01-31 Hitachi Ltd 薄膜の形成方法
JPH0786270A (ja) * 1993-09-14 1995-03-31 Toshiba Corp 金属酸化膜の形成方法

Also Published As

Publication number Publication date
KR20000060332A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
US7101815B2 (en) Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
KR100215376B1 (ko) 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법
EP0572704B1 (en) Method for manufacturing a semiconductor device including method of reforming an insulating film formed by low temperature CVD
TWI331364B (ko)
US6639312B2 (en) Dummy wafers and methods for making the same
JPH1187341A (ja) 成膜方法及び成膜装置
KR100482372B1 (ko) 반도체 소자의 게이트 산화막 형성방법
KR19980032434A (ko) 피처리체의 표면에 티탄막 및 배리어 금속막을 적층하여 형성하는 방법
KR100297628B1 (ko) 반도체소자제조방법
JP3657942B2 (ja) 半導体製造装置の洗浄方法、及び半導体装置の製造方法
JP3046643B2 (ja) 半導体装置の製造方法
KR100353328B1 (ko) TiN 박막 형성방법
JP3189771B2 (ja) 半導体装置の製造方法
JPH0831825A (ja) 半導体装置の製造方法
JPH1180962A (ja) シリコンベースの基板上に多結晶材料を積層する方法
US6852373B1 (en) Method for depositing a silicon-containing dielectric material on copper
KR100372046B1 (ko) 막의 제조 방법 및 그 방법에 의해 제조된 막
JP3225694B2 (ja) 窒化シリコン膜の形成方法およびcvd装置
KR100451507B1 (ko) 반도체 소자의 제조방법
KR20020054907A (ko) 플라즈마 증착장비 및 이를 이용한 증착막 형성방법
JP2000353780A (ja) 容量素子の製造方法及び容量素子
KR20060082401A (ko) 막 형성재료 및 막 형성방법
JPH07235530A (ja) 絶縁膜の形成方法
JPH03278431A (ja) 半導体装置の製造方法
KR20060118679A (ko) 챔버 표면 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee