KR20060082401A - 막 형성재료 및 막 형성방법 - Google Patents
막 형성재료 및 막 형성방법 Download PDFInfo
- Publication number
- KR20060082401A KR20060082401A KR1020060000700A KR20060000700A KR20060082401A KR 20060082401 A KR20060082401 A KR 20060082401A KR 1020060000700 A KR1020060000700 A KR 1020060000700A KR 20060000700 A KR20060000700 A KR 20060000700A KR 20060082401 A KR20060082401 A KR 20060082401A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- och
- mentioned
- film forming
- decomposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000000463 material Substances 0.000 title claims abstract description 38
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000126 substance Substances 0.000 claims abstract description 14
- 238000005137 deposition process Methods 0.000 claims abstract description 10
- JWCYDYZLEAQGJJ-UHFFFAOYSA-N dicyclopentyl(dimethoxy)silane Chemical compound C1CCCC1[Si](OC)(OC)C1CCCC1 JWCYDYZLEAQGJJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000011261 inert gas Substances 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 8
- 230000005587 bubbling Effects 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 abstract description 18
- 238000012545 processing Methods 0.000 abstract description 8
- 230000000052 comparative effect Effects 0.000 description 14
- 239000002994 raw material Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 150000004703 alkoxides Chemical class 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A22—BUTCHERING; MEAT TREATMENT; PROCESSING POULTRY OR FISH
- A22C—PROCESSING MEAT, POULTRY, OR FISH
- A22C21/00—Processing poultry
- A22C21/0023—Dividing poultry
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D1/00—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor
- B26D1/01—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work
- B26D1/04—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a linearly-movable cutting member
- B26D1/06—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a linearly-movable cutting member wherein the cutting member reciprocates
- B26D1/08—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a linearly-movable cutting member wherein the cutting member reciprocates of the guillotine type
- B26D1/09—Cutting through work characterised by the nature or movement of the cutting member or particular materials not otherwise provided for; Apparatus or machines therefor; Cutting members therefor involving a cutting member which does not travel with the work having a linearly-movable cutting member wherein the cutting member reciprocates of the guillotine type with a plurality of cutting members
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
- B26D7/06—Arrangements for feeding or delivering work of other than sheet, web, or filamentary form
- B26D7/0625—Arrangements for feeding or delivering work of other than sheet, web, or filamentary form by endless conveyors, e.g. belts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D7/00—Details of apparatus for cutting, cutting-out, stamping-out, punching, perforating, or severing by means other than cutting
- B26D7/27—Means for performing other operations combined with cutting
- B26D7/32—Means for performing other operations combined with cutting for conveying or stacking cut product
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B26—HAND CUTTING TOOLS; CUTTING; SEVERING
- B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
- B26D2210/00—Machines or methods used for cutting special materials
- B26D2210/02—Machines or methods used for cutting special materials for cutting food products, e.g. food slicers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Mechanical Engineering (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Forests & Forestry (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Wood Science & Technology (AREA)
- Zoology (AREA)
- Food Science & Technology (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
신호의 처리속도가 향상되는 층간 절연막으로서 적합하고 유전율이 작은 재료를 제공하는 것이다.
화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,
디씨클로펜틸디메톡시실란을 공급하는 공급공정과,
상기 공급공정에서 공급된 디씨클로펜틸디메톡시실란의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을
구비한다.
Description
도1은 성막장치(CVD)의 개략도이다.
*도면의 주요부분에 대한 부호의 설명*
1 : 원료 용기 2 : 가열기/플라즈마 방전용 전극
3 : 분해 반응로 4 : Si 기판
5 : 가스 유량 제어기
6 : 가스 분출 샤워 헤드/플라즈마 방전용 전극
7 : 불활성 가스 공급로
본 발명은, 예를 들면 반도체 소자의 층간 절연막(層間 絶緣膜)을 형성하는 재료 및 그 재료를 이용해서 화학기상 성장방법(化學氣相 成長方法)에 의하여 층간 절연막을 형성하는 방법 또는 반도체 소자에 관한 것이 다.
현재 반도체 분야에 있어서의 진보가 현저하여 LSI로부터 ULSI로 옮겨 가고 있다. 그리고 신호의 처리속도를 향상시키기 위해서, 또 그 밖의 요청으로 미세화(微細化)가 진행되고 있다. 이에 따라 배선 폭(配線 幅)도 좁아져 초세선화(超細線化)하고 있다. 이러한 것으로부터 종래의 W배선 막 또는 Al배선 막으로는, 세선화에 견딜 수 없다고 생각되고 있다. 그래서 배선 막의 재료로서 Cu를 채용하는 것이 제안되고 있다.
그러나 배선 막의 재료로서 저항치가 낮은 Cu가 채용되어도 아직 충분하지 않다고 알려져 있다.
즉 신호의 처리속도를 향상시키기 위해서, 배선 막 간의 절연막에 대한 개선도 요구되게 되었다. 예를 들면 종래에는 배선 막 간의 층간 절연막은 SiO2로 구성되어 있었다. 그러나 신호의 처리속도의 향상의 관점에서, 최근에는 SiO2보다 유전율(誘電率)이 낮은 재료를 층간 절연막으로 이용하는 것이 제안되기 시작했다. 즉 SiO2보다 유전율이 낮은 재료를 층간 절연막의 재료로서 채용함으로써 신호의 지연이 완화된다고 한다.
[특허문헌1] WO99/57330(특표2002-514004)
[특허문헌2] 일본국 공개특허공보 특개2000-216153
[특허문헌3] 일본국 공개특허공보 특개2003-151972
지금까지 신호속도의 향상 때문에 배선 막의 재료로서 저저항(低抵抗)인 금속이, 또 층간 절연막재료로서 유전율이 낮은 SiO2계 재료가 제안되어 왔다.
그리고 유전율이 낮은 층간 절연막을 형성하는 기술로서, 상기 특허문헌에서 제안하고 있는 바와 같이, RnSi(OR)m 타입의 알콕시드 실리콘(alkoxide silicon)을 이용해서 화학기상 성장방법(CVD)에 의하여 성막하는 것이 시도되고 있다. 그리고 나름대로의 성과가 얻어지고 있다.
그러나 지금까지 제안된 것도 유전율이 충분히 낮다고는 할 수 없어 더욱 더 개발이 요구되고 있다.
또 Cu/저유전율 절연막 배선의 다마신 배선 구조(Damascene 配線 構造)에 있어서는, 절연막에 대한 에칭(etching), 애싱(ashing), 세정(洗淨) 또는 CMP(화학/기계적 연마)가 실시된다. 따라서 이들의 공정에 있어서, 절연막이 손상을 받지 않도록 기계적 강도도 충분한 것이 요구되고 있다.
그리고 이러한 강도면에 있어서의 특성도 종래의 것으로는 만족할 수 없었다.
따라서 본 발명이 해결하고자 하는 제1과제는, 신호의 처리속도가 향상되는 층간 절연막으로서 적합하고 유전율이 작은 재료를 제공하는 것이다.
본 발명이 해결하고자 하는 제2과제는, CMP에 견딜 수 있는 기계적 강도의 막을 형성할 수 있는 재료를 제공하는 것이다.
상기의 과제를 해결하기 위한 연구를 예의(銳意) 진행해 오던 중에 본 발명자는, RnSi(OR)m 타입의 알킬알콕시드 실리콘을 이용해서 CVD에 의하여 성막한다고 해도, 이용하는 원료화합물의 구조상의 차이에 의하여 형성되는 절연막의 유전율이나 막 강도가 상당히 좌우된다는 것을 알게 되었다.
그리고 이러한 지식을 기초로 각종 구조의 알킬알콕시드 실리콘에 대해서 정력적으로 검토해 왔다. 그 결과, 디씨클로펜틸디메톡시실란(c-C5H9)2Si(OCH3)2를 원료로 하여 형성한 막이 층간 절연막으로서 매우 유망(有望)하다는 것을 알게 되었다.
이러한 지식에 의하여 본 발명이 달성되었다.
즉 상기의 과제는,
화학기상 성장방법에 의하여 막을 형성하기 위한 재료로서,
(c-C5H9)2Si(OCH3)2를 포함하는
것을 특징으로 하는 막 형성재료에 의하여 해결된다.
예를 들면 화학기상 성장방법에 의하여 막을 형성하기 위한 재료로 서,
(c-C5H9)2Si(OCH3)2로 이루어지는
것을 특징으로 하는 막 형성재료에 의하여 해결된다.
특히 화학기상 성장방법에 의하여 유전율(誘電率)이 2.2 이하인 절연막을 형성하기 위한 재료로서,
(c-C5H9)2Si(OCH3)2를 포함하는
것을 특징으로 하는 막 형성재료에 의하여 해결된다.
예를 들면 화학기상 성장방법에 의하여 유전율이 2.2 이하의 절연막을 형성하기 위한 재료로서,
(c-C5H9)2Si(OCH3)2로 이루어지는
것을 특징으로 하는 막 형성재료에 의하여 해결된다.
상기한 막 형성재료가 사용됨으로써 Si-O-C계의 막이 형성된다. 그리고 이 막은 유전율이 작고, 특히 2.1 이하 예를 들면 1.9 ∼ 2.1 정도로 작고, 반도체 소자에 있어서의 층간 절연막으로서 매우 바람직한 것이다. 한 편 또 탄성율이 5GPa이상의 막 강도가 얻어진다. 따라서 CMP에 있어서, 막이 박리된다고 하는 사고가 일어날 일도 없다. 즉 배선 막의 형성에 있어서 CMP에 대한 제약이 매우 적게 된다.
또 상기의 과제는,
화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,
(c-C5H9)2Si(OCH3)2를 공급하는 공급공정과,
상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을
구비하는 것을 특징으로 하는 막 형성방법에 의하여 해결된다.
특히 화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,
(c-C5H9)2Si(OCH3)2를 불활성 가스의 버블링(bubbling)에 의하여 공급하는 공급공정과,
상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을
구비하는 것을 특징으로 하는 막 형성방법에 의하여 해결된다.
또 화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,
(c-C5H9)2Si(OCH3)2를 유량이 10∼500sccm(특히 50sccm 이상 200sccm 이하)의 불활성 가스의 버블링에 의하여 공급하는 공급공정과,
상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을
구비하는 것을 특징으로 하는 막 형성방법에 의하여 해결된다.
상기 막 형성방법에 있어서의 공급공정에 있어서는, (c-C5H9)2Si(OCH3)2와 불활성 가스의 공급비율(압력비)이 전자/후자 = 1/10 ∼ 1/2(그 중에서도 1/5 이상 1/3 이하)인 것이 바람직하다. 또, (c-C5H9)2Si(OCH3)2와 불활성 가스의 합계 공급량(분해실에 있어서의 합계 압력)이 0.1 ∼ 10torr(특히 1torr 이상 5torr 이하)인 것이 바람직하다.
CVD에 있어서의 원료화합물의 분해/퇴적에는 지금까지 각종의 방법이 알려져 있다. 본 발명에 있어서도 종래의 방법을 채용할 수 있다. (c-C5H9)2Si(OCH3)2의 분해/퇴적이 플라즈마 수단과 가열수단의 병용(倂用)에 의하여 이루어져 얻어진 막이 가장 바람직한 층간 절연막이 되는데, 아직 그 이유는 이론적으로 충분히 규명되지 않았다.
그리고 플라즈마 CVD에 의하여 Si-O-C-H계의 층간 절연막을 형성함에 있어서, 전극 간 거리가 20 ∼ 250mm(특히 50mm 이상 120mm 이하)의 평행 평판형 전극을 구비한 플라즈마 수단이 사용되는 것이 바람직하였다. 특히 평행 평판형 전극의 일방의 전극이 기판 스테이지를 겸함과 아울러, 타방의 전극이 (c-C5H9)2Si(OCH3)2의 분출 샤워를 겸하고 있는 플라즈마 수단이 사용되는 것이 바람직하였다. 그리고 플라즈마는 파워가 10∼400W가 바람직하였다.
또 분해 생성물이 퇴적되는 기판은 200 ∼ 500도(특히 300도 이상 450 도 이하)로 유지되는 것이 바람직하다.
그런데 상기한 바와 같이 하여 형성된 막(절연막; 저유전율 막)은, 후처리를 실시하지 않아도 좋다. 즉 유전율은 작고 또 막 강도는 큰 막이 얻어진다.
그러나 형성된 막에 대하여, 전자파(예를 들면 자외선 등의 빛)를 조사하거나 가열 처리 등의 열처리를 하는 것이 바람직하다. 예를 들면 출력 파워가 1∼10mW/cm2의 자외선을 0.1 ∼ 130sec(바람직하게는 30초 이상 90초 이하) 조사하는 것은 바람직하다. 또 300 ∼ 500도의 온도로 1sec ∼ 1시간(바람직하게는 60초 이상 40분 이하) 가열하는 것도 바람직하다.
즉 상기와 같은 후처리를 하면, 유전율이 한층 작아지게 되었다.
[실시예]
본 발명을 이루는 막 형성재료는, CVD에 의하여 형성하기 위한 막 형성재료이다. 특히 유전율이 2.2 이하(특히 2.1 이하. 예를 들면 1.9∼2.1)의 절연막을 형성하기 위한 재료이다. 또 탄성율이 5GPa 이상(상한치에 특별한 제약은 없지만, 현실적으로는 예를 들면 8.3GPa정도)의 막 강도의 절연막을 형성하기 위한 재료이다. 또, Si-O-C-H계의 막을 형성하기 위한 재료이다. 그 중에서도 반도체 소자에 있어서의 층간 절연막을 형성하기 위한 재료이다. 이 재료(원료)는 (c-C5H9)2Si(OCH3)2이다.
본 발명의 막 형성방법은 상기한 막을 형성하는 방법이다. 즉 상기한 막을 형성하기 위해서, (c-C5H9)2Si(OCH3)2를 이용하고 또한 CVD에 의하여 막을 형성하는 방법이다. 예를 들면 화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서, (c-C5H9)2Si(OCH3)2를 공급하는 공급공정과, 상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을 구비한다. 특히 불활성 가스의 버블링(bubbling)에 의하여 (c-C5H9)2Si(OCH3)2를 공급하는 공급공정과, 상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을 구비한다. 또 유량이 10∼500sccm (특히 50sccm 이상 200sccm이하)인 불활성 가스의 버블링에 의하여 (c-C5H9)2Si(OCH3)2를 공급하는 공급공정과, 상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을 구비한다. 그리고 바람직하게는, 성막(퇴적공정) 후에 그 막에 대하여 전자파(빛)를 조사(照射)하거나 가열 처리 등의 후처리(後處理)를 한다.
상기 (c-C5H9)2Si(OCH3)2와 불활성 가스의 공급비율(압력비)은 특히, 전자/후자 = 1/10 ∼ 1/2(그 중에서도 1/5 이상 1/3이하)이다. 또, (c-C5H9)2S i(OCH3)2와 불활성 가스의 합계 공급량(분해실에 있어서의 합계 압력)은 특히 0.1 ∼ 10torr(특히 1torr 이상 5torr 이하)이다. CVD에 있어서의 원료화합물의 분해/퇴적에는 특히 플라즈마 수단과 가열수단이 병용된다. 플라즈마 CVD는, 특히 전극 간 거리가 20 ∼ 250mm(특히 50mm 이상 120mm 이하)인 평행 평판형 전극을 구비한 플라즈마 CVD가 사용된다. 이 중에서도 평행 평판형 전극의 일방의 전극이 기판 스테이지(基板 stage)를 겸함과 아울러, 타방의 전극이 (c-C5H9)2Si(OCH3)2의 분출 샤워(噴出 shower)를 겸하고 있는 플라즈마 CVD가 사용된다.
상기 후처리는 예를 들면 출력 파워가 1 ∼ 10mW/cm2인 자외선을 0.1 ∼ 130sec(바람직하게는 30초 이상 90초 이하) 조사하는 것이다. 또는, 300 ∼ 500도의 온도로 1sec ∼ 1시간(바람직하게는 60초 이상 40분 이하) 가열하는 것이다.
이하, 구체적인 실시예를 들어서 설명한다.
[실시예1]
도1은, 본 발명의 화학기상 성장방법이 실시되는 CVD장치의 개략도이다.
도1에서 1은 원료 용기, 2는 가열기 겸 플라즈마 방전용 전극, 3은 분해 반응로, 4는 Si 기판, 5는 가스 유량 제어기, 6은 가스 분출 샤워 헤드 겸 플라즈마 방전용 전극, 7은 불활성 가스 공급로이다.
본 실시예에서는 도1의 CVD장치가 사용되고, Si 기판4 상에 Si, O, C, H로 이루어지는 막이 형성되었다.
즉 용기1 내에는 디씨클로펜틸디메톡시실란(Dicyclopentyldimethoxysilane)[(c-C5H9)2Si(OCH3)2]이 들어가 있다. 그리고 캐리어 가스(carrier gas)(불활성 가스 : He)를 110㎖/min의 비율로 공급했다. 한편 용기1 내는 20 ∼ 100도로 유지되어 있다.
기화한 (c-C5H9)2Si(OCH3)2가 캐리어 가스에 의한 버블링(bubbling)으로 분해 반응로3 내로 유도되었다. 분해 반응로3 내에는 당초에 3.5torr로 배기(排氣)되어 있다. 한편, 원료 가스의 공급에 의하여 분해 반응로3 내에 있어서의 (c-C5H9)2Si(OCH3)2압은 80torr, 불활성 가스압은 245torr가 된다.
Si 기판4는 가열기 겸 플라즈마 방전용 전극2 상에 지지되고 200∼500도로 가열되어 있다.
가열기 겸 플라즈마 방전용 전극2와 가스 분출 샤워 헤드 겸 플라즈마 방전용 전극6 사이의 거리는 100mm가 되도록 설정되어 있다. 그리고 전극 간에는 소정의 전압이 인가되어서 200W의 플라즈마 방전이 일어나고 있다.
그리고 (c-C5H9)2Si(OCH3)2의 분해/결합/산화가 이루어지고, Si기판4 상에 막이 형성되었다.
이 막을 XPS(X선 광전자 분석법)에 의하여 분석했다. 그 결과, 막은 Si, O, C를 구성 원소로서 포함한다는 것을 알았다(한편, H는 XPS로는 검출 불능).
또 이 막에 대해서 전류-전압 특성을 측정했다. 그 결과는, 20V에서 리크(leak) 전류가 1.0×10-8A/cm2이하인 것을 알았다. 즉 절연막으로서 양호하다.
또한 막의 용량-전압 특성을 조사하고, 막 두께와 전극으로부터 비유전율(比誘電率)을 산출하였는 바, 비유전율은 2.1이었다.
또한 막의 기계적 강도를 조사하였는 바, 탄성율은 8.3GPa(나노인덴테이션 측정(nanoindentation 測定)에 의한다)이었다.
[비교예1]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (CH3)2Si(OCH3)2를 이용한 것 외에는 동일하게 했다.
본 비교예1로 얻어진 막의 비유전율은 2.7이었다. 또 탄성율은 3GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예2]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (C2H5)2Si(OCH3)2를 이용한 것 외에는 동일하게 했다.
본 비교예2에서 얻어진 막의 비유전율은 2.6이었다. 또 탄성율은 4GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예3]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (C6H5)2Si(OCH3)2를 이용한 것 외에는 동일하게 했다.
본 비교예3에서 얻어진 막의 비유전율은 3.6이었다. 또 탄성율은 2GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예4]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (c-C6H11)Si(OCH3)3를 이용한 것 외에는 동일하게 했다.
본 비교예4에서 얻어진 막의 비유전율은 3.2이었다. 또 탄성율은 4GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예5]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (n-C5H11)Si(OCH3)3을 이용한 것 외에는 동일하게 했다.
본 비교예5로 얻어진 막의 비유전율은 3.3이었다. 또 탄성율은 4GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예6]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (c-C5H9)3Si(OCH3)을 이용한 것 외에는 동일하게 했다.
본 비교예6에서는 전기적 측정이 가능한 정도의 균일한 막은 생기지 않았다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[비교예7]
실시예1에 있어서, (c-C5H9)2Si(OCH3)2 대신에 (c-C5H9)Si(OCH3)3을 이용한 것 외에는 동일하게 했다.
본 비교예7에서 얻어진 막의 비유전율은 2.8이었다. 또 탄성율은 3GPa이었다. 따라서 본 발명의 특색이 도저히 발휘될 수 없다.
[실시예2]
실시예1에 준해서 실시하여 비유전율이 2.20인 절연막을 형성했다. 그리고 이 막에 4.7mW/cm2(출력 파워)의 자외선을 조사(照射)했다.
그 결과, 조사 시간에 비례해서 유전율이 저하하여, 조사 시간이 약 90초 정도에서 유전율은 최저치(조사 전에 비하여 약 15% 저하)를 나타냈다. 한편, 더욱 조사를 계속하면 유전율은 서서히 커져서 조사 시간은 약 130초 이내인 것이 바람직했다.
[실시예3]
실시예1에 준해서 실시하여 비유전율이 2.20인 절연막을 형성했다. 그리고 이 막을 30분간 가열했다.
그 결과, 가열온도가 높아짐에 따라서 유전율이 저하했다. 그 결과 를 하기의 표에 나타낸다.
<표>
가열온도 | 가열시간 | 유전율 |
300도 | 30분 | 2.18 |
350도 | 30분 | 2.14 |
400도 | 30분 | 1.89 |
450도 | 30분 | 1.84 |
본 발명은 예를 들면 반도체 소자의 층간 절연막을 형성하기 위한 원료로서, 특히 CVD에 의하여 층간 절연막을 형성하기 위한 원료로서, (c-C5H9)2Si(OCH3)2를 이용하므로 유전율이 작은 Si-O-C-H계의 절연막이 간단하게 형성된다. 특히 탄성율이 5GPa 이상의 막 강도의 절연막이 형성된다. 그리고 그 막이 반도체 소자에 있어서의 층간 절연막으로서 구성되는 경우에 있어서는, 신호처리속도의 향상이 기대된다. 또 CMP에 의해서도 손상이 일어나기 어려워 반도체 소자의 제조 수율이 향상된다.
또, (c-C5H9)2Si(OCH3)2를 이용한 CVD에 의하여 Si-O-C-H계의 막을 형성함에 있어서, 유량이 10∼500sccm(특히 50sccm 이상 200sccm 이하)인 불활성 가스의 버블링에 의하여 (c-C5H9)2Si(OCH3)2를 공급하게 되면, 유전율이 작은 Si-O-C-H계의 절연막을 잘 형성할 수 있다.
본 발명에 있어서, (c-C5H9)2Si(OCH3)2와 불활성 가스의 공급비율(압력비)이 전자/후자 = 1/10 ∼ 1/2(그 중에서도 1/5 이상 1/3 이하)이 바람 직하다고 하는 이유는 다음과 같다. 즉 전자/후자가 1/10보다 작은 경우, 반대로 1/2보다 큰 경우에는, 유전율이 작은 Si-O-C-H계의 절연막이 형성되기 어렵기 때문이다.
또, (c-C5H9)2Si(OCH3)2와 불활성 가스의 합계 공급량(분해실에 있어서의 합계 압력)이 0.1 ∼ 10torr(특히 1torr 이상 5torr 이하)를 바람직하다고 하는 이유는 다음과 같다. 즉 0.1torr보다 적은 경우에는 유전율이 작은 Si-O-C-H계의 절연막이 형성되기 어렵고, 반대로 10torr보다 많은 경우에는 플라즈마가 발생하기 어려워 화합물의 분해가 효율적으로 이루어지지 않기 때문이다.
CVD에 의한 성막에 있어서, 원료화합물의 분해에는 빛, 레이저, 플라즈마, 열 등의 각종 방법이 채용되고 있는 것은 주지의 사실이다. 본 발명에 있어서도 상기 어느 방법도 채용할 수 있다. 그러나 원료화합물로서 (c-C5H9)2Si(OCH3)2를 이용한 본 발명에서는, 플라즈마 수단과 가열수단을 병용하는 것이 바람직한 결과를 나타냈다. 즉 플라즈마 수단만에 의한 분해/퇴적이라든가 가열수단만에 의한 분해/퇴적이라고 하는 과정을 거쳐 완성되는 막보다도, 플라즈마 수단과 가열수단에 의한 분해/퇴적의 과정을 거쳐 완성되는 막 쪽이, 반도체 소자에 있어서의 층간 절연막으로서 우수한 성능을 나타내었다.
본 발명의 플라즈마 CVD에 있어서는, 전극 간 거리가 20 ∼ 250mm( 특히 50mm 이상 120mm 이하)인 평행 평판형 전극을 이용하는 것이 바람직하였다. 특히, 평행 평판형 전극의 일방의 전극이 기판 스테이지를 겸함과 아울러 타방의 전극이 (c-C5H9)2Si(OCH3)2의 분출 샤워를 겸하고 있는 타입이 바람직하였다. 즉 이러한 타입의 CVD를 이용해서 (c-C5H9)2Si(OCH3)2를 분해/퇴적 시킴으로써, Si-O-C-H계의 막을 형성함에 있어서, 기판의 면내(面內) 균일성이 유지되어서 재현성이 좋은 성막이 가능했기 때문이다.
또 플라즈마의 출력은 10∼400W가 바람직하였다. 이것은 출력이 지나치게 큰 경우에는 유기(有機)의 i-C3H7이 막 중에 거의 남지 않고, 출력이 지나치게 작은 경우에는 (i-C3H7)2Si(OCH3)2의 분해가 잘 진행되지 않아 유전율의 작은 막이 형성되기 어렵기 때문이다.
또, 성막 후에 그 막에 대하여 전자파(빛)를 조사하거나 가열 처리 등의 후처리를 하면, 유전율이 한층 더 작게 되었다. 따라서 이러한 처리를 하는 것은 매우 바람직하다.
반도체 분야에 있어서 특히 유용하게 사용된다.
Claims (16)
- 화학기상 성장방법(化學氣相 成長方法)에 의하여 막을 형성하기 위한 재료로서,디씨클로펜틸디메톡시실란(Dicyclopentyldimethoxysilane)[(c-C5H9)2Si(OCH3)2]를 포함하는 것을특징으로 하는 막 형성재료.
- 화학기상 성장방법에 의하여 유전율(誘電率)이 2.2 이하인 절연막(絶緣膜)을 형성하기 위한 재료로서,디씨클로펜틸디메톡시실란[(c-C5H9)2Si(OCH3)2]를 포함하는 것을특징으로 하는 막 형성재료.
- 제1항 또는 제2항에 있어서,탄성율(彈性率)이 5GPa 이상인 막 강도의 절연막을 형성하기 위한 재료인 것을특징으로 하는 막 형성재료.
- 제1항 내지 제3항 중의 어느 한 항에 있어서,Si-O-C-H계의 막을 형성하기 위한 재료인 것을특징으로 하는 막 형성재료.
- 화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,디씨클로펜틸디메톡시실란[(c-C5H9)2Si(OCH3)2]를 공급하는 공급공정과,상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을구비하는 것을 특징으로 하는 막 형성방법.
- 화학기상 성장방법에 의하여 기판 상에 막을 형성하는 방법으로서,디씨클로펜틸디메톡시실란[(c-C5H9)2Si(OCH3)2]를 불활성 가스의 버블링(bubbling)에 의하여 공급하는 공급공정과,상기 공급공정에서 공급된 (c-C5H9)2Si(OCH3)2의 분해에 의한 분해 생성물이 상기 기판 상에 퇴적되는 퇴적공정을구비하는 것을 특징으로 하는 막 형성방법.
- 제6항에 있어서,불활성 가스의 유량이 10 ∼ 500sccm인 것을특징으로 하는 막 형성방법.
- 제6항 또는 제7항에 있어서,(c-C5H9)2Si(OCH3)2와 불활성 가스의 공급비율(압력비)이 전자/후자 = 1/10 ∼ 1/2인 것을특징으로 하는 막 형성방법.
- 제6항 내지 제8항 중의 어느 한 항에 있어서,(c-C5H9)2Si(OCH3)2와 불활성 가스의 합계 공급량(분해실에 있어서의 합계 압력)이 0.1 ∼ 10torr인 것을특징으로 하는 막 형성방법.
- 제5항 내지 제9항의 어느 한 항에 있어서,(c-C5H9)2Si(OCH3)2의 분해/퇴적은 플라즈마 수단과 가열수단의 병용(倂用)에 의하여 이루어지는 것을특징으로 하는 막 형성방법.
- 제5항 내지 제10항 중의 어느 한 항에 있어서,전극 간의 거리가 20 ∼ 250mm인 평행 평판형 전극에 의한 플라즈마 수단이 사용되어서 이루어지는 것을특징으로 하는 막 형성방법.
- 제5항 내지 제11항 중의 어느 한 항에 있어서,평행 평판형 전극의 일방의 전극이 기판 스테이지(基板 stage)를 겸함과 아울러 타방의 전극이 (c-C5H9)2Si(OCH3)2의 분출 샤워(噴出 shower)를 겸하고 있는 플라즈마 수단이 사용되어서 이루어지는 것을특징으로 하는 막 형성방법.
- 제5항 내지 제12항 중의 어느 한 항에 있어서,퇴적공정으로 형성된 막에 전자파를 조사(照射)하는 것을특징으로 하는 막 형성방법.
- 제5항 내지 제13항 중의 어느 한 항에 있어서,퇴적공정으로 형성된 막을 가열하는 것을특징으로 하는 막 형성방법.
- 제13항에 있어서,조사되는 전자파는 자외선으로서, 그 출력 파워가 1 ∼ 10mW/cm2이고, 조사시간이 0.1 ∼ 130sec인 것을특징으로 하는 막 형성방법.
- 제14항에 있어서,가열온도가 300 ∼ 500도이고, 가열시간이 1sec ∼ 1시간인 것을특징으로 하는 막 형성방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2005-00005676 | 2005-01-12 | ||
JP2005005676 | 2005-01-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060082401A true KR20060082401A (ko) | 2006-07-18 |
KR101213035B1 KR101213035B1 (ko) | 2012-12-17 |
Family
ID=36677603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060000700A KR101213035B1 (ko) | 2005-01-12 | 2006-01-03 | 막 형성재료 및 막 형성방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090130326A1 (ko) |
JP (1) | JP5004161B2 (ko) |
KR (1) | KR101213035B1 (ko) |
WO (1) | WO2006075578A1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130575A (ja) * | 2006-11-16 | 2008-06-05 | Tri Chemical Laboratory Inc | 膜形成材料および膜形成方法 |
JP2009277686A (ja) * | 2008-05-12 | 2009-11-26 | Taiyo Nippon Sanso Corp | 絶縁膜の成膜方法および絶縁膜 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000328004A (ja) | 1999-05-21 | 2000-11-28 | Jsr Corp | 膜形成用組成物および絶縁膜形成用材料 |
EP1077479A1 (en) * | 1999-08-17 | 2001-02-21 | Applied Materials, Inc. | Post-deposition treatment to enchance properties of Si-O-C low K film |
JP3419745B2 (ja) | 2000-02-28 | 2003-06-23 | キヤノン販売株式会社 | 半導体装置及びその製造方法 |
US6537733B2 (en) * | 2001-02-23 | 2003-03-25 | Applied Materials, Inc. | Method of depositing low dielectric constant silicon carbide layers |
KR101227664B1 (ko) * | 2002-01-31 | 2013-01-29 | 도소 가부시키가이샤 | 유기실란화합물을 포함하여 구성되는 절연막용 재료, 그 제조방법 및 반도체장치 |
JP2004098570A (ja) | 2002-09-11 | 2004-04-02 | Amt Kenkyusho:Kk | フィルム状積層体およびフレキシブル回路基板 |
JP2004281535A (ja) * | 2003-03-13 | 2004-10-07 | Fujitsu Ltd | 被膜形成材料、絶縁膜の製造方法及び半導体装置 |
US7955650B2 (en) * | 2007-06-07 | 2011-06-07 | Asm Japan K.K. | Method for forming dielectric film using porogen gas |
-
2006
- 2006-01-03 KR KR1020060000700A patent/KR101213035B1/ko active IP Right Grant
- 2006-01-10 JP JP2006552911A patent/JP5004161B2/ja active Active
- 2006-01-10 WO PCT/JP2006/300150 patent/WO2006075578A1/ja active Application Filing
- 2006-01-10 US US11/813,622 patent/US20090130326A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP5004161B2 (ja) | 2012-08-22 |
JPWO2006075578A1 (ja) | 2008-06-12 |
KR101213035B1 (ko) | 2012-12-17 |
WO2006075578A1 (ja) | 2006-07-20 |
US20090130326A1 (en) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9018108B2 (en) | Low shrinkage dielectric films | |
TW202111148A (zh) | 包括介電層之結構、其形成方法及執行形成方法的反應器系統 | |
US6905543B1 (en) | Methods of forming tungsten nucleation layer | |
KR101178743B1 (ko) | 배리어막의 형성 방법, 및 전극막의 형성 방법 | |
US6991959B2 (en) | Method of manufacturing silicon carbide film | |
US6143128A (en) | Apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof | |
JP3881973B2 (ja) | 窒化シリコン膜の成膜方法 | |
KR102503141B1 (ko) | 펄스화된 질화물 캡슐화 | |
CN1906325A (zh) | 用于形成金属层的方法和设备 | |
US6624091B2 (en) | Methods of forming gap fill and layers formed thereby | |
US20100059887A1 (en) | Semiconductor device having insulating film with surface modification layer and method for manufacturing the same | |
CN101107383A (zh) | 改善低k叠层之间粘附性的界面工程 | |
KR20010072415A (ko) | 기질상에 필름을 형성하는 방법 및 장치 | |
US8216642B2 (en) | Method of manufacturing film | |
JP2006270097A (ja) | 膜質の安定な低誘電率膜の形成方法 | |
KR101213035B1 (ko) | 막 형성재료 및 막 형성방법 | |
JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
JP2837087B2 (ja) | 薄膜形成方法 | |
TWI410517B (zh) | Method for forming tantalum nitride film | |
JP4476984B2 (ja) | 半導体装置の作製方法 | |
TWI397952B (zh) | Method for forming tantalum nitride film | |
EP1336668A1 (en) | Method for forming insulation film | |
JP5054890B2 (ja) | 半導体装置の製造方法 | |
JP2006196624A (ja) | 膜形成材料および膜形成方法 | |
KR100719805B1 (ko) | 전이금속을 첨가한 커패시터 전극 증착 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20151203 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170928 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20181128 Year of fee payment: 7 |