JPS6139525A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6139525A
JPS6139525A JP11869385A JP11869385A JPS6139525A JP S6139525 A JPS6139525 A JP S6139525A JP 11869385 A JP11869385 A JP 11869385A JP 11869385 A JP11869385 A JP 11869385A JP S6139525 A JPS6139525 A JP S6139525A
Authority
JP
Japan
Prior art keywords
substrate
gas
depositing
plasma
smooth topography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11869385A
Other languages
English (en)
Other versions
JPH071764B2 (ja
Inventor
アンドリユー ジエイ.パーデス
グレゴリイ シー.スミス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS6139525A publication Critical patent/JPS6139525A/ja
Publication of JPH071764B2 publication Critical patent/JPH071764B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造、更に具体的に云えば、製
造中の誘電体のデボジツションに関する。
半導体装置、特にシリコン集積回路を製造するには、一
般的にプロセス中の装置における非シリコン面上に誘電
体(例えば2酸化シリコン)層のデボジツションを必要
とする。この誘電体層の上に金属、ぼりシリコン等の様
な他の材料をデポジットする場合が多い。普通、誘電体
をデポジット・するのにプラズマ強化化学蒸気着デポジ
ツション(pEcvn )が使われる。
然し、プロセス中の゛装置の平面状でない部分の・上に
誘電体をデポジットしなければならない時、例:えばメ
タライズ部分を覆わなけれ・ばならない時に、問題が起
る。、実際1、矩形の段の上に2酸化シリコンのPII
C!VDを行なうと、デボジツションの地形(topo
grapby )すなわち平面形状は「パン地形」にな
り、2酸化シリコンが段の底で上からのデポジツシ目ン
と影になったデポジツションとを形成する。(第1図の
簡略断面図参照。) ppCjrDの地形が不良である
ととに対する種々の解決策が提案されており、PEGの
再流動(リフロ一工程)を含む。この場合、誘電体は燐
珪酸塩硝子(PSG)が選ばれる。PSGが任意の便利
な方法でデポジットされ、デポジットした層を(プロセ
ス中の装置と共に)約1.000℃に加熱する。これに
よってPSG層が流動し、こうして不良の地形で多・っ
ても、それを滑らかにする。例えば、11J、 Vac
、 Sci。
TeCh、60(1974年)所載f)J、7yl”)
−に:/他の論文を参照されたい。この論文では、P1
3()のりフローイング並びに地形を滑らかにするこの
他の方法が取上げられている。P8()のりフローイン
グに伴う問題は、リフローを起す為の高い温度が、ドー
プしたアルミニウムの様なプロセス中の装置の他の構成
部分に影響を与えることであり、高温でリフローイング
する間、燐がPEGから泳動することが、隣接した材料
中の?−ピング・レベルに影響を与える。燐の含有量が
一層大きいPSGを使えば、リフローイングの温度は下
げられるが、これは、PEGに隣接したメタライズ部分
がある場合、その金属kg食問題を招く。
地形を滑らかにする別の方式は、硝子の回転付着(スピ
ンオンがラス)である。室温で溶解する種々の硝子を利
用することが出来、それをプロセス中の装置に回転付着
し、このガラス層を誘電体として使うことが出来る。回
転付着の後、焼付は工程及び稠密化工程が必要であるが
、稠密化した硝子でも誘電体としての特性は、よくない
地形を滑らかにする別の方式が、128 J。
Rlectrochem、 Sac、 425 (19
81年)所載のアダムス及び力ぎオの論文「プレーナリ
ゼーション・オデ・ホスフォラス・ドープド・シリコン
・ダイオキサイド」に記載されている。この方式は、誘
電体層をデポジツトし、その後表面を滑らかkする工程
が行なわれる点では、最初はPEGのりフローによる方
法と同じである。然し、PSGのWローイングの場合の
様に、誘電体を加熱してリフローさせる代りに、プロセ
ス中の装置にフォトどシストを回転付着させ、滑らかな
面を形成する。フォトレジストの回転付着及び硬化の後
、フォトレジスト及び誘電体をほぼ同じ速度でエッチす
るエッチャントを適用する。こうして、フォトレジスト
も滑らかでない誘電体も残らな(なるに至るまで、事実
上、フォトレジストの滑らかな面が下向きに拡がる。こ
のエツチングはCF、02プラズマによって行なうこと
が出来、PSGのりフローイングで必要とする高温処理
が避けられる。この方法は有効である。けれども、多数
の工程を必要とすることがその実用性の制約になる。
石英のバイアス・スパッタリングが地形の問題に対する
別の解決策になる。15 J、 Vac、Sci。
Tech、 1,105 (1978年)所載のC,テ
ィン他の論文「スタディ拳オデ・プレーナライズV・ス
パッタ・デポジツテツドSin、 Jに記載されている
様に、アルビンRFプラズマ内で石英のスパッタリング
・デポジッションと同時にデポジットした石英のバック
・スパッタリングを行なうことにより、デポジットした
石英の滑らかな地形を導くことが出来る。滑らかさはバ
ック・スパッタリング速度の角度依存性によって得られ
る。第2図を参照されたい。第2図は除去する石英の表
面に対する法線とプラズマからの入射イオン(例えばア
ル♂ン)の方向との間の角度の関数として、バック・ス
パッタリングによる除去速度を示すグラフであるo 4
 J、 Ma、t、 8ci −730(1969年)
所載のM、ノーデズ他の論文参照。石英ターゲット(デ
辿ジツション・スパッタリング)と基板(バックのスパ
ッタリング)の間でRF’エネルギの分は方を変えるこ
とにより、デポジットした石英表面の輪郭を制御するこ
とが出来る。然し、この様なバイアス0スパツタリング
は、デボジツション速度が遅いこと並びにターデッドの
純度を含めて問題がある。石英ターゲットの熱散逸容量
によってデボジツション速度が制限される。
この為、2酸化シリコンの様な誘電体を滑らかな地形で
且つ高純度でデポジットする、簡単な(単一工程の)デ
ポジツション速度の高い方法を利用出来を−いという点
で、問題であった。
この発明の好ましい実施例では、膨面形状を滑らかにす
る為の同時のバック・スパッタリングを達成する為に、
高いRFエネルギ・レベルで、基板に対する2酸化シリ
コンのゾラズマ強化化学蒸着デポンツヨンを行なう方法
と装置を提供する。
デボジツションは、酸化物のデポジツションな一様に行
なう為にシャワーヘッド・ガスを導入する反応器内で行
なわれる。更に基板電極が小さい方の電極であって、(
直接的Kか、或いは即励起回路のブロッキング・コンデ
ンサを介して)約−900&ルトにバイアスされること
により、基板に対するイオン・ボンバーVメントが強く
なり、平面化用のバック・スパッタリング速度が高くな
る。更に、(バイアス・スパッタリングの場合の様に石
英ターゲットの代りに)反応ガスを使うと、バイアス・
スパッタリングの場合よりも、純度が一層高くなり、層
の完全さが一層よくなる。これは、反応ガス(シラン及
び窒素酸化物)が石英のスパッタリング・ターゲットよ
りも一層高い純度のものを入手することができ、スパッ
タリング装置の可動部分並びにじゃま板の上に酸化物が
沈積されたり、欠は落ちたりすることが避けられるため
である。
かくして、2酸化シリコン(又はその他の誘電体)をデ
ポジットする簡単でデージッション速度の高い方法と装
置を提供することが可能となり、前述の従来技術におけ
る問題点が有効に解決される。
実施例 本発明の方法の第1の好ましい実施例を実施するための
装置として第1の好ましい実施例は第3図の簡略断面図
に示すものであって、その全体は11で表わされている
。装置11が真空室13、該室13内に取付けられた上
側電極15、同じく室13内に取付けられていて、該室
から電気的に隔離された下側電極17.電極15の一部
分を形成スるシャワーヘッド・ガス・マニホルド19、
シャワーヘッド19に接続されたガス人口21、可変コ
ンデンサ25を介して電極17に接続されたR7発生器
23を含む。基板27が、誘電体のデポジツションを受
ける為に、電極17上の所定位置に示されている。この
誘電体をこの明細書では、簡単の為に2酸化シリコンと
呼ぶ。電極15.17は円形であって、電極17の直径
は約15crrLであり、電極15はそれより若干大き
い。シャワーヘッド19は直径が15cIILであって
、約400個のガス出口を持っている。電極15.17
の間の垂直距離は約2.5cmであることが好ましいが
、一様性が劣るデ式ジツションで、地形の滑らかさを犠
牲にすれば、この距離を短くしてもよく、或いは距離を
大きくすればその逆になる。
R7発生器23は13.56MHzで500ワットの無
線周波数のエネルギを発生することが出来なければなら
ない(これは電極17及び基板17に換算すると、約3
W/cIrL2のエネルギ密度になる)。
デボジツションを開始する為、シラン(8iH4)及び
窒素酸化物(N20 )を入口21を介して(場合によ
ってはヘリウム又はアル♂ンの様な希釈剤と共に)導入
し、シャワーヘラ19から送出し、式°発生器23によ
ってプラズマ29に励起する。
プラズマ29は、エネルギ密度が高い為に、シラン及び
窒素酸化物からたちまち2酸化シリコンを形成し、この
2酸化シリコンが基板27の上にデポジットされる。こ
のデボジツションは普通の600倍のエネルギ密度でP
ECVDと同じ様に行なわれる。反応ガスを分散する為
にシャワーヘッド19を使うことにより、−不均一なデ
ボジツションが避けられる。室13内に約65ミリトル
の圧力を維持する様な割合で、ボンデ31によって室1
3から約90SCCmの流量でガスが臀送出される。
この圧力は普通のPECVDの圧力の約1/、。であり
、全体の流量は普通のpgcvpより着干少ない。所要
の流量は初期バッチ寸法と共に変わる・が、圧力及びエ
ネルギ密度は変らない。入口21にある弁並びにボンデ
31の前にある弁を用いて、圧力を調節することが出来
るが、これは第3図では省略されて特に示していない。
好ましい反応ガスは窒素酸化物及びシランである。シラ
ンの流量に対する窒素酸化物の比は、反応剤を不活性担
体ガスで希釈しない場合は、約10対1にすべきであり
、アルゴン、ヘリウム−又は別の希釈剤を使う場合は、
5対1にすべきである。反応剤の流れを希釈しなくても
希釈しても。
良好な地形が得られるが、ヘリウムと窒素酸化物とシラ
ンの流量の比を5:5:1にすると、最低エネルギで良
好な平面形状が得られる。こへで云5「良好、な平面形
状」は第4図に示す様なものであり、この図で側壁の勾
配41は約60°又はそれ未満であり、段39の近くの
酸化物のどの領域にも影にならない。
可変キャパシタ25を調節して負荷を同調し、電極15
並びに真空室の側壁に対して約−900Vの直流バイア
ス−レベルが得られるが、良好な地形を得る゛のに−6
00乃至−1000ffルトのバイアスが役立つことが
判った。可変コンデンサ250代りに、−別個のバイア
ス装置を装置11に取入れてもよい。電極17、従って
基板27に対するこの負のバイアスにより、プラズマ内
で発生したイオン(例えばHe+又はN20のイオン分
)が基板27の表面、特にデポジットされた2酸化シリ
コンをボンバードする。このボンバードメントにより、
デポジットした2酸化シリコンから角度依存性を持つバ
ック・スパッタリングによる除去が生じるので、この結
果得られた2酸化シリコンの平面形状には僅かな勾配し
かつかない。第4図は矩形の段39を持つ基板3Tにデ
ポジットした2酸化シリコン層35の簡略断面図である
。このバック・スパッタリングによる除去速度の角度依
存性が第2図に示されており、第2図では、除去する表
面に対する法線と除去を誘起する入射イオンの方向との
間の角度の関数として、バック・スパッタリングによる
除去速度のグラフが示されている。
層35の側壁41(第4図参照)と水平線との間の角度
(或いはこれと同等であるが、側壁41に対する法線と
プラズマ29からのざンバードメント用の入射イオンの
垂直方向との間の角度)は、室13内の状態が変ると変
化するので、状態を調゛節することにより、異なる角度
を選ぶことが出来る。下記の表は、合計の流量を88S
CCmにし、電極15に対する電極17のバイアスを−
600乃至−900ボルトにして、装置11に用いた種
々の状態に於ける側壁410角度を示している。
LOL1′)0    u’)    ()    N
’+    ON’)ト  寸  (℃  ℃  の 
 ト   ℃ロ   OOロ   C)    O()
    0の  coco   の  ω  寸  寸
  寸coco   ■  の  の  の  の  
の上に述べた操作によるデポジツション速度は400乃
至2,0OOA/分であった。
スライス装入(ローディング)及び取外しくアンローデ
ィング)機構と、入力及び出口荷重ロックを真空室13
に設けると共に、圧力を100ミリトルに保つ為に反応
剤の流量及び圧送速度を高めることによってデボジツシ
ョン速度を速くすることにより、上に述べた方法を生産
で実施することが出来る。こういう手段を用いることに
より、約3.00 OA/分のデボジツション速度を容
易に達成し得る筈である。最適ではない研究用の反応器
で2.00 OA/分の速度が実証された。
別の実施例の方法は、デボジツションの間のエッチバッ
ク(パックスバッタ)速度を高める為に塩素又は弗素を
持つ化合物の様なエツチング・ガスを添加することを含
む。これは相対的なデポジツション及びエッチバックの
速度、従って地形を制御する独立の手段になる。
更に別の実施例の方法は、平行板形又は炉管形のプラズ
マ反応器内でバッチ・プロセスとして実施するものであ
る。低周波のRFプラズマ内で利用し得る高いイオン−
ざンバールメント・エネルギが、良好な地形を設定する
のに必要な基板上のエネルギ密度を1表に示すレベルか
ら、一度に10個又は更に多くの基板をバッチ・プロセ
スするのに適合するレベルまで下げることが出来る。表
から判る様に、良好な地形を設定するのに必要なエネル
ギ密度は、ヘリウム希釈剤を使うと共に、デボジツショ
ンの圧力を下げることによって引下げられる。こういう
方法を低周波プラズマと共に使えば、パッチ瘤プロセス
が可能である。
その他の実施例として、バック・スパッタリングによっ
て平面化することが出来る異なる誘電体又は他の材料を
デダジットする為に、異なる反応ガスを使うことが挙げ
られる。例えば、シランをアンモニア又は窒素と共に使
うことにより、Si3N4をデポジットすることが出来
る。同様に、シランを窒素酸化物及びアンモニアと共に
使って、S i 0xNyをデポジットすることが出来
る。
【図面の簡単な説明】
第1図は矩形の段の上に2酸化シリコンを普通のプラズ
マ強化化学蒸気沈積によってデポジットした時の「パン
塊形」を示す簡略断面図、第2図は除去する表面に対す
る法線と入射イオンとの間の角度の関数としてバック・
スパッタリングによる除去速度を示すグラフ、第3図は
2酸化シリコンの様な誘電体を滑らかな地形を持つ様に
デポジットする第1の好ましい実施例の装置の簡略断面
図、第4図は第6図の装置を用いて、矩形の段の上にデ
ポジットした2酸化シリコンの簡略断面図である。

Claims (20)

    【特許請求の範囲】
  1. (1)基板の上に材料を滑らかな地形にデポジツトする
    方法であつて: (a)前記基板の上にガス混合物を流し、該ガスは面の
    上のプラズマ内の反応によつて前記材料を前記面にデポ
    ジツトすることを特徴とすること; (b)前記ガスを前記基板の上のプラズマに励起し、こ
    うして前記材料を前記基板上にデポジツトすること; (c)前記プラズマに供給されるエネルギを定め、こう
    してデポジツトされた材料のバック・スパッタリング速
    度を設定して滑らかな地形を得ること;以上の諸段階を
    含むことを特徴とする前記の方法。
  2. (2)特許請求の範囲第1項に記載した方法に於て、前
    記ガスが希釈ガスを含むものである、基板上に材料を滑
    らかな地形にデポジツトする前記の方法。
  3. (3)特許請求の範囲第1項に記載した方法に於て前記
    材料が2酸化シリコンであり、前記ガスがシラン及び窒
    素酸化物を含んでいる、基板上に材料を滑らかな地形に
    デポジツトする方法。
  4. (4)特許請求の範囲第1項に記載した方法に於て前記
    材料が2酸化シリコンであり、前記ガスがシラン、窒素
    酸化物及び希釈剤を含んでいる、基板上に材料を滑らか
    な地形にデポジツトする方法。
  5. (5)特許請求の範囲第4項に記載した方法に於て前記
    希釈剤がアルゴン及びヘリウムから成る群から選ばれて
    いる、基板上に材料を滑らかな地形にデポジツトする方
    法。
  6. (6)特許請求の範囲第1項に記載した方法に於て前記
    材料が窒化シリコンであり、前記ガスがシランと、アン
    モニア及び窒素から成る群から選ばれたガスとを含んで
    いる、基板上に材料を滑らかな地形にデポジツトする方
    法。
  7. (7)特許請求の範囲第6項に記載した方法に於て前記
    ガスが希釈剤を含んでいる、基板上に材料を滑らかな地
    形にデポジツトする方法。
  8. (8)特許請求の範囲第1項に記載した方法に於て、前
    記材料がオキシ窒化シリコンであり、前記ガスがシラン
    、窒素酸化物及びアンモニアを含んでいる、基板上に材
    料を滑らかな地形にデポジツトする方法。
  9. (9)特許請求の範囲第8項に記載した方法に於て、前
    記ガスが希釈剤を含んでいる、基板上に材料を滑らかな
    地形にデポジツトする方法。
  10. (10)特許請求の範囲第1項に記載した方法に於て、
    前記ガスがエッチャント・ガスを含んでいる、基板上に
    材料を滑らかな地形にデポジツトする方法。
  11. (11)特許請求の範囲第10項に記載した方法に於て
    、前記エッチャント・ガスが塩素化合物である、基板上
    に材料を滑らかな地形にデポジツトする方法。
  12. (12)特許請求の範囲第10項に記載した方法に於て
    、前記エッチャント・ガスが弗素化合物である、基板上
    に材料を滑らかな地形にデポジツトする方法。
  13. (13)特許請求の範囲第1項に記載した方法に於て前
    記プラズマが0.1ワット/平方センチを越えるRFエ
    ネルギ密度で励起される、基板上に材料を滑らかな地形
    にデポジツトする方法。
  14. (14)特許請求の範囲第13項に記載した方法に於て
    、前記ガスの圧力が1,000ミリトル未満である、基
    板上に材料を滑らかな地形にデポジツトする方法。
  15. (15)特許請求の範囲第1項に記載した方法に於て前
    記プラズマが1.0ワット/平方センチを越えるRFエ
    ネルギ密度で励起される、基板上に材料を滑らかな地形
    にデポジツトする方法。
  16. (16)特許請求の範囲第15項に記載した方法に於て
    、前記ガスの圧力が200ミリトル未満である基板上に
    材料を滑らかな地形にデポジツトする方法。
  17. (17)特許請求の範囲第3項に記載した方法に於て、
    前記ガスの圧力が1,000ミリトル未満であり、前記
    プラズマが0.1ワット/平方センチを越えるRFエネ
    ルギ密度で励起され、シランの流量に対する窒素酸化物
    の流量の比が約10である、基板上に材料を滑らかな地
    形にデポジツトする方法。
  18. (18)特許請求の範囲第4項に記載した方法に於て、
    前記ガスの圧力が1,000ミリトル未満であり、前記
    プラズマが0.1ワット/平方センチを越えるRFエネ
    ルギ密度で励起され、シランの流量に対する窒素酸化物
    の流量の比が約5であり、希釈剤の流量に対する窒素酸
    化物の流量の比が約1である、基板上に材料を滑らかな
    地形にデポジツトする方法。
  19. (19)デポジツシヨンの滑らかさを調節自在にして、
    材料を基板の上にデポジツトする方法に於て、ガスの混
    合物を前記基板の上に流し、該ガスは面の上のプラズマ
    内での反応によつて前記材料を前記面にデポジツトする
    ことを特徴としており、前記ガスを前記基板上のプラズ
    マに励起し、こうして前記材料を前記面にデポジツトし
    、前記プラズマに供給されるエネルギを調節して、デポ
    ジツトされる材料のバック・スパッタリング速度を制御
    し、こうしてデポジツトされた材料の滑らかさを調節す
    る工程から成る前記の方法。
  20. (20)室と、前記室内に取付けられていて、10平方
    センチあたり少なくとも1つのガス出口を持つ第1の電
    極−シャワーヘッド・ガス・マニホルド集成体と、前記
    室内に取付けられた第2の電極−基板ホルダ集成体と、
    該第2の集成体を0.1ワット/平方センチより大きい
    エネルギで駆動するRF発生器と、前記室に接続されて
    いて、該室からガスを抽出するポンプと、前記第1の集
    成体の中にガスを噴射する入口とを有し、前記ポンプ及
    び入口は前記室内に1,000ミリトル未満のガス圧力
    を保つ様に調節自在であるプラズマ・デポジツシヨン室
JP60118693A 1984-06-01 1985-05-31 半導体装置の製造方法 Expired - Lifetime JPH071764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61651784A 1984-06-01 1984-06-01
US616517 1990-11-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8109791A Division JPH08298262A (ja) 1984-06-01 1996-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6139525A true JPS6139525A (ja) 1986-02-25
JPH071764B2 JPH071764B2 (ja) 1995-01-11

Family

ID=24469815

Family Applications (2)

Application Number Title Priority Date Filing Date
JP60118693A Expired - Lifetime JPH071764B2 (ja) 1984-06-01 1985-05-31 半導体装置の製造方法
JP8109791A Pending JPH08298262A (ja) 1984-06-01 1996-04-30 半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP8109791A Pending JPH08298262A (ja) 1984-06-01 1996-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (2) JPH071764B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118456U (ja) * 1987-01-27 1988-07-30
JPH02313A (ja) * 1987-10-09 1990-01-05 Sgs Thomson Microelettronica Spa モノリシック集積回路の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211734A (en) * 1981-06-24 1982-12-25 Toshiba Corp Manufacture of semiconductor device
JPS58181865A (ja) * 1982-04-20 1983-10-24 Citizen Watch Co Ltd プラズマcvd装置
JPS59170258A (ja) * 1983-03-18 1984-09-26 Hitachi Ltd 金属膜の形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58166929A (ja) * 1982-03-30 1983-10-03 Fujitsu Ltd 化学的気相成長方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57211734A (en) * 1981-06-24 1982-12-25 Toshiba Corp Manufacture of semiconductor device
JPS58181865A (ja) * 1982-04-20 1983-10-24 Citizen Watch Co Ltd プラズマcvd装置
JPS59170258A (ja) * 1983-03-18 1984-09-26 Hitachi Ltd 金属膜の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63118456U (ja) * 1987-01-27 1988-07-30
JPH02313A (ja) * 1987-10-09 1990-01-05 Sgs Thomson Microelettronica Spa モノリシック集積回路の製造方法

Also Published As

Publication number Publication date
JPH071764B2 (ja) 1995-01-11
JPH08298262A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
US4681653A (en) Planarized dielectric deposited using plasma enhanced chemical vapor deposition
EP0478174B1 (en) Silicon dioxide deposition method
US5643838A (en) Low temperature deposition of silicon oxides for device fabrication
US5366557A (en) Method and apparatus for forming integrated circuit layers
US7205240B2 (en) HDP-CVD multistep gapfill process
US6527910B2 (en) Staggered in-situ deposition and etching of a dielectric layer for HDP-CVD
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
US10861676B2 (en) Metal recess for semiconductor structures
KR20100108398A (ko) 낮은 습윤 에칭률 실리콘 질화물 필름
US7056830B2 (en) Method for plasma etching a dielectric layer
JP2001507081A (ja) 誘導結合プラズマcvd
EP1264329B1 (en) Plasma deposition method and system
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
US5451435A (en) Method for forming dielectric
JP2007165883A (ja) 有機シリコン酸化膜及び多層レジスト構造を形成するための方法
JPH05102107A (ja) 半導体装置の製造方法
JPH07101686B2 (ja) 半導体集積回路の製造方法
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
US7344996B1 (en) Helium-based etch process in deposition-etch-deposition gap fill
JPS6139525A (ja) 半導体装置の製造方法
US10886137B2 (en) Selective nitride removal
JP2001185494A (ja) マグネトロンプラズマ処理装置及びプラズマ処理方法
JPH10125669A (ja) プラズマcvd装置及び酸化膜の成膜方法
TWI847050B (zh) 薄膜層的脈衝電漿沉積
US20240420934A1 (en) In-situ etch and inhibition in plasma enhanced atomic layer deposition