JPS6348839B2 - - Google Patents
Info
- Publication number
- JPS6348839B2 JPS6348839B2 JP3143480A JP3143480A JPS6348839B2 JP S6348839 B2 JPS6348839 B2 JP S6348839B2 JP 3143480 A JP3143480 A JP 3143480A JP 3143480 A JP3143480 A JP 3143480A JP S6348839 B2 JPS6348839 B2 JP S6348839B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial
- film
- epitaxial layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000002109 crystal growth method Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 56
- 230000007547 defect Effects 0.000 description 31
- 239000012535 impurity Substances 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005247 gettering Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 229940003304 dilt Drugs 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000005488 sandblasting Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は減圧シリコンエピタキシヤル成長にお
いてそのエピタキシヤル表面に発生する微小欠陥
を低減する方法に関するものである。
いてそのエピタキシヤル表面に発生する微小欠陥
を低減する方法に関するものである。
Siエピタキシヤル層はIC、LSI用基板として、
さらに超LSI用基板として不可欠のものである。
Siエピタキシヤル層は特にバイポーラデバイス用
として用いられている。このシリコンエピタキシ
ヤル層には例えば積層欠陥、転位、微小欠陥（シ
ヤローピツト）等の結晶欠陥が見られる。これら
の結晶欠陥はデバイスの電気的特性を悪化させる
ことは明らかである。これらの結晶欠陥を低減す
ることがデバイスの歩留り向上に寄与することが
できる。
さらに超LSI用基板として不可欠のものである。
Siエピタキシヤル層は特にバイポーラデバイス用
として用いられている。このシリコンエピタキシ
ヤル層には例えば積層欠陥、転位、微小欠陥（シ
ヤローピツト）等の結晶欠陥が見られる。これら
の結晶欠陥はデバイスの電気的特性を悪化させる
ことは明らかである。これらの結晶欠陥を低減す
ることがデバイスの歩留り向上に寄与することが
できる。
結晶欠陥の低減方法としては種々の方法が提案
されている。現状ではエピタキシヤル層の積層欠
陥はエピタキシヤル成長前のガスエツチングによ
り、又転位に関してはエピタキシヤル成長時の均
一加熱方法等の改善によりそれぞれ欠陥密度が０
〜10ケ／cm2と無視できる程度に改善されている。
されている。現状ではエピタキシヤル層の積層欠
陥はエピタキシヤル成長前のガスエツチングによ
り、又転位に関してはエピタキシヤル成長時の均
一加熱方法等の改善によりそれぞれ欠陥密度が０
〜10ケ／cm2と無視できる程度に改善されている。
現在問題となつているのはエピタキシヤル層表
面に見られる微小欠陥である。微小欠陥はバイポ
ーラに限らずMOSデバイスにおいても、さらに
超LSIになればこの問題はもつと深刻となる。こ
の微小欠陥の密度は従来無処理ウエハを用いた場
合エピタキシヤル表面層には106〜107ケ／cm2見ら
れデバイスの電気特性、例えば耐圧低下と強い相
関がある。
面に見られる微小欠陥である。微小欠陥はバイポ
ーラに限らずMOSデバイスにおいても、さらに
超LSIになればこの問題はもつと深刻となる。こ
の微小欠陥の密度は従来無処理ウエハを用いた場
合エピタキシヤル表面層には106〜107ケ／cm2見ら
れデバイスの電気特性、例えば耐圧低下と強い相
関がある。
この微小欠陥が発生する原因としてはNa汚染、
拡散速度の大きい重金属汚染によるものであろう
と推定されている。これらの汚染はエピタキシヤ
ル前処理による表面汚染によるものか、成長時に
ガスコントローラ系あるいは反応室壁から取り込
まれるかは今のところ明らかでない。現在は基板
やエピタキシヤル層内の重金属を種々の方法でゲ
ツタリング微小欠陥を減らす努力がなされてい
る。重金属のゲツタリング（吸収）方法としては
例えば基板裏面に１）サンドブラストによる機械
的歪層の形成、２）イオン注入による歪層の形
成、３）レーザによる歪層の形成、４）高濃度不
純物の拡散、５）リンガラス、ボロンガラス層の
形成、６）SiO2、ポリシリコン膜の付着、７）
Si3N4膜の付着、等の数多くの方法が提案されて
いる。減圧法ではその原料ガスはCIを含むSiCl4、
SiH2Cl2が用いられる。SiH4ガスの場合は反応室
内壁に付着し易く、量産性の点で問題がある。
CIを含む場合は反応室内壁に付着しにくい。又
基板の均一加熱、量産性、結晶欠陥（スリツプ転
位、マウンド）の低減等の点からシリンダ型装置
が一般に有利とされ用いられつつある。
拡散速度の大きい重金属汚染によるものであろう
と推定されている。これらの汚染はエピタキシヤ
ル前処理による表面汚染によるものか、成長時に
ガスコントローラ系あるいは反応室壁から取り込
まれるかは今のところ明らかでない。現在は基板
やエピタキシヤル層内の重金属を種々の方法でゲ
ツタリング微小欠陥を減らす努力がなされてい
る。重金属のゲツタリング（吸収）方法としては
例えば基板裏面に１）サンドブラストによる機械
的歪層の形成、２）イオン注入による歪層の形
成、３）レーザによる歪層の形成、４）高濃度不
純物の拡散、５）リンガラス、ボロンガラス層の
形成、６）SiO2、ポリシリコン膜の付着、７）
Si3N4膜の付着、等の数多くの方法が提案されて
いる。減圧法ではその原料ガスはCIを含むSiCl4、
SiH2Cl2が用いられる。SiH4ガスの場合は反応室
内壁に付着し易く、量産性の点で問題がある。
CIを含む場合は反応室内壁に付着しにくい。又
基板の均一加熱、量産性、結晶欠陥（スリツプ転
位、マウンド）の低減等の点からシリンダ型装置
が一般に有利とされ用いられつつある。
しかし基板裏面の機械歪層が成長前のガスエツ
チングで除去されること、さらに成長中でも原料
ガスであるSiH2Cl2から生成されたHCl、SiCl4で
も除去され、上記の現象は減圧のためさらに助長
される。シリンダ型では外部の赤外ランプで基板
表面から熱せられるためか、裏面の機械的歪層が
アニールされ易いこと等のため前述の１）、２）、
３）は減圧エピタキシヤル法には適さない。又
２）、３）は多数の基板を同時に処理できないた
め量産性に向いていない。４）、５）は基板裏面
に導入した不純物がエピタキシヤル成長中にエピ
タキシヤル層に再分配されエピタキシヤル層の不
純物分布を乱す。６）エピタキシヤル成長前のガ
スエツチングで除去され易く、その後の酸プロセ
スで除去されゲツタリング効果が低下する。７）
はある必要以上の膜厚を必要とする。その膜厚は
2000〜4000Å必要としこのとき基板のそりが大き
くなり写真蝕刻工程上問題となる。
チングで除去されること、さらに成長中でも原料
ガスであるSiH2Cl2から生成されたHCl、SiCl4で
も除去され、上記の現象は減圧のためさらに助長
される。シリンダ型では外部の赤外ランプで基板
表面から熱せられるためか、裏面の機械的歪層が
アニールされ易いこと等のため前述の１）、２）、
３）は減圧エピタキシヤル法には適さない。又
２）、３）は多数の基板を同時に処理できないた
め量産性に向いていない。４）、５）は基板裏面
に導入した不純物がエピタキシヤル成長中にエピ
タキシヤル層に再分配されエピタキシヤル層の不
純物分布を乱す。６）エピタキシヤル成長前のガ
スエツチングで除去され易く、その後の酸プロセ
スで除去されゲツタリング効果が低下する。７）
はある必要以上の膜厚を必要とする。その膜厚は
2000〜4000Å必要としこのとき基板のそりが大き
くなり写真蝕刻工程上問題となる。
７）のSi3N4膜の付着に関する提案には例えば
ジヤーナル、オブ、エレクトロケミカルソサイテ
イ、123巻、No.４ 1976年４月号P565〜P570（J.
Electrochem.Soc.Vol.123No.４、P565〜P570、
April、1976）があり、これによると基板裏面に
Si3N4膜を4000Å付着しN2＋O2中で1000〜1100℃
で１〜２時間熱処理を行いさらに湿式酸化（1050
℃、35min〜1Hr）により、基板表面又はエピタ
キシヤル層表面の欠陥（OSF、Saucer pit）を低
減したとある。しかしこの列ではSi3N4膜厚が
4000Åと厚い。膜が厚いと、Si3N4膜の応力のた
めにシリコン基板周辺からの転位発生、基板のそ
り等が起り実用上問題がある。他の例としては(i)
特開昭53―104162「半導体ウエーハにエピタキシ
ヤル層を形成する方法」、これはSi基板裏面に
Si3N4膜（1500Å）を付着しエピタキシヤル成長
時のそりを防止し転位の発生を防止するもので、
微小欠陥の低減には効果はない。(ii)特開昭53―
35375「加熱方法」これはその請求範囲によれば、
基板裏面に不純物ドープ又は絶縁被膜を形成し加
熱時のそりを防止することを主目的としている。
不純物ドープだけでは減圧エピタキシヤルの場合
特にエピタキシヤル層に再分配され不純物分布を
乱すし、絶縁被膜だけではエピ表面の微小欠陥を
低減するにはその効果は小さい。又この特開昭53
―35375の実施例では基板裏面に高濃度拡散層を
形成しさらに絶縁被膜を被着するとあるが、この
場合は高濃度拡散層の形成は高温処理で拡散する
こと、基板表面に不純物が回り込まないように表
面を被覆する工程、あるいは基板表裏面に不純物
を拡散した後に表側の不純物拡散層を除去する工
程等を必要とし、プロセスが複雑となり、その結
果製作されたデバイスの信頼性や価格等に好まし
くない問題が生じる。また高濃度不純物拡散層に
被覆するSi3N4膜が、エピタキシヤル成長時に高
濃度不純物拡散層からエピタキシヤル層に不純物
が再拡散するのを防止するマスク効果を有するた
めの膜厚はエピタキシヤル成長時間と温度に依存
するため一概に決められないが、少なくとも1500
Å以上は必要である。しかし膜厚をあまり厚くす
ると基板にそりが生じ後の製造工程に支障をきた
す。また高濃度に不純物を拡散すると、微小欠陥
を低減するに充分な酸化積層欠陥密度が得られる
以前に、転位が発生しエピタキシヤル層に悪影響
を及ぼす。(iii)特開昭54―2657「半導体装置の製造
方法」はSi基板の裏面の面積を増大させるため写
真製版技術により凹凸を形成しさらにこの上に
Si3N4膜を形成してSi基板主面の結晶欠陥を低減
させるというものである。これは凹凸の形成によ
り歪層を形成するものではなく、Si3N4膜の形成
によりSi基板に生じた歪を利用して欠陥を除くも
のである。したがつてここで用いるSi3N4膜とし
ては膜厚が2000〜4000Åと厚いものである必要が
あり、この場合も基板のそりが問題となつてく
る。多結晶シリコン膜を使用した場合には、この
多結晶シリコン膜は、(1)エピタキシヤル成長の前
処理工程のガスエツチング工程でエツチングされ
てしまう、(2)エピタキシヤル成長工程でもとれて
しまう、(3)酸工程等でもとれてしまう等の性質が
あるため欠陥の除去効果はその場限りであり、
種々の製造工程で発生する欠陥を充分に除去でき
ない欠点がある。
ジヤーナル、オブ、エレクトロケミカルソサイテ
イ、123巻、No.４ 1976年４月号P565〜P570（J.
Electrochem.Soc.Vol.123No.４、P565〜P570、
April、1976）があり、これによると基板裏面に
Si3N4膜を4000Å付着しN2＋O2中で1000〜1100℃
で１〜２時間熱処理を行いさらに湿式酸化（1050
℃、35min〜1Hr）により、基板表面又はエピタ
キシヤル層表面の欠陥（OSF、Saucer pit）を低
減したとある。しかしこの列ではSi3N4膜厚が
4000Åと厚い。膜が厚いと、Si3N4膜の応力のた
めにシリコン基板周辺からの転位発生、基板のそ
り等が起り実用上問題がある。他の例としては(i)
特開昭53―104162「半導体ウエーハにエピタキシ
ヤル層を形成する方法」、これはSi基板裏面に
Si3N4膜（1500Å）を付着しエピタキシヤル成長
時のそりを防止し転位の発生を防止するもので、
微小欠陥の低減には効果はない。(ii)特開昭53―
35375「加熱方法」これはその請求範囲によれば、
基板裏面に不純物ドープ又は絶縁被膜を形成し加
熱時のそりを防止することを主目的としている。
不純物ドープだけでは減圧エピタキシヤルの場合
特にエピタキシヤル層に再分配され不純物分布を
乱すし、絶縁被膜だけではエピ表面の微小欠陥を
低減するにはその効果は小さい。又この特開昭53
―35375の実施例では基板裏面に高濃度拡散層を
形成しさらに絶縁被膜を被着するとあるが、この
場合は高濃度拡散層の形成は高温処理で拡散する
こと、基板表面に不純物が回り込まないように表
面を被覆する工程、あるいは基板表裏面に不純物
を拡散した後に表側の不純物拡散層を除去する工
程等を必要とし、プロセスが複雑となり、その結
果製作されたデバイスの信頼性や価格等に好まし
くない問題が生じる。また高濃度不純物拡散層に
被覆するSi3N4膜が、エピタキシヤル成長時に高
濃度不純物拡散層からエピタキシヤル層に不純物
が再拡散するのを防止するマスク効果を有するた
めの膜厚はエピタキシヤル成長時間と温度に依存
するため一概に決められないが、少なくとも1500
Å以上は必要である。しかし膜厚をあまり厚くす
ると基板にそりが生じ後の製造工程に支障をきた
す。また高濃度に不純物を拡散すると、微小欠陥
を低減するに充分な酸化積層欠陥密度が得られる
以前に、転位が発生しエピタキシヤル層に悪影響
を及ぼす。(iii)特開昭54―2657「半導体装置の製造
方法」はSi基板の裏面の面積を増大させるため写
真製版技術により凹凸を形成しさらにこの上に
Si3N4膜を形成してSi基板主面の結晶欠陥を低減
させるというものである。これは凹凸の形成によ
り歪層を形成するものではなく、Si3N4膜の形成
によりSi基板に生じた歪を利用して欠陥を除くも
のである。したがつてここで用いるSi3N4膜とし
ては膜厚が2000〜4000Åと厚いものである必要が
あり、この場合も基板のそりが問題となつてく
る。多結晶シリコン膜を使用した場合には、この
多結晶シリコン膜は、(1)エピタキシヤル成長の前
処理工程のガスエツチング工程でエツチングされ
てしまう、(2)エピタキシヤル成長工程でもとれて
しまう、(3)酸工程等でもとれてしまう等の性質が
あるため欠陥の除去効果はその場限りであり、
種々の製造工程で発生する欠陥を充分に除去でき
ない欠点がある。
以上のように従来技術ではそのSi3N4膜だけで
はその膜厚を2000〜4000Åを必要としこのとき基
板のそりが問題となる。又サンドブラストによる
機械歪層だけでは成長中に歪層が除去されゲツタ
リング効果は低下する。高温度拡散は成長層の不
純物分布を乱す。高濃度拡散及び絶縁膜の被着は
プロセス上複雑となる。基板がそつてしまう等の
欠点がある。
はその膜厚を2000〜4000Åを必要としこのとき基
板のそりが問題となる。又サンドブラストによる
機械歪層だけでは成長中に歪層が除去されゲツタ
リング効果は低下する。高温度拡散は成長層の不
純物分布を乱す。高濃度拡散及び絶縁膜の被着は
プロセス上複雑となる。基板がそつてしまう等の
欠点がある。
本発明の目的は以上のような従来の欠点を除去
せしめて、エピタキシヤル層の微小欠陥を簡単な
プロセスで大巾に低減すると共に「そり」も無く
す新規な結晶成長方法を提供するものである。
せしめて、エピタキシヤル層の微小欠陥を簡単な
プロセスで大巾に低減すると共に「そり」も無く
す新規な結晶成長方法を提供するものである。
本発明の方法は減圧エピタキシヤル法により基
板にエピタキシヤル層を形成する際に、エピタキ
シヤル層の成長に先だつて基板裏面に、歪層を設
け、さらにこの歪層を覆うようにしてSi3N4膜を
設けた点に特徴がある。そして、この歪層の歪の
大きさは、基板が湿式酸化されたときにできる酸
化積層欠陥の密度が105ケ／cm2以上となる程度の
大きさが必要でありまたSi3N4膜はその膜厚が
1500Å以下であることが必要である。
板にエピタキシヤル層を形成する際に、エピタキ
シヤル層の成長に先だつて基板裏面に、歪層を設
け、さらにこの歪層を覆うようにしてSi3N4膜を
設けた点に特徴がある。そして、この歪層の歪の
大きさは、基板が湿式酸化されたときにできる酸
化積層欠陥の密度が105ケ／cm2以上となる程度の
大きさが必要でありまたSi3N4膜はその膜厚が
1500Å以下であることが必要である。
本発明について実施例に基づいて詳説する。
実施例 １
Siの基板裏面の歪量とエピタキシヤル欠陥密度
との関係について述べる。
との関係について述べる。
基板裏面の歪量は通常その基板を酸化（スチー
ム酸化〜1140℃1Hr）とジルトルエツチングによ
り裏面のOSF（酸化による積層欠陥）密度により
評価される。本実施例では第１図Ａに示したよう
にサンドブラストにより裏面に歪２を設けたSi基
板１を用いている。裏面歪量の分つている図ロツ
トのそのOSF密度が103ケ／cm2から105ケ／cm2の範
囲の基板を選び第１図Ｂに示した如くその裏面に
Si3N4膜３をCVD法により成長温度750〜770℃で
約1000Å付着する。この基板はP-形、方位
（111）3″φ、10〜20Ωcmである。
ム酸化〜1140℃1Hr）とジルトルエツチングによ
り裏面のOSF（酸化による積層欠陥）密度により
評価される。本実施例では第１図Ａに示したよう
にサンドブラストにより裏面に歪２を設けたSi基
板１を用いている。裏面歪量の分つている図ロツ
トのそのOSF密度が103ケ／cm2から105ケ／cm2の範
囲の基板を選び第１図Ｂに示した如くその裏面に
Si3N4膜３をCVD法により成長温度750〜770℃で
約1000Å付着する。この基板はP-形、方位
（111）3″φ、10〜20Ωcmである。
エピタキシヤル層の成長条件はSiH2Cl2濃度が
SiH2Cl2：H2＝500c.c.：100／min、1080℃、
80TORRとし10分間成長すると第１図Ｃに示した如
くSiエピタキシヤル層４がSi基板１上に形成され
る。そのエピタキシヤル層の膜厚は約3.0μmとな
る。このあとエピタキシヤル層の表面欠陥を見る
ためにスチーム酸化（1140℃、1Hr）行い、酸化
膜を除去してジルトルエツチ（30sec）を行いノ
マルスキー金属顕微鏡でエピタキシヤル欠陥をウ
エハ内10点を選び測定する。この結果を第２図に
エピタキシヤル成長前の基板裏面のOSF密度と
エピタキシヤル層の欠陥密度の関係として示し
た。
SiH2Cl2：H2＝500c.c.：100／min、1080℃、
80TORRとし10分間成長すると第１図Ｃに示した如
くSiエピタキシヤル層４がSi基板１上に形成され
る。そのエピタキシヤル層の膜厚は約3.0μmとな
る。このあとエピタキシヤル層の表面欠陥を見る
ためにスチーム酸化（1140℃、1Hr）行い、酸化
膜を除去してジルトルエツチ（30sec）を行いノ
マルスキー金属顕微鏡でエピタキシヤル欠陥をウ
エハ内10点を選び測定する。この結果を第２図に
エピタキシヤル成長前の基板裏面のOSF密度と
エピタキシヤル層の欠陥密度の関係として示し
た。
第２図から明らかなように基板の裏面OSF密
度は〜105ケ／cm2以上必要であることが分る。
度は〜105ケ／cm2以上必要であることが分る。
実施例 ２
SiH2Cl2（ジクロルシランガス）を用いた減圧
エピタキシヤル成長について述べる。基板裏面の
OSF密度が１×105ケ／cm2の3″φ、P-、方位
（111）のSi基板を用意する。Si3N4膜はCVD法に
よりその成長温度750℃〜770℃で基板裏面に成長
され、その膜厚は０、100、500、1000、2000、
3000Åとする。エピタキシヤル層の成長条件は
SiH2Cl2の濃度SiH2Cl2：H2＝500c.c.：100／
min、1080℃、80TORRとし10分間成長するとその
シリコンエピタキシヤル層の膜厚は約3μmとな
る。このあとエピタキシヤル層の表面欠陥を見る
ためにスチーム酸化（1140℃1Hr）行い、その後
酸化膜を除去してジルトルエツチ（〜30sec）を
行いノマルスキー金属顕鏡でエピタキシヤル層の
欠陥をウエハ内の10点を選び測定する。エピタキ
シヤル後のSi3N4膜をもつ基板はその欠陥密度の
測定のために熱リン酸でSi3N4膜を除去してジル
トルエツチを行つた。
エピタキシヤル成長について述べる。基板裏面の
OSF密度が１×105ケ／cm2の3″φ、P-、方位
（111）のSi基板を用意する。Si3N4膜はCVD法に
よりその成長温度750℃〜770℃で基板裏面に成長
され、その膜厚は０、100、500、1000、2000、
3000Åとする。エピタキシヤル層の成長条件は
SiH2Cl2の濃度SiH2Cl2：H2＝500c.c.：100／
min、1080℃、80TORRとし10分間成長するとその
シリコンエピタキシヤル層の膜厚は約3μmとな
る。このあとエピタキシヤル層の表面欠陥を見る
ためにスチーム酸化（1140℃1Hr）行い、その後
酸化膜を除去してジルトルエツチ（〜30sec）を
行いノマルスキー金属顕鏡でエピタキシヤル層の
欠陥をウエハ内の10点を選び測定する。エピタキ
シヤル後のSi3N4膜をもつ基板はその欠陥密度の
測定のために熱リン酸でSi3N4膜を除去してジル
トルエツチを行つた。
このときのエピタキシヤル層表面の欠陥密度と
基板裏面の欠陥密度の関係を第３図に曲線イで示
す。
基板裏面の欠陥密度の関係を第３図に曲線イで示
す。
第３図からも明らかなように裏面の歪に加えて
薄いSi3N4膜でそのゲツタリング効果は明らかで
エピタキシヤル層の欠陥密度を〜106ケ／cm2から
〜102ケ／cm2と４桁の低減化ができる。
薄いSi3N4膜でそのゲツタリング効果は明らかで
エピタキシヤル層の欠陥密度を〜106ケ／cm2から
〜102ケ／cm2と４桁の低減化ができる。
Si3N4膜が1000Å以下のエピタキシヤル表面に
は周辺からのスリツプ転位もほとんど見られず、
基板のそりも問題となるほどではない。又薄い
Si3N4膜の有利な点はエピタキシヤル層の酸化―
ジルドルエツチ工程後にSi3N4膜がほとんど除去
され基板裏面の歪だけを残すという好ましい結果
となつた。Si3N4膜が2000Å以上のものはスリツ
プ転位の発生とそりが見られ問題となることが分
つた。
は周辺からのスリツプ転位もほとんど見られず、
基板のそりも問題となるほどではない。又薄い
Si3N4膜の有利な点はエピタキシヤル層の酸化―
ジルドルエツチ工程後にSi3N4膜がほとんど除去
され基板裏面の歪だけを残すという好ましい結果
となつた。Si3N4膜が2000Å以上のものはスリツ
プ転位の発生とそりが見られ問題となることが分
つた。
実施例２のエピタキシヤル層の酸化―ジルトル
エツチ工程後、基板のそりを静電容量によりオリ
エンテーシヨンフラツトに平行方向及び直角方向
に調べた結果を第３図に曲線ハで示す。基板のそ
りはエピ後のフオトレジスト工程で高密度パター
ンを全面にわたり加工する場合に問題となる。
3″φ基板の場合には現在のところ最小で０が望ま
しいが約10μm以内であれば一応問題はない。第
３図の横軸はSi3N4膜の膜厚であり、縦軸は基板
のそりを表わす。図からも明らかなようにSi3N4
膜厚が1500Å以上では10μm以上のそりがあり、
Si3N4膜厚が3000Åではそのそりは20μmにもな
り問題となることが分る。
エツチ工程後、基板のそりを静電容量によりオリ
エンテーシヨンフラツトに平行方向及び直角方向
に調べた結果を第３図に曲線ハで示す。基板のそ
りはエピ後のフオトレジスト工程で高密度パター
ンを全面にわたり加工する場合に問題となる。
3″φ基板の場合には現在のところ最小で０が望ま
しいが約10μm以内であれば一応問題はない。第
３図の横軸はSi3N4膜の膜厚であり、縦軸は基板
のそりを表わす。図からも明らかなようにSi3N4
膜厚が1500Å以上では10μm以上のそりがあり、
Si3N4膜厚が3000Åではそのそりは20μmにもな
り問題となることが分る。
実施例 ３
次にClを含まないSiH4（10％）ガスを用いたシ
リンダ型減圧エピタキシヤル成長について述べ
る。基板裏面のOSF密度、Si3N4膜の成長方法、
とその膜厚は実施例―２とほぼ同じである。
SiH4エピタキシヤルの成長条件はSiH4：H2＝
1l：100／min、1050℃、80TORRとし30分成長す
るとそのシリコンエピタキシヤル層の膜厚は約
2μmであつた。このあとのエピ表面欠陥を測定す
るには実施例２と同じスチーム酸化→酸化膜除去
→ジルトルエツチ→金属顕微鏡観察プロセスを経
て行われる。第３図にSiH4ガスを用いた減圧エ
ピの表面欠陥密度と裏面欠陥密度の結果を曲線ロ
で示す。
リンダ型減圧エピタキシヤル成長について述べ
る。基板裏面のOSF密度、Si3N4膜の成長方法、
とその膜厚は実施例―２とほぼ同じである。
SiH4エピタキシヤルの成長条件はSiH4：H2＝
1l：100／min、1050℃、80TORRとし30分成長す
るとそのシリコンエピタキシヤル層の膜厚は約
2μmであつた。このあとのエピ表面欠陥を測定す
るには実施例２と同じスチーム酸化→酸化膜除去
→ジルトルエツチ→金属顕微鏡観察プロセスを経
て行われる。第３図にSiH4ガスを用いた減圧エ
ピの表面欠陥密度と裏面欠陥密度の結果を曲線ロ
で示す。
図からも明らかなように、SiH4ガスを用いて
も実施例２の場合と同様エピタキシヤル層の微小
欠陥密度の低減化が可能である。すなわち本発明
は減圧エピタキシヤル法であればどのような系を
用いても効果がある。
も実施例２の場合と同様エピタキシヤル層の微小
欠陥密度の低減化が可能である。すなわち本発明
は減圧エピタキシヤル法であればどのような系を
用いても効果がある。
以上説明したように本発明によれば、Siエピタ
キシヤル層の微小欠陥密度の低減化にその効果は
著しく、またSi基板のそりも防げるので本発明デ
バイスの歩留向上、信頼性の向上、原価の低減等
にも大いに貢献する。
キシヤル層の微小欠陥密度の低減化にその効果は
著しく、またSi基板のそりも防げるので本発明デ
バイスの歩留向上、信頼性の向上、原価の低減等
にも大いに貢献する。
第１図は本発明の一実施例の概略図、第２図は
エピタキシヤル層の微小欠陥密度と基板裏面の
OSF密度の関係を示す図、第３図はSi3N4膜の膜
厚と基板の反り及びエピタキシヤル層の微小欠陥
密度との関係を示す図、 １はSi基板、２は基板裏面に形成した歪層、３
はSi3N4膜、４はSiエピタキシヤル層を示す。
エピタキシヤル層の微小欠陥密度と基板裏面の
OSF密度の関係を示す図、第３図はSi3N4膜の膜
厚と基板の反り及びエピタキシヤル層の微小欠陥
密度との関係を示す図、 １はSi基板、２は基板裏面に形成した歪層、３
はSi3N4膜、４はSiエピタキシヤル層を示す。
Claims (1)
- １ 減圧エピタキシヤル法によりシリコン基板上
にシリコンのエピタキシヤル層を形成する方法に
おいて、エピタキシヤル層の成長に先だつて基板
裏面に、当該基板を湿式酸化することによつて形
成される酸化積層欠陥密度（OSF密度）が105
ケ／cm2以上となるような歪層が形成され、さらに
この歪層を覆うようにして膜厚が1500A以下のシ
リコン窒化膜が形成されていることを特徴とする
結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143480A JPS56129698A (en) | 1980-03-11 | 1980-03-11 | Crystal growing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3143480A JPS56129698A (en) | 1980-03-11 | 1980-03-11 | Crystal growing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56129698A JPS56129698A (en) | 1981-10-09 |
| JPS6348839B2 true JPS6348839B2 (ja) | 1988-09-30 |
Family
ID=12331121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3143480A Granted JPS56129698A (en) | 1980-03-11 | 1980-03-11 | Crystal growing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56129698A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116820A (ja) * | 1989-09-29 | 1991-05-17 | Shin Etsu Handotai Co Ltd | ミスフィット転位制御方法 |
| US5913130A (en) * | 1996-06-12 | 1999-06-15 | Harris Corporation | Method for fabricating a power device |
-
1980
- 1980-03-11 JP JP3143480A patent/JPS56129698A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56129698A (en) | 1981-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561171A (en) | Process of gettering semiconductor devices | |
| US5834363A (en) | Method of manufacturing semiconductor wafer, semiconductor wafer manufactured by the same, semiconductor epitaxial wafer, and method of manufacturing the semiconductor epitaxial wafer | |
| Wong et al. | The poly‐single crystalline silicon interface | |
| KR100396609B1 (ko) | 반도체기판의처리방법 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| US5882990A (en) | Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication | |
| JPH0648686B2 (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| US6040211A (en) | Semiconductors having defect denuded zones | |
| JP3298467B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH09283529A (ja) | 半導体基板の製造方法およびその検査方法 | |
| US5817174A (en) | Semiconductor substrate and method of treating semiconductor substrate | |
| JPS6348839B2 (ja) | ||
| JP4035886B2 (ja) | シリコンエピタキシャルウェーハとその製造方法 | |
| US5702973A (en) | Method for forming epitaxial semiconductor wafer for CMOS integrated circuits | |
| TW442872B (en) | Method for planarization of semiconductor device | |
| JPH02313A (ja) | モノリシック集積回路の製造方法 | |
| KR100827038B1 (ko) | 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법 | |
| JPH1174276A (ja) | エピタキシャルシリコン半導体基板とその製造方法 | |
| CN112514036A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| JPH07221034A (ja) | 半導体装置の製造方法 | |
| KR100390909B1 (ko) | 반도체소자의 게더링 방법 | |
| JPS60148127A (ja) | 半導体基板の製造方法 | |
| JPH08162461A (ja) | 半導体基板の熱処理方法 | |
| KR19990005904A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| JPH0878427A (ja) | 半導体基板及びその製造方法 |