JPH02278318A - 1チップマイクロコンピュータ - Google Patents

1チップマイクロコンピュータ

Info

Publication number
JPH02278318A
JPH02278318A JP1100410A JP10041089A JPH02278318A JP H02278318 A JPH02278318 A JP H02278318A JP 1100410 A JP1100410 A JP 1100410A JP 10041089 A JP10041089 A JP 10041089A JP H02278318 A JPH02278318 A JP H02278318A
Authority
JP
Japan
Prior art keywords
clock
low
voltage
signal
low voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100410A
Other languages
English (en)
Inventor
Norihiko Ishizaki
徳彦 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1100410A priority Critical patent/JPH02278318A/ja
Publication of JPH02278318A publication Critical patent/JPH02278318A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ・・ブマイクd9ピーータに関する。
〔従来の技術〕
従来の技術としては、例えば、特開昭54−14692
6号公報記載の1チツプマイクロンピユータがある。
従来の1チツプマイクロンピユータは、電源電圧に依存
して最大動作周波数が変化するため、低電源電圧時には
通常電源電圧動作時に保証できる動作周波数よりも低い
動作周波数を保証していた。
そのため、動作電源電圧範囲が、通常電源電圧から低電
源電圧にまたがっている場合には、低電源電圧時に保証
されている低い動作周波数で動作させる必要があった。
また最近では、低電源電圧時でも発振周波数を変えずに
、動作を保証するためにマイクロコンピュータ内部でク
ロックを分周した低周波数のクロックに切替えて動作周
波数を下げる方法や、周波数の異なる複数のクロックを
電圧に応じて切換える方法が知られている。
〔発明が解決しようとする課題〕
上述した従来の1チップマイクロンビュータは、低電源
電圧時に大幅に処理能力が低下するという欠点があった
〔課題を解決するための手段〕
本発明の1チツプマイクロンピユータは、電源電圧が低
電圧であることを検出するための低電圧検出回路と、低
電圧動作中であることを示す低電圧検出フラグと、低電
圧時に最も動作周波数が低下する回路を制御する信号線
を用いてクロックを一時的にマスクするクロック変調回
路とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例を示すブロック図である
第1図に示す1チツプマイクロンピユータは、(A)電
源電圧112を監視し、低電圧であれば検出信号113
を出力する低電圧検出回路111、 (3)クロック104を発生する発振器103、(C)
クロックマスク許可信号109がアクティブな期間だけ
、基本となるクロック104をマスクして、クロック1
07を生成するクロックマスクユニット105、 <[1)検出信号113を、クロック107に同期して
ラッチしフラグ120を出力するフリップフロップであ
る、低電圧検出フラグ108、(E)低電源電圧時に、
最も動作周波数が低下する回路を制御する制御信号11
0を圧力するCPUl01.、 (F)制御信号110がアクティブになると、クロック
107に同期して1クロツクまたは数クロックの幅を有
するパルス信号121を出力するエツジ検出回路106
、 (G)フラグ120とパルス信号121との論理積をと
り、前記クロックマスク許可信号109を前記クロック
マスクユニット105に向けて送出するANDゲート1
22、 ()1)クロック104とクロック107とにもとづい
て動作する周辺回路ユニット102、とを含んで構成さ
れる。
第2図(a)、(b)は第1図に示す1チツプマイクロ
ンピユータの動作を説明するためのタイムチャートであ
る。
第2図(a)は、通常電源電圧である場合を示す。
低電圧検出回路111は、検出信号113をアクティブ
にしないため、フラグ120はインアクティブなままで
ある。
この時、CPUl0Iが低電源電圧時に、最も動作周波
数が低下する回路を制御する制御信号110をアクティ
ブにしても、クロックマスク許可信号109はインアク
ティブのままである。
そのため、低電圧検出回路111は、発振器103が発
生したクロック〕04をマスクせず、そのままクロック
107としてCPUl0Iおよび周辺回路ユニット10
2に供給する。
したがって、1チツプマイクロンピユータは、高速動作
する。
第2図(b)は、低電源電圧である場合を示す。
低電圧検出回路111は、検出信号113をアクティブ
にし、クロック107に同期してフラグ120をアクテ
ィブにする。
この時、CPUl0Iが制御信号110をアクティブに
すると、エツジ検出回路106が発生するパルス信号1
21の期間中、クロックマスク許可信号109がアクテ
ィブになる。
そのため、クロックマスクユニット105は、発振器1
03が発生するクロック104をクロックマスク許可信
号109がアクティブな期間だけマスクしてクロック1
07を生成し、CPULOlおよび周辺回路ユニット1
02に供給する。
したがって、1チツプマイクロンピユータは、最も動作
周波数を低下する回路が動作する場合だけ、動作速度を
下げて誤動作を防止し、それ以外の期間は高速で動作す
る。
なお、周辺回路ユニット102にクロック102の他に
、直接クロック104を供給しているのは、タイマのよ
うにクロック分マスクすると、誤動作を生じる回路が周
辺回路ユニット102に含まれているためである。
第3図は本発明の第2の実施例を示すブロック図である
低電圧検出フラグ215は、低電圧検出回路111の出
力する検出信号113により、タロツク107に同期し
てセット、リセットされるフリップフロップで、低電圧
検出信号216をCPUl01に供給する。
低電圧検出フラグ208は、低電圧検出回B111の出
力する検出信号113によりセットされ、かつCPLI
IOLの発生する制御信号214によりセット、リセッ
トするフリップフロップで、bる。
低電圧検出信号216は、クロック107に同期してア
クティブになる。
CPUl01は、低電圧検出フラグ208をセット、リ
セットするため、制御信号214を発生する。
クロックマスク許可信号109は、低電圧検出フラグ2
08がセットされている状態で、エツジ検出回路106
からパルスが発生している期間中アクティブになる。
通常電圧時は、低電圧検出フラグ215,208がリセ
ットされた状態なので、クロックマスク許可信号10っ
はインアクティブなままであり、1チツプマイクロンピ
ユータは高速動作する。
CPtJlolは、制御信号214を介して低電圧検出
フラグ208をセットできるので、通常動作電圧時でも
、低電圧時と同様の動作に切換えることができる。
電源電圧112が低下すると、低電圧検出フラグ215
,208がともにセットされる。
この状態で、制御信号110がアクティブになると、ク
ロックマスク許可信号が一時的にアクティブになり、ク
ロック104を一時的にマスクしたクロック107がC
PU 101および周辺回路ユニット102に供給され
る。
低電圧検出フラグ215がセットされると、低電圧検出
信号216がアクティブになるので、CPUl0Iは低
電圧時に対応する環境設定やデータのセーブ、または低
電圧時と通常動作電圧時との実行時間の違いに対応する
ためのタイミング設定などを、すみやかに実行すること
ができる。
電源電圧112が、低電圧から通常動作電圧に復・帰す
ると、低電圧検出フラグ215がリセットされ、低電圧
検出信号216がインアクティブになる。
この時、低電圧検出フラグ208は、リセットされない
ので、低電圧時の動作速度で動作が継続する。
CPLIIOIは、低電圧検出信号216により通常動
作電圧に復帰したことと検知し、これに適−た環境設定
を実行し、低電圧検出フラグ208をリセットして通常
動作電圧時の動作に復帰する。この場合のタイムチャー
トを第4図に示す。
以上、説明したように、本発明の1チツプマイクロンピ
ユータは、動作速度をCPUが管理できるので、低電圧
時の命令実行時間と通常動作電圧時の命令実行時間との
違いをソフトウェアで調整することが可能とため、電源
電圧が頻繁に変動する場合や、すぐに低電圧に変化する
ことが予想される場合には有効である。
〔発明の効果〕
本発明の1チツプマイクロンピユータは、電源電圧を広
範囲に設定して、しかも効率の高いシステム構成ができ
、特にAC電源、乾電池、蓄電池等の複数の異なった電
源を切換えて使用する場合のように、それぞれの電源に
より電源電圧が異なる場合や、乾電池のように時間経過
とともに電源電圧が低下してしまう場合などに有効であ
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図、第2
図(a)、(b)は第1図に示す1ナツプマイクロンピ
ユータの動作を説明するためのタイムチャート、第3図
は本発明の第2の実施例を示すブロック図、第4図は第
3図に示す1チツプマイクロンピユータの動作を説明す
るためのタイムチャートである。 101・・・・・・CPU、102・・・・・・周辺回
路ユニ・ント、103・・・・・・発振器、105・・
・・・・クロ・ンクマスクユニット、106・・・・・
・エツジ検出回路、108・・・・・・低電圧検出フラ
グ、111・・・・・・低電圧検出回路、122・・・
・・・ANDゲート。 代理人 弁理士  内 原  晋 (,2) 第

Claims (1)

    【特許請求の範囲】
  1. 電源電圧が低電圧であることを検出するための低電圧検
    出回路と、低電圧動作中であることを示す低電圧検出フ
    ラグと、低電圧時に最も動作周波数が低下する回路を制
    御する信号線を用いてクロックを一時的にマスクするク
    ロック変調回路とを含むことを特徴とする1チップマイ
    クロコンピュータ。
JP1100410A 1989-04-19 1989-04-19 1チップマイクロコンピュータ Pending JPH02278318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100410A JPH02278318A (ja) 1989-04-19 1989-04-19 1チップマイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100410A JPH02278318A (ja) 1989-04-19 1989-04-19 1チップマイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH02278318A true JPH02278318A (ja) 1990-11-14

Family

ID=14273213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100410A Pending JPH02278318A (ja) 1989-04-19 1989-04-19 1チップマイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH02278318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071349A (ja) * 2006-09-12 2008-03-27 Samsung Electronics Co Ltd クロック信号発生方法及び装置、それを利用したクロック周波数制御方法及び装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071349A (ja) * 2006-09-12 2008-03-27 Samsung Electronics Co Ltd クロック信号発生方法及び装置、それを利用したクロック周波数制御方法及び装置
US8806260B2 (en) 2006-09-12 2014-08-12 Samsung Electronics Co., Ltd. Method and apparatus for generating a clock signal and for controlling a clock frequency using the same

Similar Documents

Publication Publication Date Title
US7100062B2 (en) Power management controller and method
JP2770760B2 (ja) 電力分散マルチプロセッサ
JP2008135065A (ja) データ処理システム内の種々のクロック源間を切り替える装置およびその方法
US5675282A (en) Circuit with sleep mode having counter
JPH04278612A (ja) プロセッサ用クロック信号の制御方法及び情報処理システム
JPH11184554A (ja) クロック制御タイプ情報処理装置
JPH08181609A (ja) クロック周波数を瞬時に変える機能を備えたpllシステム・クロック
JPH02278318A (ja) 1チップマイクロコンピュータ
JPH0594226A (ja) クロツク切替え方式
JPS61228725A (ja) 集積回路装置
JPH0224712A (ja) データ処理回路
JPH04171516A (ja) リセット回路
JP2684813B2 (ja) マイクロコンピュータ
JPS61123916A (ja) マイクロコンピユ−タ
KR100278272B1 (ko) 전력제어시스템
JP2835224B2 (ja) クロック切り替え制御装置
JPH0682310B2 (ja) 演算装置の動作周波数切り換え制御回路
JPH06138975A (ja) 半導体装置
JPH07129278A (ja) マルチプロセッサシステムのリセット制御回路
JPH02272640A (ja) タスク切り替え方式
JP2006189996A (ja) 半導体装置
JPS6333806B2 (ja)
JPS62214419A (ja) 演算制御装置
JPH025133A (ja) 動作速度可変形コンピュータシステム
JPS59189426A (ja) クロツク供給制御方式