JP2006189996A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006189996A
JP2006189996A JP2005000075A JP2005000075A JP2006189996A JP 2006189996 A JP2006189996 A JP 2006189996A JP 2005000075 A JP2005000075 A JP 2005000075A JP 2005000075 A JP2005000075 A JP 2005000075A JP 2006189996 A JP2006189996 A JP 2006189996A
Authority
JP
Japan
Prior art keywords
unit
power consumption
power
warning signal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005000075A
Other languages
English (en)
Other versions
JP4463115B2 (ja
Inventor
Daisuke Kumamoto
大介 隈本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005000075A priority Critical patent/JP4463115B2/ja
Publication of JP2006189996A publication Critical patent/JP2006189996A/ja
Application granted granted Critical
Publication of JP4463115B2 publication Critical patent/JP4463115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】 クロック周波数の急激な上昇に伴う動作電圧の低下による誤動作を防止できる半導体装置を提供する。
【解決手段】 判定部10は、動作クロックの周波数領域を判定し、「低周波数領域」から「高周波数領域」に変化した場合に、警告信号をCPU部6へ出力する。制御部30は、判定部10から警告信号を受けて、演算部28におけるプログラムカウンタのカウントアップを停止させる一方、警告信号を受けている間も、所定の動作指令を周辺機能回路8へ与える。そして、判定部10は、レギュレータ12が出力電圧を安定させるのに十分な期間が経過した後に、警告指令の出力を終了する。そして、制御部30は、警告信号の終了に応じて、演算部28におけるプログラムカウンタのカウントアップを再開させる。すると、演算部28が命令の実行を再開する。
【選択図】 図1

Description

この発明は、レギュレータを含む半導体装置に関し、特に消費電力の増加に伴う動作電圧の低下による誤動作を回避する半導体装置に関するものである。
半導体装置は、動作クロックのタイミングに基づいて演算を実行する。そのため、動作クロック周波数を切換えることで、その演算速度および消費電力を可変にできる。そこで、さまざまな用途に用いられる半導体装置では、状況に応じた演算速度および消費電力が得られるように、動作クロック周波数の切換え機能を備えている。
また、同様の目的で、動作電圧の切換え機能を備えている半導体装置もある。このような半導体装置においては、外部から受けた電源を所定の電圧に変換して供給するレギュレータが動作電圧の切換え機能を有している。たとえば、特許文献1には、低電圧・低消費電力モードと高電圧・高速動作モードという2つのモードに対応できるレギュレータが開示されている。
さらに、半導体装置が正常に処理を実行するためには、動作電圧が所定の範囲内でなければならない。特に、動作電圧が低下すると、半導体装置は誤動作する。そこで、外部電源の電圧変動による半導体装置の誤動作を回避するための技術が開発されている。
特許文献2には、半導体装置と接続される外部回路に状態変化が生じても、半導体装置の内部回路の参照電圧に対する影響を防止できる回路構成が開示されている。
特許文献3には、外部電源の電圧を検出し、所定の電圧値以下となると、クロック周波数を低下させて安定動作保証範囲を拡大し、誤動作を回避する半導体装置が開示されている。
ところで、半導体装置は、予め定められたクロックサイクル毎の入力値とその入力値に対する出力値とを記述したテストパターンを用いて検査が行われる。このテストパターンにおいては、テスト用の命令を自由に記述することができる。
特開平10−150152号公報 特開平07−22584号公報 特開昭61−138356号公報
上述のような動作クロック周波数の切換え機能を備える半導体装置においては、分周比を変更することにより周波数の切換えを実現する場合が多いため、周波数は、2,4,8倍のような段階的な切換えとなる。そのため、動作クロック周波数が急激に上昇するのに伴い、半導体装置内における消費電力が急激に増加する。
一方、レギュレータは、消費電力の変動にかかわらず、所定の動作電圧を維持しようとするが、消費電力の増加速度がレギュレータの応答速度より早ければ、一時的に供給電力不足となり動作電圧が低下する。そのため、動作クロック周波数が切換えられた場合に、半導体装置が誤動作するといった問題があった。
特許文献1に開示されているレギュレータは、2つのモードに対応できるように動作電圧を切換えるものであり、クロック周波数の急激な上昇に伴う動作電圧の低下に対応できなかった。
また、特許文献2および3に開示されている半導体装置は、外部から供給される電源の電圧低下による誤動作の回避を目的とするものであり、半導体装置内の消費電力の増加に伴う電圧低下による誤動作を回避することはできなかった。
さらに、半導体装置の検査において、実際のプログラムでは実行されないようなテスト用の命令が記述されたテストパターンを用いた場合には、動作クロック周波数が急激に上昇し、良品であるにもかかわらず、不良品と判断されてしまうという問題もあった。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、クロック周波数の急激な上昇に伴う動作電圧の低下による誤動作を回避できる半導体装置を提供することである。
この発明によれば、外部から受けた動作クロックに基づいて動作するCPU部と、CPU部から指令を受けて動作する周辺機能回路と、動作クロックの周波数を判定する判定部と、外部から電力を受け、所定の動作電圧に変換してCPU部および周辺機能回路へ供給するレギュレータとを備える半導体装置である。判定部は、動作クロックの周波数が急激に上昇すると、レギュレータが供給電圧を安定させる所定の期間だけ警告信号をCPU部へ出力し続ける。CPU部は、警告信号を受けるとプログラムの実行を中断し、警告信号が終了すると中断したプログラムの実行を再開する。
この発明によれば、判定部は、動作クロックの急激な上昇を検出すると、それに伴う消費電力の急激な増加による動作電圧の低下を予測し、CPU部にプログラムの実行を中断させる。そして、判定部は、レギュレータが供給電圧を安定させる所定期間の経過後に、CPU部にプログラムの実行を再開させる。そのため、動作電圧が低下しても、プログラムが実行されないので誤動作することはない。よって、クロック周波数の急激な上昇に伴う動作電圧の低下による誤動作を回避する半導体装置を実現できる。
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
[実施の形態1]
図1は、この発明の実施の形態1に従う半導体装置100の概略構成図である。
図1を参照して、半導体装置100は、水晶発振子またはファンクションジェネレータなどで構成される発振器2から所定の周波数をもつパルス信号を受ける。また、半導体装置100は、外部電源から電力を受ける。そして、半導体装置100は、クロック生成部4と、CPU部6と、周辺機能回路8と、判定部10と、レギュレータ12とからなる。
クロック生成部4は、外部の発振器2から受けたパルス信号を所定の周波数の動作クロックに変換して判定部10およびCPU部6へ出力する。そして、クロック生成部4は、CPU部6からモード切換指令を受けて、動作クロックの周波数を変更する。なお、モード切換指令を発振器2へ与え、クロック生成部4へ出力するパルス信号の周波数を変更する構成としてもよい。
判定部10は、クロック生成部4から動作クロックを受け、動作クロックの周波数が「高周波数領域」、「中間周波数領域」および「低周波数領域」のいずれの領域であるかを検出する。なお、「高周波数領域」、「中間周波数領域」および「低周波数領域」は、半導体装置の設計仕様に応じて決定される。そして、判定部10は、動作クロックが「低周波数領域」から「高周波数領域」に変化すると、その後所定の期間だけ警告信号をCPU部6へ出力し続ける。なお、「高周波数領域」、「中間周波数領域」および「低周波数領域」の3つの領域に限られることなく、より細かく領域を分けて検出する構成としてもよい。
また、判定部10は、たとえば、動作クロックをキャパシタに蓄積し、キャパシタの電圧値を検出する構成で実現できる。すなわち、動作クロックの周波数が低ければ、相対的に放電量が多くなるため、キャパシタの電圧が低下し、動作クロックの周波数が高ければ、相対的に蓄電量が多くなるため、キャパシタの電圧が上昇する。よって、キャパシタの電圧を所定のしきい値と比較することにより、動作クロックの周波数を検出できる。
CPU部6は、クロック生成部4から動作クロックを受け、その動作クロックに応じた速度でプログラムを実行する。そして、CPU部6は、演算部28と、制御部30とからなる。
演算部28は、制御部30からの制御指令に基づいて命令を実行する。そして、演算部28は、プログラムカウンタレジスタ(PC)32を備える。
プログラムカウンタレジスタ32は、演算部28において実行される命令を指定するためのプログラムカウンタを格納する。プログラムカウンタは、命令の実行に伴い、カウントアップされる。
制御部30は、プログラムに従って、命令指令を演算部28へ与え、動作指令を周辺機能回路8へ与える。また、制御部30は、プログラムに従って、モード切換指令をクロック生成部4へ与える。なお、制御部30は、クロック生成部4から受けた動作クロックのタイミングに基づいて処理を行う。
さらに、制御部30は、判定部10から警告信号を受けている期間中において、演算部28におけるプログラムカウンタのカウントアップを停止させる。そして、制御部30は、判定部10からの警告信号が終了すると、演算部28におけるプログラムカウンタのカウントアップを再開させる。また、制御部30は、判定部10から警告信号を受けている期間中において、所定の動作指令を周辺機能回路8へ与える。
周辺機能回路8は、制御部30から与えられる動作指令に応じて動作する。
レギュレータ12は、外部電源から受けた電力を所定の電圧に変換して、電源ラインを介して、CPU部6および周辺機能回路8へ供給する。
制御部30は、動作クロックに基づいて処理を行うので、動作クロックの周波数が上昇すると、プログラムカウンタの更新周期が短くなり、演算部28が実行する単位時間あたいの命令数が多くなる。そのため、CPU部6において消費される電力が増加する。
また、制御部30が動作指令を周辺機能回路8へ与える周期も同様に短くなる。そのため、周辺機能回路8において消費される電力も増加する。
一方、レギュレータ12は、消費電力の大きさにかかわらず、供給電圧を動作電圧に維持しようとする。すなわち、レギュレータ12は、供給電圧と動作電圧との電圧差を検出し、その電圧差に応じてスイッチング素子のオンタイミングを調整するようなフィードバックループを構成する。そのため、レギュレータ12は、急激に消費電力が増加して供給電圧が低下すると、その電圧低下を検出して所定の動作電圧に回復させるように動作するが、フィードバックループの応答時間や回路の時定数などにより、動作遅れが生じる。また、フィードバックループによっては、オーバーシュートなども生じる。よって、消費電力の急激な増加によって電圧低下が生じると、再度電圧が安定するまで時間を要する。このように、レギュレータ12が、電圧を回復させるまでに要する期間を「回復期間」と称す。
レギュレータ12と接続されている電源ライン上の電圧が、動作保証最低電圧を下回ると、CPU部6を構成する制御部30および演算部28が誤動作する。
そこで、電圧低下が生じることが予想される場合には、CPU部6におけるプログラムの実行を中断し、レギュレータ12の供給電圧が安定するまで待つことにより、誤動作を回避する。
図2は、半導体装置100の各部における時間的な動作を示す図である。
図2を参照して、クロック生成部4がモード切換指令を受けた場合、または、発振器2が外部から指令を受けた場合には、クロック生成部4から制御部30へ与えられる動作クロック周波数が急激に上昇する。なお、動作クロック周波数の急激な上昇は、低速モードから高速モードへ移行する場合や、休止モードから動作モードへ移行する場合などに生じる。
判定部10は、動作クロックのエッジ(立ち上がりのタイミング)において、動作クロックの周波数領域がいずれであるのかを判定する(現周波数領域)。そして、判定部10は、1周期前に判定した周波数領域(前周波数領域)を記憶しており、前周波数領域が「低周波数領域」であり、かつ、現周波数領域が「高周波数領域」である場合に、警告信号をCPU部6へ出力する。さらに、判定部10は、レギュレータ12が供給電圧を安定させるのに十分な期間、すなわち回復期間以上の期間、警告信号の出力を継続する。なお、周波数領域をより細かく分けて検出するように構成し、2以上にわたり領域が変化した場合に警告信号を出力するようにしてもよい。また、現周波数領域が、前周波数領域と異なる場合に警告信号を出力するようにしてもよい。
制御部30は、判定部10から警告信号を受けて、演算部28におけるプログラムカウンタのカウントアップを停止させる。そのため、演算部28は命令を実行しないので、消費電力が抑制される。一方、制御部30は、判定部10から警告信号を受けている間も、周辺機能回路8に対して所定の動作指令を与えるので、周辺機能回路8の消費電力は、動作クロックの周波数に応じて増加する。よって、電源ライン上の電圧、すなわちレギュレータ12の供給電圧は、瞬間的に低下する。そして、回復期間の経過後、レギュレータ12は、電圧ライン上の電圧を所定の動作電圧まで回復させる。
判定部10は、レギュレータ12が供給電圧を安定させるのに十分な期間が経過した後に、警告信号の出力を終了する。そして、制御部30は、警告信号の終了に応じて、演算部28におけるプログラムカウンタのカウントアップを再開させる。すると、演算部28が命令の実行を再開するので、演算部28の消費電力が増加する。
しかし、演算部28の消費電力のみが増加するので、演算部28および周辺機能回路8の消費電力が同時に増加する場合と比較して、その増加量は少なくなる。よって、従来に比較して、電源ライン上の電圧低下を抑制できる。そのため、演算部28が命令の実行を再開した場合に、電源ライン上の電圧低下による誤動作を回避できる。
実施の形態1によれば、動作クロック周波数が急激に上昇すると、演算部における命令の実行が中断され、周辺機能回路の動作が継続する。そのため、周辺機能回路の消費電力の増加により電源ライン上の電圧が低下しても、演算部が誤動作することはない。さらに、演算部が命令の実行を再開し、消費電力が増加しても、周辺機能回路の消費電力はすでに増加しているため、全体的な消費電力の変動を抑制できる。そのため、演算部の再開タイミングにおける電源ライン上の電圧低下量を少なくできる。よって、動作クロック周波数の急激な上昇による誤動作を回避する半導体装置を実現できる。
また、実施の形態1によれば、実際のプログラムでは実行されないようなテスト用の命令が記述されたテストパターンを用いた場合でも、誤動作を回避できるため、良品であるにもかかわらず、不良品と判断されてしまうことを回避でき、歩留まりを向上できる。さらに、テストパターンの記述内容に対する制限がなくなるため、テストパターンの作成に要する手間と時間を短縮できる。
[実施の形態2]
上述の実施の形態1においては、演算部におけるプログラムカウンタのカウントアップを停止させて、プログラムの実行を中断させる場合について説明した。
一方、実施の形態2においては、演算部において所定の無効命令を実行させる場合について説明する。
実施の形態2に従う半導体装置の構成は、図1に示す半導体装置100と同様である。そして、実施の形態2においては、制御部30および演算部28の動作だけが実施の形態1に従う半導体装置100と異なるので以下に説明する。
制御部30は、判定部10から警告信号を受けると、無効モード移行指令を演算部28へ与える。そして、制御部30は、判定部10からの警告信号が終了すると、通常モード移行指令を演算部28へ与える。また、制御部30は、判定部10から警告信号を受けている期間中において、所定の動作指令を周辺機能回路8へ与える。
演算部28は、制御部30から無効モード移行指令を受けると、プログラムカウンタのカウントアップを停止し、何らの出力もしない無効命令を実行する。これは、命令デコーダの出力を無効とするノーオペレーションと類似した処理である。そして、演算部28は、制御部30から通常モード移行指令を受けると、停止したプログラムカウンタのカウントアップを再開し、通常の命令を実行する。
演算部28が、無効モードに移行している場合には、無効命令を実行するので、演算部28の消費電力は、動作クロックの周波数に応じて増加する。そのため、演算部28が、通常の命令を再開するタイミングにおいて、全体的な消費電力の増加量をより抑制できる。
実施の形態2によれば、動作クロック周波数が急激に上昇すると、演算部における命令の実行が中断され、代わりに何らの出力もされない無効命令が実行される。そのため、演算部が通常命令の実行を中断している期間も消費電力が存在するので、演算部が通常命令の実行を再開する際の消費電力の変動を抑制できる。よって、動作クロック周波数の急激な上昇による誤動作を回避する半導体装置を実現できる。
[実施の形態3]
図3は、実施の形態3に従う半導体装置200の概略構成図である。
図3を参照して、半導体装置200は、図1に示す半導体装置100において、電力消費部22をさらに設けたものである。
電力消費部22は、電源ラインを介してレギュレータ12と接続され、判定部20から警告信号を受けて、レギュレータ12から供給される電力を消費する。そして、電力消費部22は、クロック生成部4から動作クロックを受け、動作クロック周波数に比例した電力を消費する。
また、電力消費部22は、たとえば、抵抗とキャパシタとを直列に接続した構成で実現できる。キャパシタのインピーダンスは、周波数に逆比例するので、動作クロック周波数に比例して全体のインピーダンスが低下し、消費電力が増加する。
制御部30は、判定部10から警告信号を受けると、自己の処理を中断する。そのため、制御部30が処理を中断している場合には、演算部28および周辺機能回路8における処理も中断される。そして、制御部30は、判定部10からの警告信号が終了すると、自己の処理を再開する。
図4は、半導体装置200の各部における時間的な動作を示す図である。
図4を参照して、図2と同様に、クロック生成部4がモード切換指令を受けた場合、または、発振器2が外部から指令を受けた場合には、クロック生成部4から制御部30へ与えられる動作クロック周波数が急激に上昇する。
判定部10は、前周波数領域が「低周波数領域」であり、かつ、現周波数領域が「高周波数領域」である場合に、警告信号をCPU部6へ出力する。そして、判定部10は、レギュレータ12が供給電圧を安定させるのに十分な期間、すなわち回復期間以上の期間、警告信号の出力を継続する。
制御部30は、判定部10から警告信号を受けて、自己の処理を停止する。そのため、演算部28および周辺機能回路8は処理を実行しないので、電力を消費しない。
一方、電力消費部22は、判定部10から警告信号を受けて、動作クロック周波数に比例した電力を消費する。
ところで、CPU部6および周辺機能回路8は、動作クロックのタイミングに基づいて処理を実行するので、動作クロックの周波数に比例した電力を消費するとみなすことができる。すなわち、電力消費部22は、CPU部6および周辺機能回路8の代わりに、その消費電力に相当する電力を消費する。
よって、電源ライン上の電圧は、CPU部6および周辺機能回路8の消費電力が増加する場合と同様に、瞬間的に低下する。そして、回復期間の経過後、電圧ライン上の電圧は規定電圧まで回復する。
そして、判定部10が警告信号の出力を終了すると、制御部30は、自己の処理を再開し、電力消費部22は、電力の消費を終了する。すると、制御部30が自己の処理を再開するので、演算部28および周辺機能回路8も処理を再開する。そのため、CPU部6および周辺機能回路8の消費電力が増加する。
しかし、その直前まで、電力消費部22が、CPU部6および周辺機能回路8における消費電力に相当する電力を消費しているので、全体的な消費電力の変動量はわずかである。
そのため、制御部30が自己の処理を再開するタイミングにおいて、電源ライン上の電圧低下は生じず、CPU部6の誤動作を回避できる。
実施の形態3によれば、動作クロック周波数が急激に上昇すると、演算部が自己の処理を停止し、代わりに電力消費部がCPU部および周辺機能回路における消費電力に相当する電力を消費する。そのため、電源ライン上の電圧が低下しても、CPU部および周辺機能回路が誤動作することはない。さらに、CPU部および周辺機能回路が処理を再開し消費電力が増加すると、電力消費部は電力の消費を終了する。そのため、CPU部および周辺機能回路が処理を再開する際において、レギュレータに対する消費電力の変動量を抑制でき、電源ライン上の電圧低下は生じない。よって、動作クロック周波数の上昇による誤動作を回避する半導体装置を実現できる。
[実施の形態4]
図5は、実施の形態4に従う半導体装置300の概略構成図である。
図5を参照して、半導体装置300は、図3に示す半導体装置200において、電力消費部22に代えて、電力消費部22.1,22.2,22.3を設けたものである。
電力消費部22.1,22.2,22.3は、それぞれ電源ラインを介してレギュレータ12と接続され、判定部20から警告信号を受けると互いに異なる時間の経過後に、レギュレータ12から供給される電力を消費する。すなわち、判定部20からの警告信号を受けると、時間の経過とともに、電力消費部22.1,22.2,22.3の順で電力の消費を開始する。また、電力消費部22.1,22.2,22.3は、それぞれクロック生成部4から動作クロックを受け、動作クロックの周波数と比例した電力を消費する。
図6は、半導体装置300の各部における時間的な動作を示す図である。
図6を参照して、図2と同様に、クロック生成部4がモード切換指令を受けた場合、または、発振器2が外部からの指令を受けた場合には、クロック生成部4から制御部30へ与えられる動作クロック周波数が急激に上昇する。
判定部10は、前周波数領域が「低周波数領域」であり、かつ、現周波数領域が「高周波数領域」である場合に、警告信号をCPU部6へ出力する。そして、判定部10は、レギュレータ12が供給電圧を安定させるのに十分な期間、すなわち回復期間以上の期間、警告信号の出力を継続する。
制御部30は、判定部10から警告信号を受けて、自己の処理を停止する。そのため、演算部28および周辺機能回路8は、処理を実行しないので、電力は消費されない。
一方、電力消費部22.1は、判定部10から警告信号を受けて、動作クロック周波数に比例した電力を消費する。また、電力消費部22.2は、判定部10から警告信号を受けてから遅延時間Td後に、動作クロック周波数に比例した電力の消費を開始する。さらに、電力消費部22.3は、判定部10から警告信号を受けてから遅延時間2Td後に、動作クロック周波数に比例した電力の消費を開始する。
このように、電力消費部22.1,22.2,22.3は、一定の時間間隔をもって電力の消費を開始するので、急激に消費電力が増加することを緩和できる。そのため、電源ライン上の電圧の低下量を抑制でき、また、電圧が所定の動作電圧へ回復するのに要する回復期間も短縮される。
そして、判定部10が警告信号の出力を終了すると、制御部30は、自己の処理を再開し、電力消費部22.1,22.2,22.3は、電力の消費を終了する。すると、制御部30が自己の処理を再開するので、演算部28および周辺機能回路8も処理を再開する。そのため、CPU部6および周辺機能回路8の消費電力が増加する。
しかし、その直前まで、電力消費部22.1,22.2,22.3が、CPU部6および周辺機能回路8における消費電力に相当する電力を消費しているので、全体的な消費電力の増加量はわずかである。
そのため、制御部30が自己の処理を再開するタイミングにおいて、電源ライン上の電圧低下は生じず、CPU部6の誤動作を回避できる。
なお、上述の実施の形態4においては、3つの電力消費部から構成される場合について説明したが、特に電力消費部の構成数について制限されるものではなく、さらに、段階的ではなく連続的に消費電力を増加させる電力消費部を用いてもよい。
実施の形態4によれば、実施の形態3における効果に加えて、電力消費部における消費電力の急激な変動を緩和できるので、電源ライン上の電圧低下を抑制できる。そのため、電源ライン上の電圧が回復するまでの回復期間を短縮できる。よって、CPU部および周辺機能回路部を停止する期間を短縮でき、停止による処理遅れの影響を少なくできる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明の実施の形態1に従う半導体装置の概略構成図である。 半導体装置の各部における時間的な動作を示す図である。 実施の形態3に従う半導体装置の概略構成図である。 半導体装置の各部における時間的な動作を示す図である。 実施の形態4に従う半導体装置の概略構成図である。 半導体装置の各部における時間的な動作を示す図である。
符号の説明
2 発振器、4 クロック生成部、6 CPU部、8 周辺機能回路、10 判定部、12 レギュレータ、20 判定部、22 電力消費部、28 演算部、30 制御部、32 プログラムカウンタレジスタ、100,200,300 半導体装置、Td 遅延時間。

Claims (5)

  1. 外部から受けた動作クロックに基づいて動作するCPU部と、
    前記CPU部から指令を受けて動作する周辺機能回路と、
    前記動作クロックの周波数を判定する判定部と、
    外部から電力を受け、所定の動作電圧に変換してCPU部および周辺機能回路へ供給するレギュレータとを備え、
    前記判定部は、前記動作クロックの周波数が急激に上昇すると、前記レギュレータが供給電圧を安定させる所定の期間だけ警告信号を前記CPU部へ出力し続け、
    前記CPU部は、前記警告信号を受けるとプログラムの実行を中断し、前記警告信号が終了すると中断した前記プログラムの実行を再開する、半導体装置。
  2. 前記CPU部は、前記プログラムの実行を中断している期間において、前記プログラムに代えて無効命令を実行し、前記プログラムの実行を再開する際の消費電力の変動を抑制する、請求項1に記載の半導体装置。
  3. 前記CPU部が前記プログラムの実行を中断している期間において、前記CPU部の代わりに電力を消費し、前記CPU部が前記プログラムの実行を再開する際の消費電力の変動を抑制する電力消費部をさらに備える、請求項1に記載の半導体装置。
  4. 前記電力消費部は、前記動作クロックの周波数に比例した電力を消費する、請求項3に記載の半導体装置。
  5. 前記電力消費部は、消費電力の増加率を所定の範囲内に制限し、前記電力消費部が電力の消費を開始する際の消費電力の変動を抑制する、請求項3または4に記載の半導体装置。
JP2005000075A 2005-01-04 2005-01-04 半導体装置 Expired - Fee Related JP4463115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005000075A JP4463115B2 (ja) 2005-01-04 2005-01-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005000075A JP4463115B2 (ja) 2005-01-04 2005-01-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2006189996A true JP2006189996A (ja) 2006-07-20
JP4463115B2 JP4463115B2 (ja) 2010-05-12

Family

ID=36797151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005000075A Expired - Fee Related JP4463115B2 (ja) 2005-01-04 2005-01-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4463115B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152197B2 (ja) * 2007-12-19 2013-02-27 富士通株式会社 電源制御方法及び装置
JP2017058911A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102161821B1 (ko) 2014-08-26 2020-10-06 삼성전자주식회사 클록 모니터 및 이를 포함하는 시스템 온 칩

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152197B2 (ja) * 2007-12-19 2013-02-27 富士通株式会社 電源制御方法及び装置
US8407494B2 (en) 2007-12-19 2013-03-26 Fujitsu Limited Power supply control method and device
JP2017058911A (ja) * 2015-09-16 2017-03-23 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP4463115B2 (ja) 2010-05-12

Similar Documents

Publication Publication Date Title
US9714966B2 (en) Circuit aging sensor
JP5024389B2 (ja) 半導体集積回路
JP4750564B2 (ja) リセット信号生成回路
JP5359742B2 (ja) 省電力制御装置、画像形成装置、及びプログラム
JP2007520008A (ja) デジタル処理システムにおけるオーバークロックのための方法及び装置
KR20110082132A (ko) 전력 관리 장치, 전력 관리 방법 및 전압 변환기
JP6418056B2 (ja) 演算処理装置及び演算処理装置の制御方法
JP2003006179A (ja) 半導体装置および半導体装置の動作モード制御方法
US8423802B2 (en) Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
JP4151566B2 (ja) マイクロコンピュータ
KR20080073846A (ko) 데이터 유지 시간을 늘릴 수 있는 마이크로 컨트롤러 유닛및 방법
JP4463115B2 (ja) 半導体装置
JP5353762B2 (ja) メモリ制御装置
JP5241450B2 (ja) 半導体装置及びその異常検出方法
US10228752B2 (en) Voltage scaling system with sleep mode
JP2004212601A (ja) 画像形成装置
JP2004070767A (ja) 制御装置
CN110619203A (zh) 一种基于有限状态机的逻辑看门狗实现方法
US6496078B1 (en) Activating on-chip oscillator using ring oscillator
JP2020048265A (ja) 電源制御装置及び電子制御装置
JP2002202830A (ja) マイクロコンピュータ
JP4659627B2 (ja) 電子機器
JP2007027960A (ja) 信号変化タイミング遅延回路、順序信号出力回路および停電監視回路
TWI655577B (zh) 運算速度補償電路及其補償方法
JP2006023803A (ja) Cpuの消費電力削減方法およびコンピュータシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees