JP2004212601A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2004212601A JP2004212601A JP2002381493A JP2002381493A JP2004212601A JP 2004212601 A JP2004212601 A JP 2004212601A JP 2002381493 A JP2002381493 A JP 2002381493A JP 2002381493 A JP2002381493 A JP 2002381493A JP 2004212601 A JP2004212601 A JP 2004212601A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset
- signal
- cpu
- triac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Resistance Heating (AREA)
Abstract
【課題】定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化する。
【解決手段】異常判断回路211は、定着器(ヒータ204)の異常状態の発生を検出してエラー検出信号212,222を発生する。リセット回路203は、CPU201により周期的に発生される制御信号219でクリアされ、この制御信号が途切れたときにCPU201およびASIC202(制御論理回路220を含む)に対するリセット信号301を発生する。エラー検出信号212,222のいずれかがエラー検出状態となったとき、ゲート101により、リセット回路203へのウォッチドッグクロック302の供給が絶たれて、リセット回路203はリセット信号301を発生する。これにより、トライアック205およびリレー206へのドライブ信号209,210が非アクティブ状態となる。
【選択図】 図1
【解決手段】異常判断回路211は、定着器(ヒータ204)の異常状態の発生を検出してエラー検出信号212,222を発生する。リセット回路203は、CPU201により周期的に発生される制御信号219でクリアされ、この制御信号が途切れたときにCPU201およびASIC202(制御論理回路220を含む)に対するリセット信号301を発生する。エラー検出信号212,222のいずれかがエラー検出状態となったとき、ゲート101により、リセット回路203へのウォッチドッグクロック302の供給が絶たれて、リセット回路203はリセット信号301を発生する。これにより、トライアック205およびリレー206へのドライブ信号209,210が非アクティブ状態となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、中央処理装置(CPU:Central Processing Unit)とリセット回路を有し、かつ、定着器の異常発生時にヒータヘの給電を停止するための手段を有する画像形成装置に関するものである。
【0002】
【従来の技術】
本発明の課題をよりよく理解するために、まず従来の技術について、特にCPUで制御される画像形成装置に用いられているリセット回路について、簡単に説明する。
【0003】
図2にリセット回路203を含む画像形成装置の定着器関連の制御部の構成を示す。CPU201は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ(図示せず)と接続されている。特定用途向け集積回路ASIC(Application Specific Integrated Circuit)202は、定着器のヒータ204を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。CPU201とASIC202とは、バス(BUS)にて結合されている。
【0004】
ASIC202の異常判断回路211は、トライアック回路205から出力されるトライアック異常(AB)信号208およびサーミスタ207から出力される温度検出信号を受けて、異常判断を行う。異常判断回路211は、温度異常の検出時にエラー検出信号(ERROUT)212を出力し、トライアックの異常検出時にエラー検出信号222を出力する。
【0005】
図2の言及しない部分については、後述する本発明の実施の形態において説明する。
【0006】
ここで、定着器の異常発生時の動作について説明する。ここでは、異常状態を定着器異常加熱とトライアックショートの二つについて説明する。
【0007】
(1)定着器温度異常加熱の場合
サーミスタ207で検出された温度が規定値以上の温度を示した場合、ASIC202の異常判断回路211がエラー検出信号(ERROUT)212を出力する。ERROUT212が規定時間以上連続してつづいた場合のみ、第1のゲート213と第2のゲート214を閉じて、トライアック回路205とリレー(RL)206をOFFにすることによりヒータ204ヘの給電を停止する。前記規定時間は、エラータイマ回路215にて測定される。サーミスタ207からの温度検出には、静電ノイズ、定着ローラの温度検出の応答性等の関係から規定時間以上連続してERROUT212が出力しない限りヒータ204ヘの給電を停止しないようにしている。つまり、多少のノイズやヒータローラの温度オーバーシュートには、反応しないようにしている。このときのエラータイマ回路215は、1秒〜3秒を設定している場合が多い。
【0008】
(2)トライアックショートの場合
図3にトライアック回路205の内部構造を示す。AC入力端と出力端にパラレルに抵抗230とフォトインタラプタのフォトダイオード231とを直列接続したものを有する。トライアック234がOFFしている場合はフォトダイオード231が発光し、トライアック234がONしている場合はフォトダイオード231が消灯することにより、フォトトランジスタ232が受光の有無に応じてトライアックAB信号208を生成している。ASIC202内の異常判断回路211は、TRドライブ信号209とトライアックAB信号208の論理をとり、その動作が不一致の場合にERROUT212を出力する。その後は、前記定着器温度異常加熱の場合と同様に、ERROUT212が規定時間以上連続して続いた場合に、第1のゲート213と第2のゲート214を閉じて、トライアック回路205とリレー206をOFFにすることによりヒータ204ヘの給電を停止する。ここで、TRドライブ信号209とトライアックAB信号208の論理を判断する場合、やはり静電ノイズや、AC電源が入力されてからトライアックAB信号208が出力されるまでの時間差等が発生するため、ERROUT212により規定時間以上経過したとき、トライアック回路205とリレー206をOFFしている。この規定時間もやはり1秒〜3秒に設定している場合が多い。
【0009】
エラータイマ回路215は、上記二つの異常状態に対して異なる時間に対応するためにタイマ215aとタイマ215bとを有し、両者の出力は論理和ゲート215cを介して両ゲート213,214に出力される。
【0010】
【発明が解決しようとする課題】
上記従来の技術では、エラータイマ回路215を構成するために膨大なゲート数をASIC202内に必要としてしまう。そのためにASIC202そのもののコストが上がってしまう結果となる。エラータイマ回路215は、1秒〜3秒のカウントが必要なため、仮に20MHzのシステムクロックで3秒をカウントするとした場合、EA60H(Hは16進数を表す)までカウントできるタイマを用意しなければならない。
【0011】
また、システムクロック20MHzとは、別にエラータイマ回路215のカウント周波数を数KHzにして対応すれば、タイマのカウント数を減らすことが出来るためゲート数は減るが、ASIC202への入力クロックが二つとなり、ASIC202のタイミング検証を行う際に非常な労力を必要とする。さらには、カウント周波数用の発振器(もしくは、発振子)を用意しなければならず、コスト高となってしまう。
【0012】
本発明は、このような背景においてなされたものであり、その目的は、定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができる画像形成装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明による画像形成装置は、CPUおよび定着器を備えた画像形成装置において、定着器のヒータへの給電を導通/遮断するスイッチ手段と、このスイッチ手段の導通/遮断を制御する制御論理回路と、前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、CPUにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記CPUおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、前記異常判断回路から出力されるエラー検出信号に応じて前記CPUにより周期的に発生される制御信号の前記リセット回路への導通/遮断を行うゲート手段とを備えたことを特徴とする。
【0014】
この構成では、異常判断回路から出力されるエラー検出信号は、従来のようなエラータイマ回路に入力するのではなく、前記ゲート手段の制御信号として用いる。これにより、エラー検出信号の発生時にはリセット回路へ入力されるべき前記制御信号を遮断するため、リセット回路からリセット信号が発生する。リセット信号は前記制御論理回路をもリセットするので、定着器のヒータへの給電を導通/遮断するスイッチ手段を遮断し、ヒータへの給電を停止させる。
【0015】
このように本発明では、異常状態発生時のヒータへの給電を停止するために既存のリセット回路を使用するので、従来のようなハードウェア量の過大なエラータイマ回路を削除することができる。また、エラー発生後、CPUへのリセットをかけ、自動的にシステムを再スタートさせることができる。
【0016】
前記スイッチ手段は、例えば、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である。
【0017】
前記異常判断回路は、例えば、ヒータの温度異常および前記トライアック異常の少なくとも一方である。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【0019】
図1に、本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す。この構成は、図2に示した構成と類似するが、ASIC202の内部構成が異なる。図2の説明と一部重複するが図1について説明する。
【0020】
図2で前述したように、CPU201は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ(図示せず)と接続されている。特定用途向け集積回路ASIC202は、定着器のヒータ204を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。CPU201とASIC202とは、バス(BUS)にて結合されている。リセット回路203は、ウォッチドッグクロック(WatchDogClk)302を監視し、このクロックが所定時間継続して途絶えたときに、リセット(reset)信号301を出力する集積回路である。リセット回路203は、通常の電源ON時におけるパワーONリセットの役割も有している。
【0021】
定着器のヒータ204へは、トライアック回路205およびリレー(RL)206を介して交流電源ACが接続される。トライアック回路205の内部構成は図3で説明したとおりである。トライアック回路205およびリレー206は、BUSを介したCPU201からの設定に従ってASIC202のトライアック&リレー制御論理回路220によりそれぞれゲート213,214を介してTRドライブ信号209およびRLドライブ信号210により制御される。TRドライブ信号209は、定着器の温度センサとしてのサーミスタ207により検出される温度に応じて、トライアック回路205の導通状態を制御するための信号である。この制御は、サーミスタ207の検出温度情報を受けたCPU201が、ASIC202を介して行うものであり、一般的にAC入力のゼロクロス信号を基点とした位相制御等が用いられることが多い。つまり、CPU201の命令によりASIC202内のトライアック&リレー論理回路220が位相制御信号(TRドライブ信号209)を出力することになる。RLドライブ信号210は、通常時にはリレー206をオンさせ、異常時にオフさせるための信号である。ASIC202の異常判断回路211は、トライアック回路205から出力されるトライアック異常(AB)信号208およびサーミスタ207から出力される温度検出信号を受けて、異常判断を行う。トライアック回路205は、後述するように内部にトライアックのON/OFFを検出する素子を有し、この素子の出力であるトライアック異常(AB)信号208はトライアックに電流が流れているか否かを示す信号である。異常判断回路211は、温度異常の検出時にエラー検出信号(ERROUT)212を出力し、トライアック回路205の異常検出時にエラー検出信号222を出力する。
【0022】
定着器の異常状態としての定着器異常加熱とトライアックショートの二つについては前述したとおりである。
【0023】
CPU201は、ASIC202を介し、一定周期(TWC)を有するウォッチドッグクロック(WatchDogClk)302を発生する。リセット回路203は、ウォッチドッグクロック302の立下りエッジに反応し、ウォッチドッグタイマ500(後述)がクリアされる。ウォッチドッグクロック302は、ソフトプログラム(ROMの中に格納されている。ここでは図示無し。)によって、リセット信号301が発生する周期より短い周期でクリアされるようにプログラムされている。したがって、ソフトプログラムが正常に動作している限り、ウォッチドッグクロック302が周期的に発生してリセット信号301の発生を抑止し続けるので、リセット信号301が発生することはない。しかし、ソフトプログラムのバグにより暴走した場合、もしくは、タスクが無限ループ等に入ってしまった場合、つまり、正常動作できなくなると、リセット信号301が発生する。これによりシステム全体がリセットされる。本実施の形態では、CPU201とASIC202の両リセット入力端子RSTにリセット信号301が入力される。
【0024】
図1と図2とを対比すれば分かるように、本実施の形態では、図1におけるエラータイマ回路215を削除している。本発明者は、このエラータイマ回路215に代えて、以下に詳述するように、既存の前記リセット回路203の機能を利用することに想到した。
【0025】
図4に、リセット回路203の構成例を示す。リセット回路203は、ウォッチドッグタイマ500と出力回路520からなる。出力回路520は、オープンコレクタのトランジスタ511からなり、ウォッチドッグタイマ202の出力を反転して出力する。
【0026】
ウォッチドッグタイマ500は、定電流源502の電流を充電するコンデンサ501とこのコンデンサ501に充電された電荷を放電させるスイッチとしてのトランジスタ506、この充放電を、コンデンサ電圧(電位)の上限および下限の閾値電圧VH503,VL507の間で反復させるための比較器508a,508b、論理和ゲート505およびSRラッチ(フリップフロップ)504を有する。ウォッチドッグタイマ500は、さらに、コンデンサ電圧が閾値電圧VH503に達したときにリセット信号515を発生させるSRラッチ512、およびウォッチドッグクロック302の立ち下がりエッジを受けて、ゲート505の一方の入力端に負のパルス信号を生成するパルス発生回路503を有する。
【0027】
定電流源502からコンデンサ501へ充電電流が流れ込むと、コンデンサ501の電圧が徐々に増加していく。このコンデンサ電圧が閾値電圧VH503に達する前にウォッチドッグクロック302が立ち下がると、watch_clk_a信号105も立ち下がり、その結果、パルス発生回路503にて微分パルスが発生され、SRラッチ504がセットされ、トランジスタ506がONする。その結果、コンデンサ501が放電され、そのコンデンサ電圧が下がる。コンデンサ電圧が閾値電圧VL507より低下すると、SRラッチ504がリセットされトランジスタ506がOFFとなり、コンデンサ501にふたたび充電が開始される。再度、コンデンサ電圧が閾値電圧VH503に達する前にウォッチドッグクロック302が立ち下がると、上記動作を繰り返す。
【0028】
ウォッチドッグクロック302が入力されなくなると、コンデンサ電圧が閾値電圧VH503に達し、ゲート509を介してSRラッチ512をセットし、これによりリセット信号515が発生する。このリセット信号515はトランジスタ511で反転され、リセット信号301をLレベルにする。
【0029】
図5にウォッチドッグタイマ500の動作概略波形を示す。ウォッチドッグクロック302が一定周期(TWC)で発生している間(図5の領域TN)、ウォッチドッグタイマ500は短い周期TWCでクリアされ続けるので、リセット信号301はHレベルのままである。その後、何らかの理由でウォッチドッグクロック302が途絶えると、ウォッチドッグタイマ500の上記コンデンサ電圧が上昇を続け、時間TW経過後に閾値電圧VH503に達する。これによってリセット信号301がLレベルに変化する(すなわちリセット信号は発生する)。
【0030】
このようなリセット回路203を異常状態対処に利用するために、この例では論理積ゲートで構成されるゲート101を設ける。このゲート101には、CPU201からの制御信号219とともに、エラー出力信号212,222を入力する。このゲート101は、エラー検出信号212,222が共にHレベル(正常状態)のときに、制御信号219をウォッチドッグクロック302として通過させるよう機能する。
【0031】
図6に、本実施の形態におけるリセット回路203内のウォッチドッグタイマ500の動作に関連する信号の概略波形を示す。エラー検出信号(ERROUT)212または222のいずれもがHレベルにある間は、ゲート101がウォッチドッグクロック302を通過させるので、ウォッチドッグタイマ500が周期的にクリアされ、リセット信号301の発生は抑止される。ERROUT212または222のいずれかがLレベルとなったとき(図6の▲1▼)、その間、ゲート101がウォッチドッグクロック302を遮断するので、ウォッチドッグタイマ500のコンデンサ電圧は上昇する。但し、コンデンサ電圧が閾値電圧VH503に達する前に正常状態(Hレベル)に復帰した場合には、再度ウォッチドッグクロック302が導通し、ウォッチドッグタイマ500がクリアされる。ERROUT212または222のいずれかが時間TWを超えてLレベルとなったときには(図6の▲2▼)、ウォッチドッグタイマ500のコンデンサ電圧が閾値電圧VH503に達するため、リセット信号301が出力(Lレベル)され、ASIC202を含めてシステムがリセットされる。ASIC202がリセットされると、トライアック回路205およびリレー206をそれぞれ駆動するTRドライブ信号209およびRLドライブ信号210も出力されなくなるので、ヒータ204への給電は停止状態となり、所期の目的が達成される。
【0032】
本実施の形態によれば、異常状態への対処時に、CPU201のリセットも行われる。これにより、リセット解除後に、異常要因が取り除かれていれば、そのまま、システムは自動的に再スタートし、通常動作となる。
【0033】
本実施の形態によれば、ASIC202内のエラータイマ回路215およびゲート213,214が削除される代わりにゲート101が必要となるが、そのハードウェア量の差は大きく、ハードウェアの削減効果が大きいことは明白である。
【0034】
なお、本実施の形態では、ウォッチドッグタイマ500の時間TWが図2のエラータイマの設定時間と等価に働く。この場合、異常の種類によって当該設定時間を変えることができないが、特に問題とはならない。
【0035】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、異常状態として定着器の温度異常およびトライアック異常を例として挙げたが、これらに限るものではなく、他の異常状態、例えば、リレーの溶着、モータ異常等であってもよい。
【0036】
【発明の効果】
本発明により、画像形成装置の定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができ、その結果、装置コストの低減を図ることができる。また、異常状態発生後、CPUへのリセットが自動的に入るため、異常状態発生要因が取り除かれた場合、自動再スタートが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す図である。
【図2】従来の画像形成装置の定着器関連の制御部の構成を示す図である。
【図3】図1内に示したトライアック回路205の内部構造を示す回路図である。
【図4】図1内に示したリセット回路203の構成例を示す図である。
【図5】従来のウォッチドッグタイマの動作概略波形を示す波形図である。
【図6】図1内に示したリセット回路内のウォッチドッグタイマの動作概略波形を示す波形図である。
【符号の説明】
101…ゲート
201…CPU
202…ASIC
203…リセット回路
204…ヒータ
205…トライアック回路
206…リレー(RL)
207…サーミスタ
211…異常判断回路
213,214…ゲート
215…エラータイマ回路
220…トライアック&RL制御回路
500…ウォッチドッグタイマ
【発明の属する技術分野】
本発明は、中央処理装置(CPU:Central Processing Unit)とリセット回路を有し、かつ、定着器の異常発生時にヒータヘの給電を停止するための手段を有する画像形成装置に関するものである。
【0002】
【従来の技術】
本発明の課題をよりよく理解するために、まず従来の技術について、特にCPUで制御される画像形成装置に用いられているリセット回路について、簡単に説明する。
【0003】
図2にリセット回路203を含む画像形成装置の定着器関連の制御部の構成を示す。CPU201は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ(図示せず)と接続されている。特定用途向け集積回路ASIC(Application Specific Integrated Circuit)202は、定着器のヒータ204を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。CPU201とASIC202とは、バス(BUS)にて結合されている。
【0004】
ASIC202の異常判断回路211は、トライアック回路205から出力されるトライアック異常(AB)信号208およびサーミスタ207から出力される温度検出信号を受けて、異常判断を行う。異常判断回路211は、温度異常の検出時にエラー検出信号(ERROUT)212を出力し、トライアックの異常検出時にエラー検出信号222を出力する。
【0005】
図2の言及しない部分については、後述する本発明の実施の形態において説明する。
【0006】
ここで、定着器の異常発生時の動作について説明する。ここでは、異常状態を定着器異常加熱とトライアックショートの二つについて説明する。
【0007】
(1)定着器温度異常加熱の場合
サーミスタ207で検出された温度が規定値以上の温度を示した場合、ASIC202の異常判断回路211がエラー検出信号(ERROUT)212を出力する。ERROUT212が規定時間以上連続してつづいた場合のみ、第1のゲート213と第2のゲート214を閉じて、トライアック回路205とリレー(RL)206をOFFにすることによりヒータ204ヘの給電を停止する。前記規定時間は、エラータイマ回路215にて測定される。サーミスタ207からの温度検出には、静電ノイズ、定着ローラの温度検出の応答性等の関係から規定時間以上連続してERROUT212が出力しない限りヒータ204ヘの給電を停止しないようにしている。つまり、多少のノイズやヒータローラの温度オーバーシュートには、反応しないようにしている。このときのエラータイマ回路215は、1秒〜3秒を設定している場合が多い。
【0008】
(2)トライアックショートの場合
図3にトライアック回路205の内部構造を示す。AC入力端と出力端にパラレルに抵抗230とフォトインタラプタのフォトダイオード231とを直列接続したものを有する。トライアック234がOFFしている場合はフォトダイオード231が発光し、トライアック234がONしている場合はフォトダイオード231が消灯することにより、フォトトランジスタ232が受光の有無に応じてトライアックAB信号208を生成している。ASIC202内の異常判断回路211は、TRドライブ信号209とトライアックAB信号208の論理をとり、その動作が不一致の場合にERROUT212を出力する。その後は、前記定着器温度異常加熱の場合と同様に、ERROUT212が規定時間以上連続して続いた場合に、第1のゲート213と第2のゲート214を閉じて、トライアック回路205とリレー206をOFFにすることによりヒータ204ヘの給電を停止する。ここで、TRドライブ信号209とトライアックAB信号208の論理を判断する場合、やはり静電ノイズや、AC電源が入力されてからトライアックAB信号208が出力されるまでの時間差等が発生するため、ERROUT212により規定時間以上経過したとき、トライアック回路205とリレー206をOFFしている。この規定時間もやはり1秒〜3秒に設定している場合が多い。
【0009】
エラータイマ回路215は、上記二つの異常状態に対して異なる時間に対応するためにタイマ215aとタイマ215bとを有し、両者の出力は論理和ゲート215cを介して両ゲート213,214に出力される。
【0010】
【発明が解決しようとする課題】
上記従来の技術では、エラータイマ回路215を構成するために膨大なゲート数をASIC202内に必要としてしまう。そのためにASIC202そのもののコストが上がってしまう結果となる。エラータイマ回路215は、1秒〜3秒のカウントが必要なため、仮に20MHzのシステムクロックで3秒をカウントするとした場合、EA60H(Hは16進数を表す)までカウントできるタイマを用意しなければならない。
【0011】
また、システムクロック20MHzとは、別にエラータイマ回路215のカウント周波数を数KHzにして対応すれば、タイマのカウント数を減らすことが出来るためゲート数は減るが、ASIC202への入力クロックが二つとなり、ASIC202のタイミング検証を行う際に非常な労力を必要とする。さらには、カウント周波数用の発振器(もしくは、発振子)を用意しなければならず、コスト高となってしまう。
【0012】
本発明は、このような背景においてなされたものであり、その目的は、定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができる画像形成装置を提供することにある。
【0013】
【課題を解決するための手段】
本発明による画像形成装置は、CPUおよび定着器を備えた画像形成装置において、定着器のヒータへの給電を導通/遮断するスイッチ手段と、このスイッチ手段の導通/遮断を制御する制御論理回路と、前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、CPUにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記CPUおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、前記異常判断回路から出力されるエラー検出信号に応じて前記CPUにより周期的に発生される制御信号の前記リセット回路への導通/遮断を行うゲート手段とを備えたことを特徴とする。
【0014】
この構成では、異常判断回路から出力されるエラー検出信号は、従来のようなエラータイマ回路に入力するのではなく、前記ゲート手段の制御信号として用いる。これにより、エラー検出信号の発生時にはリセット回路へ入力されるべき前記制御信号を遮断するため、リセット回路からリセット信号が発生する。リセット信号は前記制御論理回路をもリセットするので、定着器のヒータへの給電を導通/遮断するスイッチ手段を遮断し、ヒータへの給電を停止させる。
【0015】
このように本発明では、異常状態発生時のヒータへの給電を停止するために既存のリセット回路を使用するので、従来のようなハードウェア量の過大なエラータイマ回路を削除することができる。また、エラー発生後、CPUへのリセットをかけ、自動的にシステムを再スタートさせることができる。
【0016】
前記スイッチ手段は、例えば、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である。
【0017】
前記異常判断回路は、例えば、ヒータの温度異常および前記トライアック異常の少なくとも一方である。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【0019】
図1に、本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す。この構成は、図2に示した構成と類似するが、ASIC202の内部構成が異なる。図2の説明と一部重複するが図1について説明する。
【0020】
図2で前述したように、CPU201は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ(図示せず)と接続されている。特定用途向け集積回路ASIC202は、定着器のヒータ204を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。CPU201とASIC202とは、バス(BUS)にて結合されている。リセット回路203は、ウォッチドッグクロック(WatchDogClk)302を監視し、このクロックが所定時間継続して途絶えたときに、リセット(reset)信号301を出力する集積回路である。リセット回路203は、通常の電源ON時におけるパワーONリセットの役割も有している。
【0021】
定着器のヒータ204へは、トライアック回路205およびリレー(RL)206を介して交流電源ACが接続される。トライアック回路205の内部構成は図3で説明したとおりである。トライアック回路205およびリレー206は、BUSを介したCPU201からの設定に従ってASIC202のトライアック&リレー制御論理回路220によりそれぞれゲート213,214を介してTRドライブ信号209およびRLドライブ信号210により制御される。TRドライブ信号209は、定着器の温度センサとしてのサーミスタ207により検出される温度に応じて、トライアック回路205の導通状態を制御するための信号である。この制御は、サーミスタ207の検出温度情報を受けたCPU201が、ASIC202を介して行うものであり、一般的にAC入力のゼロクロス信号を基点とした位相制御等が用いられることが多い。つまり、CPU201の命令によりASIC202内のトライアック&リレー論理回路220が位相制御信号(TRドライブ信号209)を出力することになる。RLドライブ信号210は、通常時にはリレー206をオンさせ、異常時にオフさせるための信号である。ASIC202の異常判断回路211は、トライアック回路205から出力されるトライアック異常(AB)信号208およびサーミスタ207から出力される温度検出信号を受けて、異常判断を行う。トライアック回路205は、後述するように内部にトライアックのON/OFFを検出する素子を有し、この素子の出力であるトライアック異常(AB)信号208はトライアックに電流が流れているか否かを示す信号である。異常判断回路211は、温度異常の検出時にエラー検出信号(ERROUT)212を出力し、トライアック回路205の異常検出時にエラー検出信号222を出力する。
【0022】
定着器の異常状態としての定着器異常加熱とトライアックショートの二つについては前述したとおりである。
【0023】
CPU201は、ASIC202を介し、一定周期(TWC)を有するウォッチドッグクロック(WatchDogClk)302を発生する。リセット回路203は、ウォッチドッグクロック302の立下りエッジに反応し、ウォッチドッグタイマ500(後述)がクリアされる。ウォッチドッグクロック302は、ソフトプログラム(ROMの中に格納されている。ここでは図示無し。)によって、リセット信号301が発生する周期より短い周期でクリアされるようにプログラムされている。したがって、ソフトプログラムが正常に動作している限り、ウォッチドッグクロック302が周期的に発生してリセット信号301の発生を抑止し続けるので、リセット信号301が発生することはない。しかし、ソフトプログラムのバグにより暴走した場合、もしくは、タスクが無限ループ等に入ってしまった場合、つまり、正常動作できなくなると、リセット信号301が発生する。これによりシステム全体がリセットされる。本実施の形態では、CPU201とASIC202の両リセット入力端子RSTにリセット信号301が入力される。
【0024】
図1と図2とを対比すれば分かるように、本実施の形態では、図1におけるエラータイマ回路215を削除している。本発明者は、このエラータイマ回路215に代えて、以下に詳述するように、既存の前記リセット回路203の機能を利用することに想到した。
【0025】
図4に、リセット回路203の構成例を示す。リセット回路203は、ウォッチドッグタイマ500と出力回路520からなる。出力回路520は、オープンコレクタのトランジスタ511からなり、ウォッチドッグタイマ202の出力を反転して出力する。
【0026】
ウォッチドッグタイマ500は、定電流源502の電流を充電するコンデンサ501とこのコンデンサ501に充電された電荷を放電させるスイッチとしてのトランジスタ506、この充放電を、コンデンサ電圧(電位)の上限および下限の閾値電圧VH503,VL507の間で反復させるための比較器508a,508b、論理和ゲート505およびSRラッチ(フリップフロップ)504を有する。ウォッチドッグタイマ500は、さらに、コンデンサ電圧が閾値電圧VH503に達したときにリセット信号515を発生させるSRラッチ512、およびウォッチドッグクロック302の立ち下がりエッジを受けて、ゲート505の一方の入力端に負のパルス信号を生成するパルス発生回路503を有する。
【0027】
定電流源502からコンデンサ501へ充電電流が流れ込むと、コンデンサ501の電圧が徐々に増加していく。このコンデンサ電圧が閾値電圧VH503に達する前にウォッチドッグクロック302が立ち下がると、watch_clk_a信号105も立ち下がり、その結果、パルス発生回路503にて微分パルスが発生され、SRラッチ504がセットされ、トランジスタ506がONする。その結果、コンデンサ501が放電され、そのコンデンサ電圧が下がる。コンデンサ電圧が閾値電圧VL507より低下すると、SRラッチ504がリセットされトランジスタ506がOFFとなり、コンデンサ501にふたたび充電が開始される。再度、コンデンサ電圧が閾値電圧VH503に達する前にウォッチドッグクロック302が立ち下がると、上記動作を繰り返す。
【0028】
ウォッチドッグクロック302が入力されなくなると、コンデンサ電圧が閾値電圧VH503に達し、ゲート509を介してSRラッチ512をセットし、これによりリセット信号515が発生する。このリセット信号515はトランジスタ511で反転され、リセット信号301をLレベルにする。
【0029】
図5にウォッチドッグタイマ500の動作概略波形を示す。ウォッチドッグクロック302が一定周期(TWC)で発生している間(図5の領域TN)、ウォッチドッグタイマ500は短い周期TWCでクリアされ続けるので、リセット信号301はHレベルのままである。その後、何らかの理由でウォッチドッグクロック302が途絶えると、ウォッチドッグタイマ500の上記コンデンサ電圧が上昇を続け、時間TW経過後に閾値電圧VH503に達する。これによってリセット信号301がLレベルに変化する(すなわちリセット信号は発生する)。
【0030】
このようなリセット回路203を異常状態対処に利用するために、この例では論理積ゲートで構成されるゲート101を設ける。このゲート101には、CPU201からの制御信号219とともに、エラー出力信号212,222を入力する。このゲート101は、エラー検出信号212,222が共にHレベル(正常状態)のときに、制御信号219をウォッチドッグクロック302として通過させるよう機能する。
【0031】
図6に、本実施の形態におけるリセット回路203内のウォッチドッグタイマ500の動作に関連する信号の概略波形を示す。エラー検出信号(ERROUT)212または222のいずれもがHレベルにある間は、ゲート101がウォッチドッグクロック302を通過させるので、ウォッチドッグタイマ500が周期的にクリアされ、リセット信号301の発生は抑止される。ERROUT212または222のいずれかがLレベルとなったとき(図6の▲1▼)、その間、ゲート101がウォッチドッグクロック302を遮断するので、ウォッチドッグタイマ500のコンデンサ電圧は上昇する。但し、コンデンサ電圧が閾値電圧VH503に達する前に正常状態(Hレベル)に復帰した場合には、再度ウォッチドッグクロック302が導通し、ウォッチドッグタイマ500がクリアされる。ERROUT212または222のいずれかが時間TWを超えてLレベルとなったときには(図6の▲2▼)、ウォッチドッグタイマ500のコンデンサ電圧が閾値電圧VH503に達するため、リセット信号301が出力(Lレベル)され、ASIC202を含めてシステムがリセットされる。ASIC202がリセットされると、トライアック回路205およびリレー206をそれぞれ駆動するTRドライブ信号209およびRLドライブ信号210も出力されなくなるので、ヒータ204への給電は停止状態となり、所期の目的が達成される。
【0032】
本実施の形態によれば、異常状態への対処時に、CPU201のリセットも行われる。これにより、リセット解除後に、異常要因が取り除かれていれば、そのまま、システムは自動的に再スタートし、通常動作となる。
【0033】
本実施の形態によれば、ASIC202内のエラータイマ回路215およびゲート213,214が削除される代わりにゲート101が必要となるが、そのハードウェア量の差は大きく、ハードウェアの削減効果が大きいことは明白である。
【0034】
なお、本実施の形態では、ウォッチドッグタイマ500の時間TWが図2のエラータイマの設定時間と等価に働く。この場合、異常の種類によって当該設定時間を変えることができないが、特に問題とはならない。
【0035】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、異常状態として定着器の温度異常およびトライアック異常を例として挙げたが、これらに限るものではなく、他の異常状態、例えば、リレーの溶着、モータ異常等であってもよい。
【0036】
【発明の効果】
本発明により、画像形成装置の定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができ、その結果、装置コストの低減を図ることができる。また、異常状態発生後、CPUへのリセットが自動的に入るため、異常状態発生要因が取り除かれた場合、自動再スタートが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す図である。
【図2】従来の画像形成装置の定着器関連の制御部の構成を示す図である。
【図3】図1内に示したトライアック回路205の内部構造を示す回路図である。
【図4】図1内に示したリセット回路203の構成例を示す図である。
【図5】従来のウォッチドッグタイマの動作概略波形を示す波形図である。
【図6】図1内に示したリセット回路内のウォッチドッグタイマの動作概略波形を示す波形図である。
【符号の説明】
101…ゲート
201…CPU
202…ASIC
203…リセット回路
204…ヒータ
205…トライアック回路
206…リレー(RL)
207…サーミスタ
211…異常判断回路
213,214…ゲート
215…エラータイマ回路
220…トライアック&RL制御回路
500…ウォッチドッグタイマ
Claims (3)
- CPUおよび定着器を備えた画像形成装置において、
定着器のヒータへの給電を導通/遮断するスイッチ手段と、
このスイッチ手段の導通/遮断を制御する制御論理回路と、
前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、
CPUにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記CPUおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、
前記異常判断回路から出力されるエラー検出信号に応じて前記CPUにより周期的に発生される制御信号の前記リセット回路への導通/遮断を行うゲート手段と
を備えたことを特徴とする画像形成装置。 - 前記スイッチ手段は、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である請求項1記載の画像形成装置。
- 前記異常判断回路は、ヒータの温度異常および前記トライアック異常の少なくとも一方である請求項2記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002381493A JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002381493A JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004212601A true JP2004212601A (ja) | 2004-07-29 |
Family
ID=32817391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002381493A Withdrawn JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004212601A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1780607A2 (en) * | 2005-10-25 | 2007-05-02 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
EP1939694A2 (en) | 2006-12-29 | 2008-07-02 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
JP2008236614A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
JP2008236616A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
JP2012002881A (ja) * | 2010-06-14 | 2012-01-05 | Canon Inc | 加熱装置及び電圧検知回路 |
US8352756B2 (en) | 2009-02-25 | 2013-01-08 | Fuji Xerox Co., Ltd. | Image processing apparatus |
CN107861352A (zh) * | 2016-09-21 | 2018-03-30 | 京瓷办公信息系统株式会社 | 图像形成装置 |
JP2020061934A (ja) * | 2017-05-05 | 2020-04-16 | ウェーバー‐スティーブン プロダクツ エルエルシー | 電流保護回路を有する電気グリルの無線制御及び状態監視 |
US11454677B2 (en) | 2016-07-01 | 2022-09-27 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
US11622420B2 (en) | 2016-07-01 | 2023-04-04 | Weber-Stephen Products Llc | Electric grill with current protection circuitry |
US11703928B2 (en) | 2016-07-01 | 2023-07-18 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
-
2002
- 2002-12-27 JP JP2002381493A patent/JP2004212601A/ja not_active Withdrawn
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7711280B2 (en) | 2005-10-25 | 2010-05-04 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
EP1780607A3 (en) * | 2005-10-25 | 2007-06-20 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
EP1780607A2 (en) * | 2005-10-25 | 2007-05-02 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
EP1939694A2 (en) | 2006-12-29 | 2008-07-02 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
EP1939694A3 (en) * | 2006-12-29 | 2013-10-09 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
JP2008236616A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
JP2008236614A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
US8352756B2 (en) | 2009-02-25 | 2013-01-08 | Fuji Xerox Co., Ltd. | Image processing apparatus |
JP2012002881A (ja) * | 2010-06-14 | 2012-01-05 | Canon Inc | 加熱装置及び電圧検知回路 |
US11454677B2 (en) | 2016-07-01 | 2022-09-27 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
US11622420B2 (en) | 2016-07-01 | 2023-04-04 | Weber-Stephen Products Llc | Electric grill with current protection circuitry |
US11703928B2 (en) | 2016-07-01 | 2023-07-18 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
US11860240B2 (en) | 2016-07-01 | 2024-01-02 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
US12105572B2 (en) | 2016-07-01 | 2024-10-01 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
CN107861352A (zh) * | 2016-09-21 | 2018-03-30 | 京瓷办公信息系统株式会社 | 图像形成装置 |
JP2020061934A (ja) * | 2017-05-05 | 2020-04-16 | ウェーバー‐スティーブン プロダクツ エルエルシー | 電流保護回路を有する電気グリルの無線制御及び状態監視 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2556436C2 (ru) | Устройство формирования изображения, которое переключается в состояние, в котором возможна быстрая активация, способ управления данным устройством и носитель данных | |
JP2004212601A (ja) | 画像形成装置 | |
JPH05210431A (ja) | 補助電池操作回路及び電源 | |
JP2007520008A (ja) | デジタル処理システムにおけるオーバークロックのための方法及び装置 | |
JPH07200092A (ja) | コンピュータシステムおよびその電力管理装置 | |
JP2013114147A (ja) | 加熱装置、及び画像形成装置 | |
US20120173909A1 (en) | Controlling auxiliary power to logic devices | |
JPH0844594A (ja) | データ処理装置 | |
JP2004070767A (ja) | 制御装置 | |
CN112000505A (zh) | 一种分时段可靠的看门狗电路及其控制方法 | |
JPH0443436A (ja) | マイクロプロセッサを有する装置 | |
JP4463115B2 (ja) | 半導体装置 | |
JP2017004259A (ja) | マイクロコントローラ | |
JP3903716B2 (ja) | マイクロコンピュータ | |
JP2000122477A (ja) | 画像形成装置 | |
JP5456705B2 (ja) | 画像形成装置 | |
JPH08147064A (ja) | 間欠動作回路 | |
JP4394622B2 (ja) | 自動復旧回路及び自動復旧方法 | |
JP3187906B2 (ja) | 電源回路 | |
JP4381948B2 (ja) | 電源制御システム、複合機 | |
JPS6152468B2 (ja) | ||
JP2002278657A (ja) | 電源遮断装置 | |
JP2978508B2 (ja) | マイクロコンピュータ | |
US20030149868A1 (en) | Method and circuit arrangement for monitoring the operation of a processor | |
JP4303335B2 (ja) | 小型装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |