JP2004212601A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2004212601A JP2004212601A JP2002381493A JP2002381493A JP2004212601A JP 2004212601 A JP2004212601 A JP 2004212601A JP 2002381493 A JP2002381493 A JP 2002381493A JP 2002381493 A JP2002381493 A JP 2002381493A JP 2004212601 A JP2004212601 A JP 2004212601A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset
- signal
- cpu
- triac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Fixing For Electrophotography (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Resistance Heating (AREA)
Abstract
【課題】定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化する。
【解決手段】異常判断回路２１１は、定着器（ヒータ２０４）の異常状態の発生を検出してエラー検出信号２１２，２２２を発生する。リセット回路２０３は、ＣＰＵ２０１により周期的に発生される制御信号２１９でクリアされ、この制御信号が途切れたときにＣＰＵ２０１およびＡＳＩＣ２０２（制御論理回路２２０を含む）に対するリセット信号３０１を発生する。エラー検出信号２１２，２２２のいずれかがエラー検出状態となったとき、ゲート１０１により、リセット回路２０３へのウォッチドッグクロック３０２の供給が絶たれて、リセット回路２０３はリセット信号３０１を発生する。これにより、トライアック２０５およびリレー２０６へのドライブ信号２０９，２１０が非アクティブ状態となる。
【選択図】 図１
【解決手段】異常判断回路２１１は、定着器（ヒータ２０４）の異常状態の発生を検出してエラー検出信号２１２，２２２を発生する。リセット回路２０３は、ＣＰＵ２０１により周期的に発生される制御信号２１９でクリアされ、この制御信号が途切れたときにＣＰＵ２０１およびＡＳＩＣ２０２（制御論理回路２２０を含む）に対するリセット信号３０１を発生する。エラー検出信号２１２，２２２のいずれかがエラー検出状態となったとき、ゲート１０１により、リセット回路２０３へのウォッチドッグクロック３０２の供給が絶たれて、リセット回路２０３はリセット信号３０１を発生する。これにより、トライアック２０５およびリレー２０６へのドライブ信号２０９，２１０が非アクティブ状態となる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）とリセット回路を有し、かつ、定着器の異常発生時にヒータヘの給電を停止するための手段を有する画像形成装置に関するものである。
【０００２】
【従来の技術】
本発明の課題をよりよく理解するために、まず従来の技術について、特にＣＰＵで制御される画像形成装置に用いられているリセット回路について、簡単に説明する。
【０００３】
図２にリセット回路２０３を含む画像形成装置の定着器関連の制御部の構成を示す。ＣＰＵ２０１は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ（図示せず）と接続されている。特定用途向け集積回路ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２０２は、定着器のヒータ２０４を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。ＣＰＵ２０１とＡＳＩＣ２０２とは、バス（ＢＵＳ）にて結合されている。
【０００４】
ＡＳＩＣ２０２の異常判断回路２１１は、トライアック回路２０５から出力されるトライアック異常（ＡＢ）信号２０８およびサーミスタ２０７から出力される温度検出信号を受けて、異常判断を行う。異常判断回路２１１は、温度異常の検出時にエラー検出信号（ＥＲＲＯＵＴ）２１２を出力し、トライアックの異常検出時にエラー検出信号２２２を出力する。
【０００５】
図２の言及しない部分については、後述する本発明の実施の形態において説明する。
【０００６】
ここで、定着器の異常発生時の動作について説明する。ここでは、異常状態を定着器異常加熱とトライアックショートの二つについて説明する。
【０００７】
（１）定着器温度異常加熱の場合
サーミスタ２０７で検出された温度が規定値以上の温度を示した場合、ＡＳＩＣ２０２の異常判断回路２１１がエラー検出信号（ＥＲＲＯＵＴ）２１２を出力する。ＥＲＲＯＵＴ２１２が規定時間以上連続してつづいた場合のみ、第１のゲート２１３と第２のゲート２１４を閉じて、トライアック回路２０５とリレー（ＲＬ）２０６をＯＦＦにすることによりヒータ２０４ヘの給電を停止する。前記規定時間は、エラータイマ回路２１５にて測定される。サーミスタ２０７からの温度検出には、静電ノイズ、定着ローラの温度検出の応答性等の関係から規定時間以上連続してＥＲＲＯＵＴ２１２が出力しない限りヒータ２０４ヘの給電を停止しないようにしている。つまり、多少のノイズやヒータローラの温度オーバーシュートには、反応しないようにしている。このときのエラータイマ回路２１５は、１秒〜３秒を設定している場合が多い。
【０００８】
（２）トライアックショートの場合
図３にトライアック回路２０５の内部構造を示す。ＡＣ入力端と出力端にパラレルに抵抗２３０とフォトインタラプタのフォトダイオード２３１とを直列接続したものを有する。トライアック２３４がＯＦＦしている場合はフォトダイオード２３１が発光し、トライアック２３４がＯＮしている場合はフォトダイオード２３１が消灯することにより、フォトトランジスタ２３２が受光の有無に応じてトライアックＡＢ信号２０８を生成している。ＡＳＩＣ２０２内の異常判断回路２１１は、ＴＲドライブ信号２０９とトライアックＡＢ信号２０８の論理をとり、その動作が不一致の場合にＥＲＲＯＵＴ２１２を出力する。その後は、前記定着器温度異常加熱の場合と同様に、ＥＲＲＯＵＴ２１２が規定時間以上連続して続いた場合に、第１のゲート２１３と第２のゲート２１４を閉じて、トライアック回路２０５とリレー２０６をＯＦＦにすることによりヒータ２０４ヘの給電を停止する。ここで、ＴＲドライブ信号２０９とトライアックＡＢ信号２０８の論理を判断する場合、やはり静電ノイズや、ＡＣ電源が入力されてからトライアックＡＢ信号２０８が出力されるまでの時間差等が発生するため、ＥＲＲＯＵＴ２１２により規定時間以上経過したとき、トライアック回路２０５とリレー２０６をＯＦＦしている。この規定時間もやはり１秒〜３秒に設定している場合が多い。
【０００９】
エラータイマ回路２１５は、上記二つの異常状態に対して異なる時間に対応するためにタイマ２１５ａとタイマ２１５ｂとを有し、両者の出力は論理和ゲート２１５ｃを介して両ゲート２１３，２１４に出力される。
【００１０】
【発明が解決しようとする課題】
上記従来の技術では、エラータイマ回路２１５を構成するために膨大なゲート数をＡＳＩＣ２０２内に必要としてしまう。そのためにＡＳＩＣ２０２そのもののコストが上がってしまう結果となる。エラータイマ回路２１５は、１秒〜３秒のカウントが必要なため、仮に２０ＭＨｚのシステムクロックで３秒をカウントするとした場合、ＥＡ６０Ｈ（Ｈは１６進数を表す）までカウントできるタイマを用意しなければならない。
【００１１】
また、システムクロック２０ＭＨｚとは、別にエラータイマ回路２１５のカウント周波数を数ＫＨｚにして対応すれば、タイマのカウント数を減らすことが出来るためゲート数は減るが、ＡＳＩＣ２０２への入力クロックが二つとなり、ＡＳＩＣ２０２のタイミング検証を行う際に非常な労力を必要とする。さらには、カウント周波数用の発振器（もしくは、発振子）を用意しなければならず、コスト高となってしまう。
【００１２】
本発明は、このような背景においてなされたものであり、その目的は、定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができる画像形成装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による画像形成装置は、ＣＰＵおよび定着器を備えた画像形成装置において、定着器のヒータへの給電を導通／遮断するスイッチ手段と、このスイッチ手段の導通／遮断を制御する制御論理回路と、前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、ＣＰＵにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記ＣＰＵおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、前記異常判断回路から出力されるエラー検出信号に応じて前記ＣＰＵにより周期的に発生される制御信号の前記リセット回路への導通／遮断を行うゲート手段とを備えたことを特徴とする。
【００１４】
この構成では、異常判断回路から出力されるエラー検出信号は、従来のようなエラータイマ回路に入力するのではなく、前記ゲート手段の制御信号として用いる。これにより、エラー検出信号の発生時にはリセット回路へ入力されるべき前記制御信号を遮断するため、リセット回路からリセット信号が発生する。リセット信号は前記制御論理回路をもリセットするので、定着器のヒータへの給電を導通／遮断するスイッチ手段を遮断し、ヒータへの給電を停止させる。
【００１５】
このように本発明では、異常状態発生時のヒータへの給電を停止するために既存のリセット回路を使用するので、従来のようなハードウェア量の過大なエラータイマ回路を削除することができる。また、エラー発生後、ＣＰＵへのリセットをかけ、自動的にシステムを再スタートさせることができる。
【００１６】
前記スイッチ手段は、例えば、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である。
【００１７】
前記異常判断回路は、例えば、ヒータの温度異常および前記トライアック異常の少なくとも一方である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１９】
図１に、本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す。この構成は、図２に示した構成と類似するが、ＡＳＩＣ２０２の内部構成が異なる。図２の説明と一部重複するが図１について説明する。
【００２０】
図２で前述したように、ＣＰＵ２０１は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ（図示せず）と接続されている。特定用途向け集積回路ＡＳＩＣ２０２は、定着器のヒータ２０４を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。ＣＰＵ２０１とＡＳＩＣ２０２とは、バス（ＢＵＳ）にて結合されている。リセット回路２０３は、ウォッチドッグクロック（ＷａｔｃｈＤｏｇＣｌｋ）３０２を監視し、このクロックが所定時間継続して途絶えたときに、リセット（ｒｅｓｅｔ）信号３０１を出力する集積回路である。リセット回路２０３は、通常の電源ＯＮ時におけるパワーＯＮリセットの役割も有している。
【００２１】
定着器のヒータ２０４へは、トライアック回路２０５およびリレー（ＲＬ）２０６を介して交流電源ＡＣが接続される。トライアック回路２０５の内部構成は図３で説明したとおりである。トライアック回路２０５およびリレー２０６は、ＢＵＳを介したＣＰＵ２０１からの設定に従ってＡＳＩＣ２０２のトライアック＆リレー制御論理回路２２０によりそれぞれゲート２１３，２１４を介してＴＲドライブ信号２０９およびＲＬドライブ信号２１０により制御される。ＴＲドライブ信号２０９は、定着器の温度センサとしてのサーミスタ２０７により検出される温度に応じて、トライアック回路２０５の導通状態を制御するための信号である。この制御は、サーミスタ２０７の検出温度情報を受けたＣＰＵ２０１が、ＡＳＩＣ２０２を介して行うものであり、一般的にＡＣ入力のゼロクロス信号を基点とした位相制御等が用いられることが多い。つまり、ＣＰＵ２０１の命令によりＡＳＩＣ２０２内のトライアック＆リレー論理回路２２０が位相制御信号（ＴＲドライブ信号２０９）を出力することになる。ＲＬドライブ信号２１０は、通常時にはリレー２０６をオンさせ、異常時にオフさせるための信号である。ＡＳＩＣ２０２の異常判断回路２１１は、トライアック回路２０５から出力されるトライアック異常（ＡＢ）信号２０８およびサーミスタ２０７から出力される温度検出信号を受けて、異常判断を行う。トライアック回路２０５は、後述するように内部にトライアックのＯＮ／ＯＦＦを検出する素子を有し、この素子の出力であるトライアック異常（ＡＢ）信号２０８はトライアックに電流が流れているか否かを示す信号である。異常判断回路２１１は、温度異常の検出時にエラー検出信号（ＥＲＲＯＵＴ）２１２を出力し、トライアック回路２０５の異常検出時にエラー検出信号２２２を出力する。
【００２２】
定着器の異常状態としての定着器異常加熱とトライアックショートの二つについては前述したとおりである。
【００２３】
ＣＰＵ２０１は、ＡＳＩＣ２０２を介し、一定周期（ＴＷＣ）を有するウォッチドッグクロック（ＷａｔｃｈＤｏｇＣｌｋ）３０２を発生する。リセット回路２０３は、ウォッチドッグクロック３０２の立下りエッジに反応し、ウォッチドッグタイマ５００（後述）がクリアされる。ウォッチドッグクロック３０２は、ソフトプログラム（ＲＯＭの中に格納されている。ここでは図示無し。）によって、リセット信号３０１が発生する周期より短い周期でクリアされるようにプログラムされている。したがって、ソフトプログラムが正常に動作している限り、ウォッチドッグクロック３０２が周期的に発生してリセット信号３０１の発生を抑止し続けるので、リセット信号３０１が発生することはない。しかし、ソフトプログラムのバグにより暴走した場合、もしくは、タスクが無限ループ等に入ってしまった場合、つまり、正常動作できなくなると、リセット信号３０１が発生する。これによりシステム全体がリセットされる。本実施の形態では、ＣＰＵ２０１とＡＳＩＣ２０２の両リセット入力端子ＲＳＴにリセット信号３０１が入力される。
【００２４】
図１と図２とを対比すれば分かるように、本実施の形態では、図１におけるエラータイマ回路２１５を削除している。本発明者は、このエラータイマ回路２１５に代えて、以下に詳述するように、既存の前記リセット回路２０３の機能を利用することに想到した。
【００２５】
図４に、リセット回路２０３の構成例を示す。リセット回路２０３は、ウォッチドッグタイマ５００と出力回路５２０からなる。出力回路５２０は、オープンコレクタのトランジスタ５１１からなり、ウォッチドッグタイマ２０２の出力を反転して出力する。
【００２６】
ウォッチドッグタイマ５００は、定電流源５０２の電流を充電するコンデンサ５０１とこのコンデンサ５０１に充電された電荷を放電させるスイッチとしてのトランジスタ５０６、この充放電を、コンデンサ電圧（電位）の上限および下限の閾値電圧ＶＨ５０３，ＶＬ５０７の間で反復させるための比較器５０８ａ，５０８ｂ、論理和ゲート５０５およびＳＲラッチ（フリップフロップ）５０４を有する。ウォッチドッグタイマ５００は、さらに、コンデンサ電圧が閾値電圧ＶＨ５０３に達したときにリセット信号５１５を発生させるＳＲラッチ５１２、およびウォッチドッグクロック３０２の立ち下がりエッジを受けて、ゲート５０５の一方の入力端に負のパルス信号を生成するパルス発生回路５０３を有する。
【００２７】
定電流源５０２からコンデンサ５０１へ充電電流が流れ込むと、コンデンサ５０１の電圧が徐々に増加していく。このコンデンサ電圧が閾値電圧ＶＨ５０３に達する前にウォッチドッグクロック３０２が立ち下がると、ｗａｔｃｈ＿ｃｌｋ＿ａ信号１０５も立ち下がり、その結果、パルス発生回路５０３にて微分パルスが発生され、ＳＲラッチ５０４がセットされ、トランジスタ５０６がＯＮする。その結果、コンデンサ５０１が放電され、そのコンデンサ電圧が下がる。コンデンサ電圧が閾値電圧ＶＬ５０７より低下すると、ＳＲラッチ５０４がリセットされトランジスタ５０６がＯＦＦとなり、コンデンサ５０１にふたたび充電が開始される。再度、コンデンサ電圧が閾値電圧ＶＨ５０３に達する前にウォッチドッグクロック３０２が立ち下がると、上記動作を繰り返す。
【００２８】
ウォッチドッグクロック３０２が入力されなくなると、コンデンサ電圧が閾値電圧ＶＨ５０３に達し、ゲート５０９を介してＳＲラッチ５１２をセットし、これによりリセット信号５１５が発生する。このリセット信号５１５はトランジスタ５１１で反転され、リセット信号３０１をＬレベルにする。
【００２９】
図５にウォッチドッグタイマ５００の動作概略波形を示す。ウォッチドッグクロック３０２が一定周期（ＴＷＣ）で発生している間（図５の領域ＴＮ）、ウォッチドッグタイマ５００は短い周期ＴＷＣでクリアされ続けるので、リセット信号３０１はＨレベルのままである。その後、何らかの理由でウォッチドッグクロック３０２が途絶えると、ウォッチドッグタイマ５００の上記コンデンサ電圧が上昇を続け、時間ＴＷ経過後に閾値電圧ＶＨ５０３に達する。これによってリセット信号３０１がＬレベルに変化する（すなわちリセット信号は発生する）。
【００３０】
このようなリセット回路２０３を異常状態対処に利用するために、この例では論理積ゲートで構成されるゲート１０１を設ける。このゲート１０１には、ＣＰＵ２０１からの制御信号２１９とともに、エラー出力信号２１２，２２２を入力する。このゲート１０１は、エラー検出信号２１２，２２２が共にＨレベル（正常状態）のときに、制御信号２１９をウォッチドッグクロック３０２として通過させるよう機能する。
【００３１】
図６に、本実施の形態におけるリセット回路２０３内のウォッチドッグタイマ５００の動作に関連する信号の概略波形を示す。エラー検出信号（ＥＲＲＯＵＴ）２１２または２２２のいずれもがＨレベルにある間は、ゲート１０１がウォッチドッグクロック３０２を通過させるので、ウォッチドッグタイマ５００が周期的にクリアされ、リセット信号３０１の発生は抑止される。ＥＲＲＯＵＴ２１２または２２２のいずれかがＬレベルとなったとき（図６の▲１▼）、その間、ゲート１０１がウォッチドッグクロック３０２を遮断するので、ウォッチドッグタイマ５００のコンデンサ電圧は上昇する。但し、コンデンサ電圧が閾値電圧ＶＨ５０３に達する前に正常状態（Ｈレベル）に復帰した場合には、再度ウォッチドッグクロック３０２が導通し、ウォッチドッグタイマ５００がクリアされる。ＥＲＲＯＵＴ２１２または２２２のいずれかが時間ＴＷを超えてＬレベルとなったときには（図６の▲２▼）、ウォッチドッグタイマ５００のコンデンサ電圧が閾値電圧ＶＨ５０３に達するため、リセット信号３０１が出力（Ｌレベル）され、ＡＳＩＣ２０２を含めてシステムがリセットされる。ＡＳＩＣ２０２がリセットされると、トライアック回路２０５およびリレー２０６をそれぞれ駆動するＴＲドライブ信号２０９およびＲＬドライブ信号２１０も出力されなくなるので、ヒータ２０４への給電は停止状態となり、所期の目的が達成される。
【００３２】
本実施の形態によれば、異常状態への対処時に、ＣＰＵ２０１のリセットも行われる。これにより、リセット解除後に、異常要因が取り除かれていれば、そのまま、システムは自動的に再スタートし、通常動作となる。
【００３３】
本実施の形態によれば、ＡＳＩＣ２０２内のエラータイマ回路２１５およびゲート２１３，２１４が削除される代わりにゲート１０１が必要となるが、そのハードウェア量の差は大きく、ハードウェアの削減効果が大きいことは明白である。
【００３４】
なお、本実施の形態では、ウォッチドッグタイマ５００の時間ＴＷが図２のエラータイマの設定時間と等価に働く。この場合、異常の種類によって当該設定時間を変えることができないが、特に問題とはならない。
【００３５】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、異常状態として定着器の温度異常およびトライアック異常を例として挙げたが、これらに限るものではなく、他の異常状態、例えば、リレーの溶着、モータ異常等であってもよい。
【００３６】
【発明の効果】
本発明により、画像形成装置の定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができ、その結果、装置コストの低減を図ることができる。また、異常状態発生後、ＣＰＵへのリセットが自動的に入るため、異常状態発生要因が取り除かれた場合、自動再スタートが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す図である。
【図２】従来の画像形成装置の定着器関連の制御部の構成を示す図である。
【図３】図１内に示したトライアック回路２０５の内部構造を示す回路図である。
【図４】図１内に示したリセット回路２０３の構成例を示す図である。
【図５】従来のウォッチドッグタイマの動作概略波形を示す波形図である。
【図６】図１内に示したリセット回路内のウォッチドッグタイマの動作概略波形を示す波形図である。
【符号の説明】
１０１…ゲート
２０１…ＣＰＵ
２０２…ＡＳＩＣ
２０３…リセット回路
２０４…ヒータ
２０５…トライアック回路
２０６…リレー（ＲＬ）
２０７…サーミスタ
２１１…異常判断回路
２１３，２１４…ゲート
２１５…エラータイマ回路
２２０…トライアック＆ＲＬ制御回路
５００…ウォッチドッグタイマ
【発明の属する技術分野】
本発明は、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）とリセット回路を有し、かつ、定着器の異常発生時にヒータヘの給電を停止するための手段を有する画像形成装置に関するものである。
【０００２】
【従来の技術】
本発明の課題をよりよく理解するために、まず従来の技術について、特にＣＰＵで制御される画像形成装置に用いられているリセット回路について、簡単に説明する。
【０００３】
図２にリセット回路２０３を含む画像形成装置の定着器関連の制御部の構成を示す。ＣＰＵ２０１は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ（図示せず）と接続されている。特定用途向け集積回路ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２０２は、定着器のヒータ２０４を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。ＣＰＵ２０１とＡＳＩＣ２０２とは、バス（ＢＵＳ）にて結合されている。
【０００４】
ＡＳＩＣ２０２の異常判断回路２１１は、トライアック回路２０５から出力されるトライアック異常（ＡＢ）信号２０８およびサーミスタ２０７から出力される温度検出信号を受けて、異常判断を行う。異常判断回路２１１は、温度異常の検出時にエラー検出信号（ＥＲＲＯＵＴ）２１２を出力し、トライアックの異常検出時にエラー検出信号２２２を出力する。
【０００５】
図２の言及しない部分については、後述する本発明の実施の形態において説明する。
【０００６】
ここで、定着器の異常発生時の動作について説明する。ここでは、異常状態を定着器異常加熱とトライアックショートの二つについて説明する。
【０００７】
（１）定着器温度異常加熱の場合
サーミスタ２０７で検出された温度が規定値以上の温度を示した場合、ＡＳＩＣ２０２の異常判断回路２１１がエラー検出信号（ＥＲＲＯＵＴ）２１２を出力する。ＥＲＲＯＵＴ２１２が規定時間以上連続してつづいた場合のみ、第１のゲート２１３と第２のゲート２１４を閉じて、トライアック回路２０５とリレー（ＲＬ）２０６をＯＦＦにすることによりヒータ２０４ヘの給電を停止する。前記規定時間は、エラータイマ回路２１５にて測定される。サーミスタ２０７からの温度検出には、静電ノイズ、定着ローラの温度検出の応答性等の関係から規定時間以上連続してＥＲＲＯＵＴ２１２が出力しない限りヒータ２０４ヘの給電を停止しないようにしている。つまり、多少のノイズやヒータローラの温度オーバーシュートには、反応しないようにしている。このときのエラータイマ回路２１５は、１秒〜３秒を設定している場合が多い。
【０００８】
（２）トライアックショートの場合
図３にトライアック回路２０５の内部構造を示す。ＡＣ入力端と出力端にパラレルに抵抗２３０とフォトインタラプタのフォトダイオード２３１とを直列接続したものを有する。トライアック２３４がＯＦＦしている場合はフォトダイオード２３１が発光し、トライアック２３４がＯＮしている場合はフォトダイオード２３１が消灯することにより、フォトトランジスタ２３２が受光の有無に応じてトライアックＡＢ信号２０８を生成している。ＡＳＩＣ２０２内の異常判断回路２１１は、ＴＲドライブ信号２０９とトライアックＡＢ信号２０８の論理をとり、その動作が不一致の場合にＥＲＲＯＵＴ２１２を出力する。その後は、前記定着器温度異常加熱の場合と同様に、ＥＲＲＯＵＴ２１２が規定時間以上連続して続いた場合に、第１のゲート２１３と第２のゲート２１４を閉じて、トライアック回路２０５とリレー２０６をＯＦＦにすることによりヒータ２０４ヘの給電を停止する。ここで、ＴＲドライブ信号２０９とトライアックＡＢ信号２０８の論理を判断する場合、やはり静電ノイズや、ＡＣ電源が入力されてからトライアックＡＢ信号２０８が出力されるまでの時間差等が発生するため、ＥＲＲＯＵＴ２１２により規定時間以上経過したとき、トライアック回路２０５とリレー２０６をＯＦＦしている。この規定時間もやはり１秒〜３秒に設定している場合が多い。
【０００９】
エラータイマ回路２１５は、上記二つの異常状態に対して異なる時間に対応するためにタイマ２１５ａとタイマ２１５ｂとを有し、両者の出力は論理和ゲート２１５ｃを介して両ゲート２１３，２１４に出力される。
【００１０】
【発明が解決しようとする課題】
上記従来の技術では、エラータイマ回路２１５を構成するために膨大なゲート数をＡＳＩＣ２０２内に必要としてしまう。そのためにＡＳＩＣ２０２そのもののコストが上がってしまう結果となる。エラータイマ回路２１５は、１秒〜３秒のカウントが必要なため、仮に２０ＭＨｚのシステムクロックで３秒をカウントするとした場合、ＥＡ６０Ｈ（Ｈは１６進数を表す）までカウントできるタイマを用意しなければならない。
【００１１】
また、システムクロック２０ＭＨｚとは、別にエラータイマ回路２１５のカウント周波数を数ＫＨｚにして対応すれば、タイマのカウント数を減らすことが出来るためゲート数は減るが、ＡＳＩＣ２０２への入力クロックが二つとなり、ＡＳＩＣ２０２のタイミング検証を行う際に非常な労力を必要とする。さらには、カウント周波数用の発振器（もしくは、発振子）を用意しなければならず、コスト高となってしまう。
【００１２】
本発明は、このような背景においてなされたものであり、その目的は、定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができる画像形成装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明による画像形成装置は、ＣＰＵおよび定着器を備えた画像形成装置において、定着器のヒータへの給電を導通／遮断するスイッチ手段と、このスイッチ手段の導通／遮断を制御する制御論理回路と、前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、ＣＰＵにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記ＣＰＵおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、前記異常判断回路から出力されるエラー検出信号に応じて前記ＣＰＵにより周期的に発生される制御信号の前記リセット回路への導通／遮断を行うゲート手段とを備えたことを特徴とする。
【００１４】
この構成では、異常判断回路から出力されるエラー検出信号は、従来のようなエラータイマ回路に入力するのではなく、前記ゲート手段の制御信号として用いる。これにより、エラー検出信号の発生時にはリセット回路へ入力されるべき前記制御信号を遮断するため、リセット回路からリセット信号が発生する。リセット信号は前記制御論理回路をもリセットするので、定着器のヒータへの給電を導通／遮断するスイッチ手段を遮断し、ヒータへの給電を停止させる。
【００１５】
このように本発明では、異常状態発生時のヒータへの給電を停止するために既存のリセット回路を使用するので、従来のようなハードウェア量の過大なエラータイマ回路を削除することができる。また、エラー発生後、ＣＰＵへのリセットをかけ、自動的にシステムを再スタートさせることができる。
【００１６】
前記スイッチ手段は、例えば、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である。
【００１７】
前記異常判断回路は、例えば、ヒータの温度異常および前記トライアック異常の少なくとも一方である。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００１９】
図１に、本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す。この構成は、図２に示した構成と類似するが、ＡＳＩＣ２０２の内部構成が異なる。図２の説明と一部重複するが図１について説明する。
【００２０】
図２で前述したように、ＣＰＵ２０１は、本装置全体の制御を司るプロセッサであり、制御プログラムおよびデータを格納するメモリ（図示せず）と接続されている。特定用途向け集積回路ＡＳＩＣ２０２は、定着器のヒータ２０４を制御するための制御ハードウェアおよびその異常状態に対処するためのハードウェアを内蔵している。ＣＰＵ２０１とＡＳＩＣ２０２とは、バス（ＢＵＳ）にて結合されている。リセット回路２０３は、ウォッチドッグクロック（ＷａｔｃｈＤｏｇＣｌｋ）３０２を監視し、このクロックが所定時間継続して途絶えたときに、リセット（ｒｅｓｅｔ）信号３０１を出力する集積回路である。リセット回路２０３は、通常の電源ＯＮ時におけるパワーＯＮリセットの役割も有している。
【００２１】
定着器のヒータ２０４へは、トライアック回路２０５およびリレー（ＲＬ）２０６を介して交流電源ＡＣが接続される。トライアック回路２０５の内部構成は図３で説明したとおりである。トライアック回路２０５およびリレー２０６は、ＢＵＳを介したＣＰＵ２０１からの設定に従ってＡＳＩＣ２０２のトライアック＆リレー制御論理回路２２０によりそれぞれゲート２１３，２１４を介してＴＲドライブ信号２０９およびＲＬドライブ信号２１０により制御される。ＴＲドライブ信号２０９は、定着器の温度センサとしてのサーミスタ２０７により検出される温度に応じて、トライアック回路２０５の導通状態を制御するための信号である。この制御は、サーミスタ２０７の検出温度情報を受けたＣＰＵ２０１が、ＡＳＩＣ２０２を介して行うものであり、一般的にＡＣ入力のゼロクロス信号を基点とした位相制御等が用いられることが多い。つまり、ＣＰＵ２０１の命令によりＡＳＩＣ２０２内のトライアック＆リレー論理回路２２０が位相制御信号（ＴＲドライブ信号２０９）を出力することになる。ＲＬドライブ信号２１０は、通常時にはリレー２０６をオンさせ、異常時にオフさせるための信号である。ＡＳＩＣ２０２の異常判断回路２１１は、トライアック回路２０５から出力されるトライアック異常（ＡＢ）信号２０８およびサーミスタ２０７から出力される温度検出信号を受けて、異常判断を行う。トライアック回路２０５は、後述するように内部にトライアックのＯＮ／ＯＦＦを検出する素子を有し、この素子の出力であるトライアック異常（ＡＢ）信号２０８はトライアックに電流が流れているか否かを示す信号である。異常判断回路２１１は、温度異常の検出時にエラー検出信号（ＥＲＲＯＵＴ）２１２を出力し、トライアック回路２０５の異常検出時にエラー検出信号２２２を出力する。
【００２２】
定着器の異常状態としての定着器異常加熱とトライアックショートの二つについては前述したとおりである。
【００２３】
ＣＰＵ２０１は、ＡＳＩＣ２０２を介し、一定周期（ＴＷＣ）を有するウォッチドッグクロック（ＷａｔｃｈＤｏｇＣｌｋ）３０２を発生する。リセット回路２０３は、ウォッチドッグクロック３０２の立下りエッジに反応し、ウォッチドッグタイマ５００（後述）がクリアされる。ウォッチドッグクロック３０２は、ソフトプログラム（ＲＯＭの中に格納されている。ここでは図示無し。）によって、リセット信号３０１が発生する周期より短い周期でクリアされるようにプログラムされている。したがって、ソフトプログラムが正常に動作している限り、ウォッチドッグクロック３０２が周期的に発生してリセット信号３０１の発生を抑止し続けるので、リセット信号３０１が発生することはない。しかし、ソフトプログラムのバグにより暴走した場合、もしくは、タスクが無限ループ等に入ってしまった場合、つまり、正常動作できなくなると、リセット信号３０１が発生する。これによりシステム全体がリセットされる。本実施の形態では、ＣＰＵ２０１とＡＳＩＣ２０２の両リセット入力端子ＲＳＴにリセット信号３０１が入力される。
【００２４】
図１と図２とを対比すれば分かるように、本実施の形態では、図１におけるエラータイマ回路２１５を削除している。本発明者は、このエラータイマ回路２１５に代えて、以下に詳述するように、既存の前記リセット回路２０３の機能を利用することに想到した。
【００２５】
図４に、リセット回路２０３の構成例を示す。リセット回路２０３は、ウォッチドッグタイマ５００と出力回路５２０からなる。出力回路５２０は、オープンコレクタのトランジスタ５１１からなり、ウォッチドッグタイマ２０２の出力を反転して出力する。
【００２６】
ウォッチドッグタイマ５００は、定電流源５０２の電流を充電するコンデンサ５０１とこのコンデンサ５０１に充電された電荷を放電させるスイッチとしてのトランジスタ５０６、この充放電を、コンデンサ電圧（電位）の上限および下限の閾値電圧ＶＨ５０３，ＶＬ５０７の間で反復させるための比較器５０８ａ，５０８ｂ、論理和ゲート５０５およびＳＲラッチ（フリップフロップ）５０４を有する。ウォッチドッグタイマ５００は、さらに、コンデンサ電圧が閾値電圧ＶＨ５０３に達したときにリセット信号５１５を発生させるＳＲラッチ５１２、およびウォッチドッグクロック３０２の立ち下がりエッジを受けて、ゲート５０５の一方の入力端に負のパルス信号を生成するパルス発生回路５０３を有する。
【００２７】
定電流源５０２からコンデンサ５０１へ充電電流が流れ込むと、コンデンサ５０１の電圧が徐々に増加していく。このコンデンサ電圧が閾値電圧ＶＨ５０３に達する前にウォッチドッグクロック３０２が立ち下がると、ｗａｔｃｈ＿ｃｌｋ＿ａ信号１０５も立ち下がり、その結果、パルス発生回路５０３にて微分パルスが発生され、ＳＲラッチ５０４がセットされ、トランジスタ５０６がＯＮする。その結果、コンデンサ５０１が放電され、そのコンデンサ電圧が下がる。コンデンサ電圧が閾値電圧ＶＬ５０７より低下すると、ＳＲラッチ５０４がリセットされトランジスタ５０６がＯＦＦとなり、コンデンサ５０１にふたたび充電が開始される。再度、コンデンサ電圧が閾値電圧ＶＨ５０３に達する前にウォッチドッグクロック３０２が立ち下がると、上記動作を繰り返す。
【００２８】
ウォッチドッグクロック３０２が入力されなくなると、コンデンサ電圧が閾値電圧ＶＨ５０３に達し、ゲート５０９を介してＳＲラッチ５１２をセットし、これによりリセット信号５１５が発生する。このリセット信号５１５はトランジスタ５１１で反転され、リセット信号３０１をＬレベルにする。
【００２９】
図５にウォッチドッグタイマ５００の動作概略波形を示す。ウォッチドッグクロック３０２が一定周期（ＴＷＣ）で発生している間（図５の領域ＴＮ）、ウォッチドッグタイマ５００は短い周期ＴＷＣでクリアされ続けるので、リセット信号３０１はＨレベルのままである。その後、何らかの理由でウォッチドッグクロック３０２が途絶えると、ウォッチドッグタイマ５００の上記コンデンサ電圧が上昇を続け、時間ＴＷ経過後に閾値電圧ＶＨ５０３に達する。これによってリセット信号３０１がＬレベルに変化する（すなわちリセット信号は発生する）。
【００３０】
このようなリセット回路２０３を異常状態対処に利用するために、この例では論理積ゲートで構成されるゲート１０１を設ける。このゲート１０１には、ＣＰＵ２０１からの制御信号２１９とともに、エラー出力信号２１２，２２２を入力する。このゲート１０１は、エラー検出信号２１２，２２２が共にＨレベル（正常状態）のときに、制御信号２１９をウォッチドッグクロック３０２として通過させるよう機能する。
【００３１】
図６に、本実施の形態におけるリセット回路２０３内のウォッチドッグタイマ５００の動作に関連する信号の概略波形を示す。エラー検出信号（ＥＲＲＯＵＴ）２１２または２２２のいずれもがＨレベルにある間は、ゲート１０１がウォッチドッグクロック３０２を通過させるので、ウォッチドッグタイマ５００が周期的にクリアされ、リセット信号３０１の発生は抑止される。ＥＲＲＯＵＴ２１２または２２２のいずれかがＬレベルとなったとき（図６の▲１▼）、その間、ゲート１０１がウォッチドッグクロック３０２を遮断するので、ウォッチドッグタイマ５００のコンデンサ電圧は上昇する。但し、コンデンサ電圧が閾値電圧ＶＨ５０３に達する前に正常状態（Ｈレベル）に復帰した場合には、再度ウォッチドッグクロック３０２が導通し、ウォッチドッグタイマ５００がクリアされる。ＥＲＲＯＵＴ２１２または２２２のいずれかが時間ＴＷを超えてＬレベルとなったときには（図６の▲２▼）、ウォッチドッグタイマ５００のコンデンサ電圧が閾値電圧ＶＨ５０３に達するため、リセット信号３０１が出力（Ｌレベル）され、ＡＳＩＣ２０２を含めてシステムがリセットされる。ＡＳＩＣ２０２がリセットされると、トライアック回路２０５およびリレー２０６をそれぞれ駆動するＴＲドライブ信号２０９およびＲＬドライブ信号２１０も出力されなくなるので、ヒータ２０４への給電は停止状態となり、所期の目的が達成される。
【００３２】
本実施の形態によれば、異常状態への対処時に、ＣＰＵ２０１のリセットも行われる。これにより、リセット解除後に、異常要因が取り除かれていれば、そのまま、システムは自動的に再スタートし、通常動作となる。
【００３３】
本実施の形態によれば、ＡＳＩＣ２０２内のエラータイマ回路２１５およびゲート２１３，２１４が削除される代わりにゲート１０１が必要となるが、そのハードウェア量の差は大きく、ハードウェアの削減効果が大きいことは明白である。
【００３４】
なお、本実施の形態では、ウォッチドッグタイマ５００の時間ＴＷが図２のエラータイマの設定時間と等価に働く。この場合、異常の種類によって当該設定時間を変えることができないが、特に問題とはならない。
【００３５】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、異常状態として定着器の温度異常およびトライアック異常を例として挙げたが、これらに限るものではなく、他の異常状態、例えば、リレーの溶着、モータ異常等であってもよい。
【００３６】
【発明の効果】
本発明により、画像形成装置の定着器の異常状態発生時に当該異常状態に対する対策を行うためのハードウェア構成を簡略化することができ、その結果、装置コストの低減を図ることができる。また、異常状態発生後、ＣＰＵへのリセットが自動的に入るため、異常状態発生要因が取り除かれた場合、自動再スタートが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態による画像形成装置の定着器関連の制御部の構成を示す図である。
【図２】従来の画像形成装置の定着器関連の制御部の構成を示す図である。
【図３】図１内に示したトライアック回路２０５の内部構造を示す回路図である。
【図４】図１内に示したリセット回路２０３の構成例を示す図である。
【図５】従来のウォッチドッグタイマの動作概略波形を示す波形図である。
【図６】図１内に示したリセット回路内のウォッチドッグタイマの動作概略波形を示す波形図である。
【符号の説明】
１０１…ゲート
２０１…ＣＰＵ
２０２…ＡＳＩＣ
２０３…リセット回路
２０４…ヒータ
２０５…トライアック回路
２０６…リレー（ＲＬ）
２０７…サーミスタ
２１１…異常判断回路
２１３，２１４…ゲート
２１５…エラータイマ回路
２２０…トライアック＆ＲＬ制御回路
５００…ウォッチドッグタイマ
Claims (3)
- ＣＰＵおよび定着器を備えた画像形成装置において、
定着器のヒータへの給電を導通／遮断するスイッチ手段と、
このスイッチ手段の導通／遮断を制御する制御論理回路と、
前記定着器の異常状態の発生を検出してエラー検出信号を発生する異常判断回路と、
ＣＰＵにより周期的に発生される制御信号でクリアされ、この制御信号が途切れたときに前記ＣＰＵおよび前記制御論理回路に対するリセット信号を発生するリセット回路と、
前記異常判断回路から出力されるエラー検出信号に応じて前記ＣＰＵにより周期的に発生される制御信号の前記リセット回路への導通／遮断を行うゲート手段と
を備えたことを特徴とする画像形成装置。 - 前記スイッチ手段は、前記ヒータのオンオフ制御を行うトライアック、および、通常時に導通し異常発生時に遮断されるリレーの少なくとも一方である請求項１記載の画像形成装置。
- 前記異常判断回路は、ヒータの温度異常および前記トライアック異常の少なくとも一方である請求項２記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381493A JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381493A JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004212601A true JP2004212601A (ja) | 2004-07-29 |
Family
ID=32817391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381493A Withdrawn JP2004212601A (ja) | 2002-12-27 | 2002-12-27 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004212601A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1780607A2 (en) * | 2005-10-25 | 2007-05-02 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
| EP1939694A2 (en) | 2006-12-29 | 2008-07-02 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
| JP2008236614A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
| JP2008236616A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
| JP2012002881A (ja) * | 2010-06-14 | 2012-01-05 | Canon Inc | 加熱装置及び電圧検知回路 |
| US8352756B2 (en) | 2009-02-25 | 2013-01-08 | Fuji Xerox Co., Ltd. | Image processing apparatus |
| CN107861352A (zh) * | 2016-09-21 | 2018-03-30 | 京瓷办公信息系统株式会社 | 图像形成装置 |
| JP2020061934A (ja) * | 2017-05-05 | 2020-04-16 | ウェーバー‐スティーブン プロダクツ エルエルシー | 電流保護回路を有する電気グリルの無線制御及び状態監視 |
| US11454677B2 (en) | 2016-07-01 | 2022-09-27 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
| US11622420B2 (en) | 2016-07-01 | 2023-04-04 | Weber-Stephen Products Llc | Electric grill with current protection circuitry |
| US11703928B2 (en) | 2016-07-01 | 2023-07-18 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
-
2002
- 2002-12-27 JP JP2002381493A patent/JP2004212601A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711280B2 (en) | 2005-10-25 | 2010-05-04 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
| EP1780607A3 (en) * | 2005-10-25 | 2007-06-20 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
| EP1780607A2 (en) * | 2005-10-25 | 2007-05-02 | Ricoh Company, Ltd. | Image forming apparatus, fixation device and heat control method for a fixation device |
| EP1939694A2 (en) | 2006-12-29 | 2008-07-02 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
| EP1939694A3 (en) * | 2006-12-29 | 2013-10-09 | Samsung Electronics Co., Ltd. | Image forming apparatus comprising a malfunction detector and control method thereof |
| JP2008236616A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
| JP2008236614A (ja) * | 2007-03-23 | 2008-10-02 | Kyocera Mita Corp | 画像形成装置、画像形成方法及びアプリケーションプログラム |
| US8352756B2 (en) | 2009-02-25 | 2013-01-08 | Fuji Xerox Co., Ltd. | Image processing apparatus |
| JP2012002881A (ja) * | 2010-06-14 | 2012-01-05 | Canon Inc | 加熱装置及び電圧検知回路 |
| US11454677B2 (en) | 2016-07-01 | 2022-09-27 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
| US11622420B2 (en) | 2016-07-01 | 2023-04-04 | Weber-Stephen Products Llc | Electric grill with current protection circuitry |
| US11703928B2 (en) | 2016-07-01 | 2023-07-18 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
| US11860240B2 (en) | 2016-07-01 | 2024-01-02 | Weber-Stephen Products Llc | Wireless control and status monitoring for electric grill with current protection circuitry |
| US12105572B2 (en) | 2016-07-01 | 2024-10-01 | Weber-Stephen Products Llc | Digital power supply with wireless monitoring and control |
| CN107861352A (zh) * | 2016-09-21 | 2018-03-30 | 京瓷办公信息系统株式会社 | 图像形成装置 |
| JP2020061934A (ja) * | 2017-05-05 | 2020-04-16 | ウェーバー‐スティーブン プロダクツ エルエルシー | 電流保護回路を有する電気グリルの無線制御及び状態監視 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2556436C2 (ru) | Устройство формирования изображения, которое переключается в состояние, в котором возможна быстрая активация, способ управления данным устройством и носитель данных | |
| JP2004212601A (ja) | 画像形成装置 | |
| JPH05210431A (ja) | 補助電池操作回路及び電源 | |
| JP2007520008A (ja) | デジタル処理システムにおけるオーバークロックのための方法及び装置 | |
| JPH07200092A (ja) | コンピュータシステムおよびその電力管理装置 | |
| JP2013114147A (ja) | 加熱装置、及び画像形成装置 | |
| US20120173909A1 (en) | Controlling auxiliary power to logic devices | |
| JPH0844594A (ja) | データ処理装置 | |
| JP2004070767A (ja) | 制御装置 | |
| CN112000505A (zh) | 一种分时段可靠的看门狗电路及其控制方法 | |
| JPH0443436A (ja) | マイクロプロセッサを有する装置 | |
| JP4463115B2 (ja) | 半導体装置 | |
| JP2017004259A (ja) | マイクロコントローラ | |
| JP3903716B2 (ja) | マイクロコンピュータ | |
| JP2000122477A (ja) | 画像形成装置 | |
| JP5456705B2 (ja) | 画像形成装置 | |
| JPH08147064A (ja) | 間欠動作回路 | |
| JP4394622B2 (ja) | 自動復旧回路及び自動復旧方法 | |
| JP3187906B2 (ja) | 電源回路 | |
| JP4381948B2 (ja) | 電源制御システム、複合機 | |
| JPS6152468B2 (ja) | ||
| JP2002278657A (ja) | 電源遮断装置 | |
| JP2978508B2 (ja) | マイクロコンピュータ | |
| US20030149868A1 (en) | Method and circuit arrangement for monitoring the operation of a processor | |
| JP4303335B2 (ja) | 小型装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |