JPH02257660A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02257660A
JPH02257660A JP1076832A JP7683289A JPH02257660A JP H02257660 A JPH02257660 A JP H02257660A JP 1076832 A JP1076832 A JP 1076832A JP 7683289 A JP7683289 A JP 7683289A JP H02257660 A JPH02257660 A JP H02257660A
Authority
JP
Japan
Prior art keywords
holding member
chip
semiconductor chip
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1076832A
Other languages
English (en)
Other versions
JPH0770642B2 (ja
Inventor
Tomohide Terajima
知秀 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1076832A priority Critical patent/JPH0770642B2/ja
Priority to US07/387,762 priority patent/US4984063A/en
Priority to DE4009974A priority patent/DE4009974C2/de
Publication of JPH02257660A publication Critical patent/JPH02257660A/ja
Publication of JPH0770642B2 publication Critical patent/JPH0770642B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に係り、特に広い温度範囲にわ
たって良好な特性を示す半導体装置に関する。
〔従来の技術〕
第６図はパワーＭＯＳＦＥＴを用いた従来のディスクリ
ート素子の断面図、第７図は樹脂モールドする前の第６
図の素子の平面図である。半導体チップ（１）が金属板
からなるチップ保持部材く５）の上に搭載されている。
チップ保持部材（５）に接合される半導体チップ（１）
の下面にはドレイン電極が形成されており、このトレイ
ン電極がチップ保持部材（５）に電気的に接続されてい
る。一方、半導体チップ（１）の上面にはゲート電極（
３）及びソース電極〈４）が形成されており、これらの
ゲート電極（３）及びソース電極（４）がそれぞれワイ
ヤ（２）によりゲート電極用リード（７）及びソース電
極用リード（８）に接続されている。ゲート電極用リー
ド（７）及びソース電極用リードく８）はチップ保持部
材（５）から隔離されて設けられており、チップ保持部
材（５）とは電気的に絶縁されている。また、ドレイン
電極用リード（９）がチップ保持部材（５）と一体的に
形成されている。さらに、半導体チップ（１）、ワイヤ
（２）及び各リード（７）〜（９）の−部がモールド樹
脂（６）によりモールドされている。
このディスクリート素子の放熱性を高めるために、モー
ルド樹脂（６）はチップ保持部材く５）の上面側にのみ
設けられ、チップ保持部材（５）の下面は外部に露出し
ている。
このディスクリ−１−素子の使用時には、ソース電極用
リード（８）及びトレイン電極用リード（９）を介して
半導体チップ（１）のソース電極く４）とドレイン電極
との間に数１０へ一数１００ｖの電圧が印加され、ゲー
ト電極（３）に電圧が加えられないときにはディスクリ
−１−素子がオフ状態となって、ソース・ドレイン間電
圧は維持される。そして、ゲート電極（３）に数Ｖの電
圧が加えられると、ディスクリート素子はオン状態とな
り、ソース電極（４）からトレイン電極へ向かってこの
ディスクリート素子の上面及び下面と垂直方向に電流が
流れる。
尚、一般にモールド樹脂（６）は冷却される際に収縮す
るので、常温時においてモールド樹脂（６）には第８図
に示すような収縮力Ｆ６が作用している。このモールド
樹脂（６）は上述したようにチップ保持部材（５）の上
面側にのみ設けられているので、収縮力Ｆ６によりチッ
プ保持部材（５）にはこれを湾曲させようとする応力Ｆ
、が作用し、チップ保持部材（５）はモールド樹脂（６
）が供給されていない下面側が凸となるように湾曲する
。その結果、チップ保持部材（５）の上に搭載されてい
る半導体チップ（１）にはこの半導体チップ〈１）を収
縮させようとする応力Ｆ、が作用する。このため、ピエ
ゾ抵抗効果により半導体チップ（１）のオン抵抗が低減
され、このディスクリート素子の電気的特性が向上する
という利点があった。
〔発明が解決しようとする課題〕
しかしながら、温度が上昇してモールド樹脂（６）が膨
張すると、それまで半導体チップ（１）に加えられてい
た応力Ｆ１が緩和され、場合によっては第９図に示すよ
うに応力Ｆ１が打ち消されてしまう、このため、半導体
チップ（１）のオン抵抗は常温時に比べて増加すること
となる。
ここで、二つのタイプの半導体装置Ａ及びＢを用いてピ
エゾ抵抗効果がこれら半導体装置のオン抵抗に及ぼす影
響を調べた際の実験結果について説明する。第１のタイ
プの半導体装置Ａは、第１０Ａ図に示すように、Ｓｉか
らなる半導体チップ（１）を銅系合金（１１）上に搭載
すると共にこの銅系合金（１１）の上面側において半導
体チップ（１）をモールド樹脂（６）でモールドしたも
のである。
一方、第２のタイプの半導体装ＩＩＢは、第１０Ｂ図に
示すように、半導体装置Ａで用いたものと同じ半導体チ
ップ（１）を銅板（１２）の上に搭載すると共に銅板（
１２）をセラミック板（１３）の上に接合したもので、
モールド樹脂を施していない。すなわち、半導体装置Ａ
は上述した第６図の半導体装置と同様の構造を有してお
り、常温時において第８図に示すように半導体チップ（
１）に応力Ｆが作用している。一方の半導体装ｆｆＢは
機械的に強固なセラミック板（１３）を用いると共にモ
ールド樹脂を施していないので、第９図に示した高温時
の半導体装置のように半導体チップ（１）にはほとんど
応力が作用していない。
このような半導体装ｉＷＡ及びＢのオン抵抗−耐電圧特
性を例えばゲート・ソース間電圧ＶＱＳ＝１０Ｖ、ドレ
イン電流ＩＤ＝５＾の条件で常温下で測定したところ、
第１１図のような結果が得られた。この図において、○
は半導体装置Ａを、×は半導体装ｆｉＢをそれぞれ示し
ている。この実験結果から、半導体チップ（１）に応力
Ｆ１が作用している半導体装置Ａの方が半導体チップ（
１）に応力が作用しない半導体装置Ｂよりも約１４％も
オン抵抗が低減していることが明らかとなった。
上記の実験により、第６図に示した従来の半導体装置は
、高温時には、常温時に比べ石大きくオン抵抗が増加す
ることがわかる。このように、従来はオン抵抗の温度依
存性が大きく、信頼性が劣るという問題点があった。
この発明はこのような問題点を解消するためになされた
もので、広い温度範囲で安定した低いオン抵抗を示す半
導体装置を提供することを目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置は、熱膨張率の異なる複数の
板を互いに張り合わせてなるチップ保持手段と、この保
持手段の上面に搭載された半導体チップと、保持手段の
上面側に位置し且つ半導体チップを封止するモールド樹
脂とを備えたものである。
〔作用〕
この発明においては、半導体チップを搭載するチップ保
持手段が、互いに張り合わされた熱ｍ張率の異なる複数
の板から形成されており、高温時にはこのチップ保持手
段のバイメタル効果に起因する応力が半導体チップに加
えられる。
〔実施例〕
以下、この発明の実施例を添付図面に基づいて説明する
。
第１図は本発明の一実施例に係る半導体装置の断面図、
第２図は樹脂モールド前の第１図の半導体装置の平面図
である。半導体装置は平板状のチップ保持部材（１５）
を有しており、このチップ保持部材（１５）の上面上に
ハンダあるいは導電性接着剤により半導体チップ（１）
が固定されている。チップ保持部材（１５）は、ろう付
は等により互いに張り合わされ且つ熱膨張率の異なる一
対の金属板（１５ａ）及び（１５ｂ）から形成されてい
る。半導体チップ（］）が接合される上側の金属板（１
５ｍ）は例えば鉄系合金、タングステン、モリブデンあ
るいはこれらの合金等から形成され、他方の下側の金属
板（１５ｂ）は例えば銅系合金から形成される。
これらの場合、上側の金属板（１５ａ）の方が下側の金
属板（１５ｂ）よりも小さな熱膨張係数を有することと
なる。
半導体チップ（１）は例えばＳｉ基板を有し、Ｓｉ基板
の上面にはゲート電極（３）及びソース電極（４）が、
下面にはドレイン電極（図示せず）がそれぞれ形成され
ている。そして、このトレイン電極がハンダあるいは導
電性接着剤を介してチップ保持部材（１５）の金属板（
１５ａ）に電気的に接続されている。一方、半導体チッ
プ（１）の上面に形成されたゲート電極（３）及びソー
ス電極（４）はそれぞれワイヤ（２）によりゲート電極
用リード（７）及びソース電極用リード（８）に接続さ
れている。ゲート電極用リード（７）及びソース電極用
リード（８）はチップ保持部材（１５）から隔離されて
設けられており、チップ保持部材（１５）とは電気的に
絶縁されている。また、ドレイン電極用リード（９）が
チップ保持部材（１５）の上側の金属板（１５ａ）と一
体的に形成され、ゲート電極用リード（７）及びソース
電極用リード（８）と平行に延出している。さらに、半
導体チップ（１）、ワイヤ（２）及び各リード（７）〜
（９）の一部がモールド樹脂（６）によりモールドされ
ている。このディスクリート素子の放熱性を高めるため
に、モールド樹脂（６）はチップ保持部材（１５）の上
面側にのみ設けられ、チップ保持部材（１５）の下面は
外部に露出している。
次に、この半導体装置の動作について説明する。
まず、 このディスクリート素子の使用時には、ソース電極用リ
ード（８）及びドレイン電極用リード（９）を介して半
導体チップ（１）のソース電極（４）と図示しないトレ
イン電極との間に数１０〜数ｔｏｏｖの電圧が印加され
、ゲート電極（３）に電圧が加えられないときにはディ
スクリート素子がオフ状態となって、ソース・ドレイン
間電圧は維持される。そして、ゲート電極（３）に数Ｖ
の電圧が加えられると、ディスクリート素子はオン状態
となり、ソース電極（４）からドレイン電極へ向かって
このディスクリート素子の上面及び下面と垂直方向に電
流が流れる。
ところで、半導体チップ（１）のモールド時にチップ保
持部材（１５）の上に供給されたモールド樹脂（６）は
冷却される際に収縮するので、常温時においてモールド
樹脂（６）には第３図に示すような収縮力Ｆ６が作用し
ている。このモールド樹脂（６）は上述したようにチッ
プ保持部材（１５）の上面側にのみ設けられているので
、モールド樹脂（６）の収縮力Ｆ６によりチップ保持部
材（１５）にはこれを湾曲させようとする応力Ｆいが作
用し、チップ保持部材（１５）はモールド樹脂（６）が
供給されていない下面側が凸となるように湾曲する。そ
の結果、チップ保持部材（１５）の上に搭載されている
半導体チップ（１）にはこの半導体チップ（１）を収縮
させようとする応力Ｆ１が作用する。このため、ピエゾ
抵抗効果により半導体チップく１）のオン抵抗の低減が
なされる。
また、この半導体装置の駆動に伴って温度が上昇した場
合、あるいは高温の環境下で半導体装置を使用する場合
には、モールド樹脂（６）が膨張するため、それまでモ
ールド樹脂（６）に作用していた収縮力Ｆ、が緩和する
。ところが、チップ保持部材（１５）が熱膨張率の異な
る二枚の金属板（１５ａ）及び（１５ｂ）を張り合わせ
た構造を有しているので、温度が上昇すると、このチッ
プ保持部材（１５）にはバイメタル効果による反りが生
じる。
上述したように、上側の金属板（１，５ｍ）の方が下側
の金属板（１５ｂ）よりも小さな熱膨張係数を有してい
る。従って、第４図に示すごとく、高温時には応力Ｆ’
＋ｓによりチップ保持部材（］５）はモールド樹脂（６
）が供給されない下面側が凸となるように湾曲する。こ
のため、チップ保持部材（１５）の上に搭載されている
半導体チップ（１）には常温時と同様にこれを収縮させ
ようとする応力Ｆ、が作用し、ピエゾ抵抗効果による半
導体チップ（１）のオン抵抗の低減化がなされる。
すなわち、常温時のみでなく高温時も半導体チップ（１
）に応力を作用させることができ、広い温度範囲にわた
って低いオン抵抗を示す半導体装ｒが得られる。
尚、チップ保持部材（１５）の下側の金属板（１５ｂ）
に用いられた銅系合金は、上述した上側の金属板（１，
５ａ）に用いられた各種金属より高い熱伝導率を有して
いる。このため、放熱性の点から、上側の金属板（１，
５ｍ）の厚さを下側の金属板（１５ｂ）の１７２以下と
することが望ましい。
上記の実施例では、第４図に示すように、チップ保持部
材（１５）が高温時に下方に向かって凸となるように湾
曲することにより半導体チップ（１）に応力Ｆ、を作用
させたが、逆にチップ保持部材（１５）が上方に向かっ
て凸となるように湾曲してもよい。すなわち、チップ保
持部材（１５）の上側の金属板（１５ａ）の熱膨張係数
を下側の金属板（１５ｂ）より大きく設定する。この場
合、チップ保持部材（１５）の高温時におけるバイメタ
ル効果はモールド樹脂（６）の収縮力を打ち消す方向に
作用するが、半導体装置の使用温度範囲においてチップ
保持部材（１５）のバイメタル効果に起因する応力が半
導体チップ（１）に作用すれば、オン抵抗の低減化がな
される。
また、半導体チップ（１）をチップ保持部材（１５）の
上側の金属板（１５ａ）上に搭載せずに、第５図に示す
ように、上側の金属板（１５ｃ）に開口部（１５ｄ）を
設け、この開口部（１５ｄ）を通して半導体チップ（１
）を下側の金属板（１５ｂ）上に接合させてもよい、こ
のようにすれば、半導体チップ（１）で発生した熱が下
側の金属板（１５ｂ）を介して外部に逃げ易くなり、放
熱性が向上する。
尚、この発明はＭＯＳＦＥＴ、　ＳＩＴ、モノポーラデ
バイス、バルク効果デバイス等各種の半導体装置に適用
される。
〔発明の効果〕
以上説明したように、この発明の半導体装置は、熱膨張
率の異なる一対の板を互いに張り合わせてなるチップ保
持手段と、この保持手段の上面に搭載された半導体チッ
プと、保持手段の上面側に位置し且つ半導体チップを封
止するモールド樹脂とを備えているので、広い温度範囲
にわたって低いオン抵抗を示す。
【図面の簡単な説明】
第１図は本発明の一実施例に係る半導体装置の断面図、
第２図は樹脂モールド前の第１図の半導体装置の平面図
、第３図及び第４図はそれぞれ第１図の半導体装置にお
いて常温時及び高温時に半導体チップに加わる応力を示
す断面図、第５図は他の実施例の要部を示す斜視図、第
６図は従来の半導体装置の断面図、第７図は樹脂モール
ド前の第６図の半導体装置の平面図、第８図及び第９図
はそれぞれ第６図の半導体装置において常温時及び高温
時に半導体チップに加わる応力を示す断面図、第１０Ａ
図及び第１０Ｂ図はそれぞれピエゾ抵抗効果がオン抵抗
に及ぼす影響を調べるための実験で用いられた半導体装
置の断面図、第１１図は第１．ＯＡ図及び第１０Ｂ図の
半導体装置のオン抵抗−耐電圧特性図である。 図において、（１）は半導体チップ、（６）はモールド
樹脂、（１５）はチップ保持部材、（１，５ａ）及び（
１５ｂ）はそれぞれ金属板である。 なお、 各図中同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 熱膨張率の異なる複数の板を互いに張り合わせてなるチ
    ップ保持手段と、 前記保持手段の上面に搭載された半導体チップと、 前記保持手段の上面側に位置し且つ前記半導体チップを
    封止するモールド樹脂と を備えたことを特徴とする半導体装置。
JP1076832A 1989-03-30 1989-03-30 半導体装置 Expired - Lifetime JPH0770642B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1076832A JPH0770642B2 (ja) 1989-03-30 1989-03-30 半導体装置
US07/387,762 US4984063A (en) 1989-03-30 1989-08-01 Semiconductor device
DE4009974A DE4009974C2 (de) 1989-03-30 1990-03-28 Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1076832A JPH0770642B2 (ja) 1989-03-30 1989-03-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH02257660A true JPH02257660A (ja) 1990-10-18
JPH0770642B2 JPH0770642B2 (ja) 1995-07-31

Family

ID=13616651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1076832A Expired - Lifetime JPH0770642B2 (ja) 1989-03-30 1989-03-30 半導体装置

Country Status (3)

Country Link
US (1) US4984063A (ja)
JP (1) JPH0770642B2 (ja)
DE (1) DE4009974C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148478A1 (ja) * 2013-03-18 2014-09-25 株式会社フジクラ 積層構造体および半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH686017A5 (de) * 1993-04-16 1995-11-30 Microdul Ag Anordnung mit einem Substrat und mindestens einem Chip.
US7069087B2 (en) 2000-02-25 2006-06-27 Oratec Interventions, Inc. Apparatus and method for accessing and performing a function within an intervertebral disc
US6075286A (en) * 1997-06-02 2000-06-13 International Rectifier Corporation Stress clip design
KR100615463B1 (ko) * 2000-02-02 2006-08-25 삼성전자주식회사 반도체 패키지용 과열 보호 소켓
US6583505B2 (en) * 2001-05-04 2003-06-24 Ixys Corporation Electrically isolated power device package
JP4248953B2 (ja) * 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194650A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52172A (en) * 1975-06-23 1977-01-05 Hitachi Ltd Semiconductor
JPS54158171A (en) * 1978-06-02 1979-12-13 Nec Corp Resin-sealed type semiconductor device
JPS5645054A (en) * 1979-09-21 1981-04-24 Hitachi Ltd Resin sealing semiconductor device
JPS5648160A (en) * 1979-09-28 1981-05-01 Hitachi Ltd Resin sealed semiconductor device
JPS56124249A (en) * 1980-03-05 1981-09-29 Nec Corp Semiconductor device
JPS6050354B2 (ja) * 1980-11-14 1985-11-08 松下電子工業株式会社 樹脂封止型半導体装置
US4427993A (en) * 1980-11-21 1984-01-24 General Electric Company Thermal stress relieving bimetallic plate
US4546374A (en) * 1981-03-23 1985-10-08 Motorola Inc. Semiconductor device including plateless package
JPS58101443A (ja) * 1981-12-11 1983-06-16 Hitachi Ltd 樹脂封止型半導体装置
JPS5999747A (ja) * 1982-11-29 1984-06-08 Toshiba Corp 半導体装置
IT8224533A0 (it) * 1982-12-01 1982-12-01 Ora Sgs Microelettronica Spa S Contenitore in metallo e resina ad elevata affidabilita' per dispositivo a semiconduttore.
JPS59152653A (ja) * 1983-02-21 1984-08-31 Hitachi Ltd レジンパツケ−ジ型半導体装置
JPS60113931A (ja) * 1983-11-25 1985-06-20 Toshiba Corp 半導体装置
JPH065698B2 (ja) * 1985-02-14 1994-01-19 日立化成工業株式会社 半導体装置
JPS61251156A (ja) * 1985-04-30 1986-11-08 Nippon Denso Co Ltd 半導体装置の製造方法
JPS63192257A (ja) * 1987-02-04 1988-08-09 Mitsubishi Electric Corp 半導体装置
GB2201123B (en) * 1987-02-19 1990-11-14 Marconi Electronic Devices Electrical conductor arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194650A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148478A1 (ja) * 2013-03-18 2014-09-25 株式会社フジクラ 積層構造体および半導体装置
JP2014183128A (ja) * 2013-03-18 2014-09-29 Fujikura Ltd 積層構造体および半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US4984063A (en) 1991-01-08
DE4009974C2 (de) 1995-11-09
DE4009974A1 (de) 1990-10-04
JPH0770642B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US5933327A (en) Wire bond attachment of a integrated circuit package to a heat sink
EP1394826B1 (en) Micro-relay and method for manufacturing the same
JP3610015B2 (ja) 半導体装置
US20070108575A1 (en) Semiconductor package that includes stacked semiconductor die
US6803667B2 (en) Semiconductor device having a protective film
JPH10335579A (ja) 大電力半導体モジュール装置
JP2007311441A (ja) パワー半導体モジュール
JP2007335858A (ja) 互いに電気絶縁された端子要素を備えたパワー半導体モジュール
JP2000068446A (ja) パワー半導体モジュール
WO2017141532A1 (ja) 半導体装置およびその製造方法
JP3801989B2 (ja) リードフレームパッドから張り出しているダイを有する半導体装置パッケージ
JPH02257660A (ja) 半導体装置
JP2010147053A (ja) 半導体装置
WO2021005915A1 (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
EP3297022A1 (en) Top side cooling for ganpower device
JP2000307058A (ja) パワー半導体モジュール
JP2000299419A (ja) 半導体装置
US20230343770A1 (en) Semiconductor module
JP7479307B2 (ja) 半導体装置
JP4589009B2 (ja) 電力用半導体装置
JP2002076259A (ja) パワーモジュール
JP3879647B2 (ja) 線膨張係数が相違する部材の接合体
JP4329187B2 (ja) 半導体素子
WO2021153447A1 (ja) 半導体装置