JPS63192257A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63192257A JPS63192257A JP2394287A JP2394287A JPS63192257A JP S63192257 A JPS63192257 A JP S63192257A JP 2394287 A JP2394287 A JP 2394287A JP 2394287 A JP2394287 A JP 2394287A JP S63192257 A JPS63192257 A JP S63192257A
- Authority
- JP
- Japan
- Prior art keywords
- plated
- external
- plating
- lead
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims 2
- 238000007747 plating Methods 0.000 abstract description 15
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000000465 moulding Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に係り、特に高周波高出力トラ
ンジスタに用いられるリードフレームに関するものであ
る。
ンジスタに用いられるリードフレームに関するものであ
る。
第３図は従来のリードフレームを用いたモールド後の半
導体装置の斜視図であり、第４図はそのモールド前の斜
視図、第５図は、第３図の断面図を示す。
導体装置の斜視図であり、第４図はそのモールド前の斜
視図、第５図は、第３図の断面図を示す。
これらの図において、１０はリードフレームの全体を示
し、このリードフレーム１０のプレート部１上には半田
等によりチップ２が取り付けられ、金線３によりリード
フレーム１０の外部リード４と接続され、エポキシ等の
樹脂注入により樹脂モールドされている。５はそのモー
ルド樹脂を示す。
し、このリードフレーム１０のプレート部１上には半田
等によりチップ２が取り付けられ、金線３によりリード
フレーム１０の外部リード４と接続され、エポキシ等の
樹脂注入により樹脂モールドされている。５はそのモー
ルド樹脂を示す。
一般に乙の種のリードフレーム１ｏは、部分メッキ法が
採用されており、リードフレーム１０全体をＮｉメッキ
後プレート部１のダイス取付部および外部リード４上の
金線３の接続部にはボンディングを行うためのＡｇメッ
キが施されている。
採用されており、リードフレーム１０全体をＮｉメッキ
後プレート部１のダイス取付部および外部リード４上の
金線３の接続部にはボンディングを行うためのＡｇメッ
キが施されている。
６．７はそのＡｇメッキ部を示す〇
また、Ｎｉメッキ部分はその表面が平滑であり、Ａｇメ
ッキ部６，７は数μ〜数十μの凹凸ができている。
ッキ部６，７は数μ〜数十μの凹凸ができている。
上記のような従来の構造では、モールド後のモ−ルドｌ
１１ｒＩｊ５と、プレート部１および外部リード４との
それぞれの接合部はそのほとんどがＮｉメッキ上となる
。したがって、Ｎｉメッキ部が平滑なゆえに、その接着
強度が弱くなる。このため、モールド作業時の型離しの
ときに、プレート部１とモールドｌｌＩ４１１１５との
接着界面の剥離が発生したり、後工程のストレスによる
前記剥離の発生、外部リード４のリード抜は等が発生し
、また、素子としては金線３の断線等が発生し、致命的
な不良となる。
１１ｒＩｊ５と、プレート部１および外部リード４との
それぞれの接合部はそのほとんどがＮｉメッキ上となる
。したがって、Ｎｉメッキ部が平滑なゆえに、その接着
強度が弱くなる。このため、モールド作業時の型離しの
ときに、プレート部１とモールドｌｌＩ４１１１５との
接着界面の剥離が発生したり、後工程のストレスによる
前記剥離の発生、外部リード４のリード抜は等が発生し
、また、素子としては金線３の断線等が発生し、致命的
な不良となる。
この発明は、上記のような問題点を解決するためになさ
れたもので、モールド樹脂と、プレート部および外部リ
ードとの接合部の剥離の生じない、より信頼性の高い半
導体装置を得ることを目的とする。
れたもので、モールド樹脂と、プレート部および外部リ
ードとの接合部の剥離の生じない、より信頼性の高い半
導体装置を得ることを目的とする。
この発明に係る半導体装置は、リードフレームのプレー
ト部と、外部リードとの各メッキ部のメッキ領域をモー
ルド＠脂の外周より大きく形成したものである。
ト部と、外部リードとの各メッキ部のメッキ領域をモー
ルド＠脂の外周より大きく形成したものである。
この発明においては、プレート部および外部リードのメ
ッキ領域を、モールド樹脂の外周より太き（形成したこ
とから、モールド樹脂は、すべて凹凸のある各メッキ部
と接着することになり、その接着強度が向上する。
ッキ領域を、モールド樹脂の外周より太き（形成したこ
とから、モールド樹脂は、すべて凹凸のある各メッキ部
と接着することになり、その接着強度が向上する。
第１図はこの発明の一実施例を示す半導体装置のモール
ド後の斜視図、第２図はその断面図を示す。
ド後の斜視図、第２図はその断面図を示す。
これらの図において、第３図〜第５図と同一符号は同じ
ものを示し、５ａ、７ａは前記モールド樹脂５の外周よ
り太き（、すなわち、モールド樹脂５の外周よりも外側
にまでメッキが施された外側Ａｇメッキ部で、プレート
部１および外部リード４に施された凹凸を持ったＡｇメ
ッキ部６，７のメッキ領域をそれぞれモールド樹脂５の
外側にまで拡げたものである。
ものを示し、５ａ、７ａは前記モールド樹脂５の外周よ
り太き（、すなわち、モールド樹脂５の外周よりも外側
にまでメッキが施された外側Ａｇメッキ部で、プレート
部１および外部リード４に施された凹凸を持ったＡｇメ
ッキ部６，７のメッキ領域をそれぞれモールド樹脂５の
外側にまで拡げたものである。
上記のように、メッキ領域を拡げることにより、リード
フレーム１０のプレート部１と、外部り一ド４とのそれ
ぞれのモールド樹脂５との接合部は、凹凸を持ったＡｇ
メッキ部６と接合されることになり、各接合部での接着
強度が大きくなり、各接合部での剥離が防止される。
フレーム１０のプレート部１と、外部り一ド４とのそれ
ぞれのモールド樹脂５との接合部は、凹凸を持ったＡｇ
メッキ部６と接合されることになり、各接合部での接着
強度が大きくなり、各接合部での剥離が防止される。
なお、Ａｇメッキに代え他のメッキを用いることもでき
る。
る。
以上説明したように、この発明は、リードフレームのプ
レート部と、外部リードの各メッキ部を、モールドａｙ
Ｉｊの外周より太き（形成したので、各メッキ部とモー
ルド樹脂の接着強度がより向上し、モールド時の型離れ
の際のモールド樹脂と、プレート部および外部リードと
のそれぞれの接合部の剥離や後工程でのストレスによる
剥離現象を防止でき、したがって、外部リードの抜けも
なくなり、かつ金線の断線等の不良がなくなり、より信
頼性の高い半導体装置を提供することができる利点があ
る。
レート部と、外部リードの各メッキ部を、モールドａｙ
Ｉｊの外周より太き（形成したので、各メッキ部とモー
ルド樹脂の接着強度がより向上し、モールド時の型離れ
の際のモールド樹脂と、プレート部および外部リードと
のそれぞれの接合部の剥離や後工程でのストレスによる
剥離現象を防止でき、したがって、外部リードの抜けも
なくなり、かつ金線の断線等の不良がなくなり、より信
頼性の高い半導体装置を提供することができる利点があ
る。
第１図はこの発明、の一実施例を示すモールド後の半導
体装置の斜視図、第２図はその断面図、第３図は従来の
モールド後の半導体装置の斜視図、第４図は同じくモー
ルド前の斜視図、第５図は、第３図の断面図を示す。 図において、１はプレート部、２はチップ、３は金線、
４は外部リード、５はモールドＶｔ４脂、６はプレート
部のＡｇメッキ部、７は外部リード上のＡｇメッキ部、
５ａ、７ａは外側メッキ部である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 ム 第２ＦＩＡ Ｖａ：乃側メッキ那 第３図 第４図 り 第５図 ｌ
体装置の斜視図、第２図はその断面図、第３図は従来の
モールド後の半導体装置の斜視図、第４図は同じくモー
ルド前の斜視図、第５図は、第３図の断面図を示す。 図において、１はプレート部、２はチップ、３は金線、
４は外部リード、５はモールドＶｔ４脂、６はプレート
部のＡｇメッキ部、７は外部リード上のＡｇメッキ部、
５ａ、７ａは外側メッキ部である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 ム 第２ＦＩＡ Ｖａ：乃側メッキ那 第３図 第４図 り 第５図 ｌ
Claims (1)
- 半導体チップが固着されるプレート部と、前記半導体チ
ップと金属細線により接続される外部リードにそれぞれ
部分メッキが施されたリードフレームを樹脂モールドし
た半導体装置において、前記プレート部の半導体チップ
が固着されるメッキ部と、前記外部リードの金属細線が
接続されるメッキ部を前記樹脂モールドされたモールド
樹脂の外周より大きく形成したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2394287A JPS63192257A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2394287A JPS63192257A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63192257A true JPS63192257A (ja) | 1988-08-09 |
Family
ID=12124587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2394287A Pending JPS63192257A (ja) | 1987-02-04 | 1987-02-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63192257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984063A (en) * | 1989-03-30 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1987
- 1987-02-04 JP JP2394287A patent/JPS63192257A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984063A (en) * | 1989-03-30 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2005024933A1 (ja) | 半導体装置の製造方法 | |
| JP2663897B2 (ja) | リードフレームおよびその製造方法 | |
| JPS63192257A (ja) | 半導体装置 | |
| JPS6124261A (ja) | リ−ドフレ−ム | |
| JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JP3159555B2 (ja) | 電力半導体装置の製造方法 | |
| JP4570797B2 (ja) | 半導体装置の製造方法 | |
| JPH03274755A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JP3723351B2 (ja) | 半導体装置、およびその製造方法 | |
| JPH02144946A (ja) | 半導体装置 | |
| JPH01241852A (ja) | リードフレーム | |
| JPH05308083A (ja) | 半導体装置 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JPH0745965Y2 (ja) | 半導体装置 | |
| JPH02198160A (ja) | 樹脂封止半導体装置 | |
| JPH0294463A (ja) | 半導体装置 | |
| JPH01179351A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0479356A (ja) | 半導体装置用リードフレーム | |
| JP2999639B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH06310642A (ja) | リードフレーム | |
| KR940006582B1 (ko) | 세라믹 반도체 패키지 구조 및 그 제조방법 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02307233A (ja) | 集積回路 |