JP2014183128A - 積層構造体および半導体装置 - Google Patents
積層構造体および半導体装置 Download PDFInfo
- Publication number
- JP2014183128A JP2014183128A JP2013055680A JP2013055680A JP2014183128A JP 2014183128 A JP2014183128 A JP 2014183128A JP 2013055680 A JP2013055680 A JP 2013055680A JP 2013055680 A JP2013055680 A JP 2013055680A JP 2014183128 A JP2014183128 A JP 2014183128A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- substrate
- laminated structure
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】半導体素子に圧縮応力を生じさせることによって、半導体素子の不具合を抑制することが可能な、積層構造体および半導体装置を実現すること。
【解決手段】基板１００は、はんだ接合時の温度から低下する際に、当該基板１００における各層の線膨張係数の相違に基づく湾曲作用と、当該基板１００全体の平均線膨張係数に基づく伸縮作用とにより、半導体素子１１０に対して圧縮応力を生じさせるように、各層の材料および厚みが設定されている。
【選択図】図１
【解決手段】基板１００は、はんだ接合時の温度から低下する際に、当該基板１００における各層の線膨張係数の相違に基づく湾曲作用と、当該基板１００全体の平均線膨張係数に基づく伸縮作用とにより、半導体素子１１０に対して圧縮応力を生じさせるように、各層の材料および厚みが設定されている。
【選択図】図１
Description
本発明は、表面上に半導体素子がはんだ接合される積層構造体、および当該積層構造体を備える半導体装置に関する。
従来、基板上に半導体素子が実装された半導体装置において、半導体素子等から発せられた熱により、半導体素子に熱応力がかかり、当該半導体素子に亀裂が生じるといった問題が生じていた。そこで、従来、このような問題を解決することを目的とした技術が考案されている。
例えば、下記特許文献１には、半導体素子（ＳｉＣ）と基板（セラミック）との間に、熱応力を緩和するためのマトリックス材（Ｎｉ／ＣＮＴ複合材料）を挟んで構成された積層構造体が開示されている。当該積層構造体によれば、半導体素子と基板との間に生じる熱応力による半導体素子の損傷を防止できるとされている。
ここで、基板の変形により半導体素子に生じる熱応力としては、圧縮応力と引張応力とが挙げられる。例えば、基板が積層構造を有している場合において、当該基板がはんだ接合等によって加熱された場合、当該基板における半導体素子との接合面には、その冷却時に、基板全体の平均線膨張係数に基づく収縮作用のみならず、各層の線膨張係数の相違に基づく湾曲作用が生じる。特に、各層の材料および厚みに応じて、基板の湾曲方向および曲率半径が変化する。
（基板が凸状に湾曲する場合）
そして、半導体素子側の層の線膨張係数が、他の層の線膨張係数よりも小さい場合、上記冷却時において、基板が半導体素子に対して凸状に湾曲する傾向にある。（但し、半導体素子側の層の線膨張係数が、他の層の線膨張係数より小さい場合でも、必ずしも凸状に湾曲するとは限らない。正確な反りの方向は、基板が３層の場合には後述する数式（１０）、基板がｎ層の場合には後述する数式（１４）により規定される。）この場合、当該湾曲作用は、基板における半導体素子との接合面を伸張させようとするが、その伸張量が、上記平均線膨張係数に基づく収縮作用による収縮量より大きいものであれば、実際には、基板における半導体素子との接合面は伸張することとなる。反対に、その伸張量が、上記平均線膨張係数に基づく収縮作用による収縮量より小さいものであれば、実際には、基板における半導体素子との接合面は収縮することとなる。
そして、半導体素子側の層の線膨張係数が、他の層の線膨張係数よりも小さい場合、上記冷却時において、基板が半導体素子に対して凸状に湾曲する傾向にある。（但し、半導体素子側の層の線膨張係数が、他の層の線膨張係数より小さい場合でも、必ずしも凸状に湾曲するとは限らない。正確な反りの方向は、基板が３層の場合には後述する数式（１０）、基板がｎ層の場合には後述する数式（１４）により規定される。）この場合、当該湾曲作用は、基板における半導体素子との接合面を伸張させようとするが、その伸張量が、上記平均線膨張係数に基づく収縮作用による収縮量より大きいものであれば、実際には、基板における半導体素子との接合面は伸張することとなる。反対に、その伸張量が、上記平均線膨張係数に基づく収縮作用による収縮量より小さいものであれば、実際には、基板における半導体素子との接合面は収縮することとなる。
（基板が凹状に湾曲する場合）
反対に、半導体素子側の層の線膨張係数が、他の層の線膨張係数よりも大きい場合、上記冷却時において、基板が半導体素子に対して凹状に湾曲する傾向にある。（但し、半導体素子側の層の線膨張係数が、他の層の線膨張係数より大きい場合でも、必ずしも凹状に湾曲するとは限らない。正確な反りの方向は、基板が３層の場合には後述する数式（１０）、基板がｎ層の場合には後述する数式（１４）により規定される。）この場合、当該湾曲作用は、基板における半導体素子との接合面を収縮させようとする。そして、実際にも、基板における半導体素子との接合面は、収縮することとなる。
反対に、半導体素子側の層の線膨張係数が、他の層の線膨張係数よりも大きい場合、上記冷却時において、基板が半導体素子に対して凹状に湾曲する傾向にある。（但し、半導体素子側の層の線膨張係数が、他の層の線膨張係数より大きい場合でも、必ずしも凹状に湾曲するとは限らない。正確な反りの方向は、基板が３層の場合には後述する数式（１０）、基板がｎ層の場合には後述する数式（１４）により規定される。）この場合、当該湾曲作用は、基板における半導体素子との接合面を収縮させようとする。そして、実際にも、基板における半導体素子との接合面は、収縮することとなる。
（基板における半導体素子との接合面が伸張する場合）
そして、上記平均線膨張係数に基づく収縮作用と、上記各層の線膨張係数の相違に基づく湾曲作用との双方により、基板における半導体素子との接合面が伸張する場合、半導体素子の収縮量に関わらず、半導体素子に引張応力が生じることとなる。
そして、上記平均線膨張係数に基づく収縮作用と、上記各層の線膨張係数の相違に基づく湾曲作用との双方により、基板における半導体素子との接合面が伸張する場合、半導体素子の収縮量に関わらず、半導体素子に引張応力が生じることとなる。
（基板における半導体素子との接合面が収縮する場合）
また、上記平均線膨張係数に基づく収縮作用と、上記各層の線膨張係数の相違に基づく湾曲作用との双方により、基板における半導体素子との接合面が収縮する場合において、（ａ）基板における半導体素子との接合面の収縮量が、半導体素子の収縮量を上回るとき、実際には、半導体素子に圧縮応力が生じることとなり、（ｂ）基板における半導体素子との接合面の収縮量が、半導体素子の収縮量を下回るとき、実際には、半導体素子に引張応力が生じることとなる。
また、上記平均線膨張係数に基づく収縮作用と、上記各層の線膨張係数の相違に基づく湾曲作用との双方により、基板における半導体素子との接合面が収縮する場合において、（ａ）基板における半導体素子との接合面の収縮量が、半導体素子の収縮量を上回るとき、実際には、半導体素子に圧縮応力が生じることとなり、（ｂ）基板における半導体素子との接合面の収縮量が、半導体素子の収縮量を下回るとき、実際には、半導体素子に引張応力が生じることとなる。
このように半導体素子には圧縮応力および引張応力の双方が生じ得るため、半導体装置において、半導体素子に対して適切な応力を生じさせるためには、基板の上記接合面における、基板の湾曲作用による収縮量または伸長量、基板全体の平均線膨張係数による収縮量、半導体素子の収縮量のそれぞれを考慮しつつ、基板の材料および厚みを設計しなければならない。
ここで発明者らは、半導体素子に引張応力が生じると半導体表面に生じている微小な亀裂（マイクロクラック）が拡張することが原因で、半導体素子に不具合が生じる可能性があることを見出した。このことから、発明者らは、上記亀裂が拡張しないように半導体素子に対して圧縮応力を生じさせることが、半導体素子の不具合を抑制するための一手段として有効であることを導出した。
しかしながら、上記特許文献１に記載の技術は、半導体素子と基板との間に生じる熱応力を緩和するだけでしかなく、当該熱応力の方向を制御するものではない。したがって、上記特許文献１に記載の技術では、半導体素子に引張応力が生じる場合があり、よって、半導体素子の不具合を抑制することができない。
本発明は、このような問題に鑑みてなされたものであり、その目的は、半導体素子に圧縮応力を生じさせることによって、半導体素子の不具合を抑制することが可能な、積層構造体および半導体装置を実現することにある。
上述した課題を解決するため、本発明に係る積層構造体は、表面上に半導体素子がはんだ接合される積層構造体であって、前記表面上に前記半導体素子がはんだ接合された後、当該積層構造体の前記はんだ接合部分の温度が、前記はんだ接合時の温度から低下する際に、当該積層構造体における各層の線膨張係数の相違に基づく湾曲作用と、基板全体の平均線膨張係数に基づく伸縮作用とにより、前記半導体素子に対して圧縮応力を生じさせるように、前記各層の材料および厚みが設定されていることを特徴とする。
上記積層構造体によれば、温度低下時に半導体素子に圧縮応力が生じるように、当該積層構造体における各層の線膨張係数の相違に基づく湾曲作用と、基板全体の平均線膨張係数に基づく伸縮作用との双方を考慮しつつ、上記各層の材料および厚みが設定されているため、半導体素子に対してより確実に圧縮応力を生じさせることができる。特に、上記積層構造体によれば、曲率半径の変形量は温度変化に比例し、また、材料の平均的な線膨張係数による歪も温度変化に比例することから、はんだ接合時の温度以下において、常に半導体素子に圧縮応力を生じさせることができる。
上記積層構造体において、以下数式（１）を満たすように、前記各層の材料および厚みが設定されていることが好ましい。
上記数式（１）において、ｔは、当該積層構造体の厚みを示す。Ｒは、当該積層構造体（前記使用時）の中立軸の曲率半径を示す。Ｒ０は、当該積層構造体（前記はんだ接合時）の中立軸の曲率半径を示す。αは、当該積層構造体における基板全体の平均線膨張係数を示す。αchipは、前記半導体素子の線膨張係数を示す。Ｔは、前記使用時の前記はんだ接合部分の温度と前記はんだ接合時の前記はんだ接合部分の温度との温度差を示す。
上記構成の積層構造体によれば、はんだ接合後の温度低下時において、上記平均線膨張係数に基づく基材の収縮量と、湾曲作用に基づく伸縮量の合計（すなわち、実際に基板における半導体素子との接合面に生じる収縮量）が、半導体素子の収縮量を上回るため、半導体素子に圧縮応力を生じさせることができる。
上記積層構造体において、以下数式（２）を満たし、かつ、以下数式（３）を満たすように、前記各層の材料および厚みが設定されていることが好ましい。
上記数式（２）において、Ｒは、当該積層構造体（前記使用時）の中立軸の曲率半径を示す。Ｒ０は、当該積層構造体（前記はんだ接合時）の中立軸の曲率半径を示す。また、上記数式（３）において、ｔは、当該積層構造体の厚みを示す。αは、当該積層構造体における基板全体の平均線膨張係数を示す。αchipは、前記半導体素子の線膨張係数を示す。Ｔは、前記使用時の前記はんだ接合部分の温度と前記はんだ接合時の前記はんだ接合部分の温度との温度差を示す。
上記構成の積層構造体によれば、上記収縮作用による上記接合面の収縮だけでなく、上記湾曲作用による上記接合面の収縮が生じるように、各層の材料および厚みが設定されているため、はんだ接合時の温度以下において、常に半導体素子に圧縮応力を生じさせることができる。
上記積層構造体において、さらに以下数式（４）を満たすように、前記各層の材料および厚みが設定されていることが好ましい。
上記構成の積層構造体によれば、半導体素子に対して、発明者らが見出したより適切な量の圧縮応力を生じさせることができる。
上記積層構造体において、前記半導体素子側から順に、第１の層および第２の層を備え、前記半導体素子は、ＧａＡｓ（ガリウム砒素）が材料として用いられており、前記第１の層は、ＣｕＷ（銅タングステン）が材料として用いられており、前記第２の層は、ＡｌＮ（窒化アルミニウム）が材料として用いられていることが好ましい。
上記構成の積層構造体によれば、半導体素子に亀裂が生じないように、当該半導体素子に対してより適切かつ確実に圧縮応力を生じさせることができる。
上記積層構造体において、前記半導体素子側から順に、第１の層および第２の層を備え、前記半導体素子は、ＧａＡｓ（ガリウム砒素）が材料として用いられており、前記第１の層は、ＣｕＷ（銅タングステン）が材料として用いられており、前記第２の層は、Ｃｕ（銅）が材料として用いられていることが好ましい。
上記構成の積層構造体によれば、半導体素子に亀裂が生じないように、当該半導体素子に対してより適切かつ確実に圧縮応力を生じさせることができる。
上記積層構造体において、前記半導体素子側から順に、第１の層、第２の層、および第３の層を備え、前記半導体素子は、ＧａＡｓ（ガリウム砒素）が材料として用いられており、前記第１の層は、ＣｕＷ（銅タングステン）が材料として用いられており、前記第２の層は、ＡｌＮ（窒化アルミニウム）が材料として用いられており、前記第３の層は、Ｗ（タングステン）が材料として用いられていることが好ましい。
上記構成の積層構造体によれば、半導体素子に亀裂が生じないように、当該半導体素子に対してより適切かつ確実に圧縮応力を生じさせることができる。
また、本発明に係る半導体装置は、上記積層構造体と、前記積層構造体の表面上にはんだ接合される半導体素子とを備えたことを特徴とする。
上記積層構造体によれば、上記積層構造体と同様の効果を奏することができる。
本発明によれば、半導体素子に圧縮応力を生じさせることによって、半導体素子の不具合を抑制することが可能な、積層構造体および半導体装置を実現することができる。
以下、添付の図面を参照して、本発明の一実施形態に係る半導体装置について説明する。
〔半導体装置１０の構成〕
まず、図１を参照して、本実施形態に係る半導体装置１０の構成について説明する。図１は、本実施形態に係る半導体装置１０の構成を示す側面図である。
まず、図１を参照して、本実施形態に係る半導体装置１０の構成について説明する。図１は、本実施形態に係る半導体装置１０の構成を示す側面図である。
半導体装置１０は、基板１００および半導体素子１１０を備えている。基板１００は、平板状の部材である。半導体素子１１０は、底面が基板１００の表面に密着した状態で、はんだ接合によって、基板１００の表面上に固定される。
〔基板１００の構成例〕
次に、図２を参照して、基板１００の構成について説明する。図２は、本実施形態に係る基板１００の構成例を示す断面図である。図２に示すように、基板１００は、互いに材料が異なる複数の層が積層された、積層構造体である。
次に、図２を参照して、基板１００の構成について説明する。図２は、本実施形態に係る基板１００の構成例を示す断面図である。図２に示すように、基板１００は、互いに材料が異なる複数の層が積層された、積層構造体である。
例えば、図２（ａ）に示す例では、基板１００は、第１の層１０２および第２の層１０４が積層された、２層構造を有している。また、図２（ｂ）に示す例では、基板１００は、第１の層１０２、第２の層１０４、および第３の層１０６が積層された、３層構造を有している。基板１００は、２層構造および３層構造に限らず、４層以上の積層構造を有するものであってもよい。
上記各層は、はんだ、接着材等の接着手段（図示省略）によって、または、当該層に用いられている材料そのものが溶着することによって、他の層と貼り合せられている。
〔基板１００の条件（第１例）〕
ここで、本実施形態の基板１００において、注目すべきは、当該基板１００の表面上に半導体素子１１０がはんだ接合された後、当該基板１００のはんだ接合部分の温度が、はんだ接合時の温度から低下する際（より好ましくは、使用時の温度へ変化する際）に、当該基板１００における各層の線膨張係数の相違に基づく湾曲作用と、当該基板１００における基板全体の平均線膨張係数に基づく伸縮作用とにより、半導体素子１１０に対して圧縮応力を生じさせるように、各層の材料および厚みが設定されている、という点である。
ここで、本実施形態の基板１００において、注目すべきは、当該基板１００の表面上に半導体素子１１０がはんだ接合された後、当該基板１００のはんだ接合部分の温度が、はんだ接合時の温度から低下する際（より好ましくは、使用時の温度へ変化する際）に、当該基板１００における各層の線膨張係数の相違に基づく湾曲作用と、当該基板１００における基板全体の平均線膨張係数に基づく伸縮作用とにより、半導体素子１１０に対して圧縮応力を生じさせるように、各層の材料および厚みが設定されている、という点である。
上記「使用時の温度」とは、半導体装置１０の使用が想定される範囲内の温度であって、予め定められた温度を示す。上記「使用時の温度」は、単一の温度（例えば、「２５℃」等）であってもよく、範囲を有するもの（例えば、「−４０℃〜８５℃」等）であってもよい。後者の場合、信頼性試験に適用される温度範囲をカバーすることで、より信頼性が高い半導体装置を提供することができる。
具体的には、基板１００は、以下数式（１）を満たすように、各層の材料および厚みが設定されている。
上記数式（１）において、ｔは、基板１００の厚みを示す。また、Ｒは、基板１００（常温時）の中立軸の曲率半径を示す。また、Ｒ０は、基板１００（はんだ接合温度時）の中立軸の曲率半径を示す。また、αは、基板１００全体の平均線膨張係数を示す。また、αchipは、半導体素子１１０の線膨張係数を示す。また、Ｔは、基板１００（はんだ接合部分）における使用時の温度とはんだ接合時の温度との温度差を示す。
上記数式（１）は、基板１００における基板全体の平均線膨張係数に基づく収縮作用と、基板１００における各層の線膨張係数の相違に基づく湾曲作用との双方が考慮されたものであり、特に、上記収縮作用による上記接合面の収縮量が、上記湾曲作用による上記接合面の伸張量よりも大きくなるように、基板１００の材料および厚みを規定するものである。よって、本実施形態の基板１００は、上記数式（１）を満たすように構成されることにより、上記温度低下時において、半導体素子１１０に対してより確実に圧縮応力が生じさせることが可能となる。
〔基板１００の作用〕
次に、図３および図４を参照して、本実施形態に係る基板１００の作用について説明する。図３は、本実施形態に係る半導体装置１０に生じる収縮作用を概略的に示す。
図４は、本実施形態に係る基板１００に生じる湾曲作用を概略的に示す。
次に、図３および図４を参照して、本実施形態に係る基板１００の作用について説明する。図３は、本実施形態に係る半導体装置１０に生じる収縮作用を概略的に示す。
図４は、本実施形態に係る基板１００に生じる湾曲作用を概略的に示す。
（基板全体の平均線膨張係数に基づく圧縮作用）
図３に示すように、上記温度変化に伴う半導体素子１１０の収縮量は、αchipＴによって表すことができる。また、上記温度変化に伴う基板１００の収縮量は、αＴによって表すことができる。したがって、αchipＴよりもαＴが大きくなるように（すなわち、上記数式（１）における右辺の値が正となるように）、基板１００の各層の材料を選択することにより、基板１００は、基板全体の平均線膨張係数に基づく作用としては、半導体素子１１０に対して圧縮応力を生じさせることが可能となる。反対に、半導体素子１１０の収縮量αchipＴよりも、基板１００の収縮量αＴを小さくしてしまうと、半導体素子１１０に対して引張応力を生じさせてしまうこととなる。
図３に示すように、上記温度変化に伴う半導体素子１１０の収縮量は、αchipＴによって表すことができる。また、上記温度変化に伴う基板１００の収縮量は、αＴによって表すことができる。したがって、αchipＴよりもαＴが大きくなるように（すなわち、上記数式（１）における右辺の値が正となるように）、基板１００の各層の材料を選択することにより、基板１００は、基板全体の平均線膨張係数に基づく作用としては、半導体素子１１０に対して圧縮応力を生じさせることが可能となる。反対に、半導体素子１１０の収縮量αchipＴよりも、基板１００の収縮量αＴを小さくしてしまうと、半導体素子１１０に対して引張応力を生じさせてしまうこととなる。
（各層の線膨張係数の相違に基づく圧縮作用）
また、上記使用時における基板１００の曲率半径Ｒが、上記はんだ接合時における基板１００の曲率半径Ｒ０よりも、小さくなるように（すなわち、上記数式（１）における左辺の値が負となるように）、基板１００の各層の材料が選択された場合には、基板１００は、図４（ａ）に示すように、半導体素子１１０に対して凹状に湾曲し、各層の線膨張係数の相違に基づく作用としては、半導体素子１１０に対して圧縮応力を生じさせることとなる。
また、上記使用時における基板１００の曲率半径Ｒが、上記はんだ接合時における基板１００の曲率半径Ｒ０よりも、小さくなるように（すなわち、上記数式（１）における左辺の値が負となるように）、基板１００の各層の材料が選択された場合には、基板１００は、図４（ａ）に示すように、半導体素子１１０に対して凹状に湾曲し、各層の線膨張係数の相違に基づく作用としては、半導体素子１１０に対して圧縮応力を生じさせることとなる。
（各層の線膨張係数の相違に基づく引張作用）
反対に、上記使用時における基板１００の曲率半径Ｒが、上記はんだ接合時における基板１００の曲率半径Ｒ０よりも、大きくなるように（すなわち、上記数式（１）における左辺の値が正となるように）、基板１００の各層の材料が選択された場合には、基板１００は、図４（ｂ）に示すように、半導体素子１１０に対して凸状に湾曲し、各層の線膨張係数の相違に基づく作用としては、半導体素子１１０に対して引張応力を生じさせることとなる。
反対に、上記使用時における基板１００の曲率半径Ｒが、上記はんだ接合時における基板１００の曲率半径Ｒ０よりも、大きくなるように（すなわち、上記数式（１）における左辺の値が正となるように）、基板１００の各層の材料が選択された場合には、基板１００は、図４（ｂ）に示すように、半導体素子１１０に対して凸状に湾曲し、各層の線膨張係数の相違に基づく作用としては、半導体素子１１０に対して引張応力を生じさせることとなる。
（全体的な作用）
このように、基板１００による作用は、基板全体の平均線膨張係数に基づく伸縮作用と、各層の線膨張係数の相違に基づく湾曲作用とに分類される。このため、基板１００において、上記湾曲作用が、半導体素子１１０に引張応力を生じさせるものであっても、上記収縮作用が、上記引張量よりも大きな圧縮量を有するものであれば（すなわち、上記数式（１）の大小関係を満たすものであれば）、結果的に、当該基板１００は、半導体素子１１０に対して圧縮応力を生じさせることとなる。また、上記伸縮作用が、半導体素子１１０に引張応力を生じさせるものであっても、上記湾曲作用が、上記引張量よりも大きな圧縮量を有するものであれば、結果的に、当該基板１００は、半導体素子１１０に対して圧縮応力を生じさせることとなる。すなわち、本実施形態の基板１００は、上記数式（１）を満たすように各層の材料および厚みが設定されることにより、半導体素子１１０に対して、より確実に圧縮応力を生じさせることができる。
このように、基板１００による作用は、基板全体の平均線膨張係数に基づく伸縮作用と、各層の線膨張係数の相違に基づく湾曲作用とに分類される。このため、基板１００において、上記湾曲作用が、半導体素子１１０に引張応力を生じさせるものであっても、上記収縮作用が、上記引張量よりも大きな圧縮量を有するものであれば（すなわち、上記数式（１）の大小関係を満たすものであれば）、結果的に、当該基板１００は、半導体素子１１０に対して圧縮応力を生じさせることとなる。また、上記伸縮作用が、半導体素子１１０に引張応力を生じさせるものであっても、上記湾曲作用が、上記引張量よりも大きな圧縮量を有するものであれば、結果的に、当該基板１００は、半導体素子１１０に対して圧縮応力を生じさせることとなる。すなわち、本実施形態の基板１００は、上記数式（１）を満たすように各層の材料および厚みが設定されることにより、半導体素子１１０に対して、より確実に圧縮応力を生じさせることができる。
〔基板１００の条件（第２例）〕
ここで、基板１００が以下数式（２）を満たすものである場合（すなわち、はんだ接合時における基板１００の曲率が、上記使用時における基板１００の曲率よりも大きい場合）、当該基板１００は、上記温度低下の際、各層の線膨張係数の相違に基づく作用としては、凹状に湾曲することとなる。すなわち、基板１００における半導体素子１１０との接合面は、各層の線膨張係数の相違に基づいて収縮することとなる。
ここで、基板１００が以下数式（２）を満たすものである場合（すなわち、はんだ接合時における基板１００の曲率が、上記使用時における基板１００の曲率よりも大きい場合）、当該基板１００は、上記温度低下の際、各層の線膨張係数の相違に基づく作用としては、凹状に湾曲することとなる。すなわち、基板１００における半導体素子１１０との接合面は、各層の線膨張係数の相違に基づいて収縮することとなる。
よって、基板１００が上記数式（２）を満たすものである場合、当該基板１００は、さらに以下数式（３）を満たせばよい。すなわち、基板１００の線膨張係数（基板全体の平均線膨張係数）を、半導体素子１１０の線膨張係数よりも高くすればよい。
これにより、基板１００における半導体素子１１０との接合面は、各層の線膨張係数の相違に基づく湾曲作用によって収縮するだけでなく、基板全体の平均線膨張係数に基づく収縮作用によっても収縮するため、半導体素子１１０に対して、より適切かつ確実に圧縮応力を生じさせることができる。
既に説明したとおり、基板１００は、積層構造を有している。よって、上記数式（１）および上記数式（２）に用いた、基板１００全体としての線膨張係数αは、各層の材料および厚みによって変化する。例えば、基板１００全体としての線膨張係数αは、以下に説明する方法によって、求めることが可能である。
〔基板１００の各パラメータ（２層構造の場合）〕
基板１００が２層の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（５）によって求めることが可能である。
基板１００が２層の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（５）によって求めることが可能である。
上記数式（５）において、ｔ１は、第１の層１０２の厚みを示す。また、Ｅ１は、第１の層１０２のヤング率を示す。また、α１は、第１の層１０２の材料の線膨張係数を示す。また、ｔ２は、第２の層１０４の厚みを示す。また、Ｅ２は、第２の層１０４のヤング率を示す。また、α２は、第２の層１０４の材料の線膨張係数を示す。
基板１００が２層の積層構造を有する場合、当該基板１００の各層の線膨張係数の相違に基づく圧縮量（上記数式（１）の左辺）は、以下数式（６）によって求められる。
上記数式（６）において、Ｆは、以下数式（７）によって求められる。
上記数式（６）において、Ｇは、以下数式（８）によって求められる。
〔基板１００の各パラメータ（３層構造の場合）〕
基板１００が３層の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（９）によって求めることが可能である。
基板１００が３層の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（９）によって求めることが可能である。
上記数式（９）において、ｔ１は、第１の層１０２の厚みを示す。また、Ｅ１は、第１の層１０２のヤング率を示す。また、α１は、第１の層１０２の材料の線膨張係数を示す。また、ｔ２は、第２の層１０４の厚みを示す。また、Ｅ２は、第２の層１０４のヤング率を示す。また、α２は、第２の層１０４の材料の線膨張係数を示す。また、ｔ３は、第３の層１０６の厚みを示す。また、Ｅ３は、第３の層１０６のヤング率を示す。また、α３は、第３の層１０６の材料の線膨張係数を示す。
基板１００が３層の積層構造を有する場合、当該基板１００の各層の線膨張係数の相違に基づく圧縮量（上記数式（１）の左辺）は、以下数式（１０）によって求められる。
上記数式（１０）において、Ｆは、以下数式（１１）によって求められる。
上記数式（１０）において、Ｇは、以下数式（１２）によって求められる。
〔基板１００の各パラメータ（ｎ層構造の場合）〕
基板１００がｎ層（ｎは４以上の自然数）の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（１３）によって求めることが可能である。
基板１００がｎ層（ｎは４以上の自然数）の積層構造を有する場合、当該基板１００の線膨張係数αは、以下数式（１３）によって求めることが可能である。
上記数式（１３）において、ｔ１は、第１の層１０２の厚みを示す。また、Ｅ１は、第１の層１０２のヤング率を示す。また、α１は、第１の層１０２の材料の線膨張係数を示す。また、ｔ２は、第２の層１０４の厚みを示す。また、Ｅ２は、第２の層１０４のヤング率を示す。また、α２は、第２の層１０４の材料の線膨張係数を示す。また、ｔ３は、第３の層１０６の厚みを示す。また、Ｅ３は、第３の層１０６のヤング率を示す。また、α３は、第３の層１０６の材料の線膨張係数を示す。
基板１００がｎ層の積層構造を有する場合、当該基板１００の各層の線膨張係数の相違に基づく圧縮量（上記数式（１）の左辺）は、以下数式（１４）によって求められる。
上記数式（１４）において、Ｇは、以下数式（１５）によって求められる。
上記数式（１４）において、Ｆは、以下数式（１６）によって求められる。
上記数式（１５）および数式（１６）において、Ｔｉｊは、以下数式（１７）によって求められる。
上記数式（１５）において、Ａｉｊは、以下数式（１８）によって求められる。
上記数式（１５）および数式（１６）において、Ｘｉは、以下数式（１９）によって求められる。
上記数式（１６）において、Ｋｉｊは、以下数式（２０）によって求められる。
上記数式（１６）において、Ｙは、以下数式（２１）によって求められる。
以下、本実施形態に係る半導体装置１０の実施例を説明する。
〔基板１００の条件〕
各実施例では、以下数式（２２）によって求められる値を、“基板１００の温度変化時における圧縮率”として規定した。そして、当該圧縮率が、０〜０．００１の範囲内となる基板１００を、“半導体素子１１０に対して適切な圧縮応力を生じさせることができる基板１００”と規定し、実施例１〜３では、当該圧縮率が上記範囲内に収まるように、基板１００の各層の材料および厚みを設定した。一方、比較例１〜４では、上記条件の適否を検証するため、上記圧縮率が上記範囲外となるように、基板１００の各層の材料および厚みを設定した。
各実施例では、以下数式（２２）によって求められる値を、“基板１００の温度変化時における圧縮率”として規定した。そして、当該圧縮率が、０〜０．００１の範囲内となる基板１００を、“半導体素子１１０に対して適切な圧縮応力を生じさせることができる基板１００”と規定し、実施例１〜３では、当該圧縮率が上記範囲内に収まるように、基板１００の各層の材料および厚みを設定した。一方、比較例１〜４では、上記条件の適否を検証するため、上記圧縮率が上記範囲外となるように、基板１００の各層の材料および厚みを設定した。
そして、各実施例および各比較例では、基板１００を１０個用意し、各々について、半導体素子１１０をはんだ接合（低温のヒーター上に材料、はんだを積層し、上から圧力をかけながら加熱することによる）した後、基板１００のはんだ接合部分の温度がはんだ接合時の温度から使用時の温度へ変化する際の、半導体素子１１０の亀裂の有無を確認した。なお、各実施例および各比較例では、少なくとも１つの半導体素子１１０に亀裂が確認された場合は、「亀裂：あり」と判定することとした。
〔その他実施条件〕
半導体素子の材料 ：ＧａＡｓ（ガリウム砒素、線膨張係数：５．８ｐｐｍ）
はんだ材料※ ：Ａｕ８０Ｓｎ２０（金錫、融点：２７３℃）
はんだ接合時の温度 ：２７５℃
使用時の温度 ：２５℃
※本実施例では、はんだ材料として、他の層よりも厚みが薄くなり、且つ、十分に柔らかいものを使用したため、はんだ層を１つの層としては考慮しない。但し、はんだ材料として、降伏応力が５０ＭＰａよりも大きいものを使用する場合、または、厚みが他の材料の１０／１よりも大きくなる場合には、はんだ層を１つの層として考慮することが好ましい。
半導体素子の材料 ：ＧａＡｓ（ガリウム砒素、線膨張係数：５．８ｐｐｍ）
はんだ材料※ ：Ａｕ８０Ｓｎ２０（金錫、融点：２７３℃）
はんだ接合時の温度 ：２７５℃
使用時の温度 ：２５℃
※本実施例では、はんだ材料として、他の層よりも厚みが薄くなり、且つ、十分に柔らかいものを使用したため、はんだ層を１つの層としては考慮しない。但し、はんだ材料として、降伏応力が５０ＭＰａよりも大きいものを使用する場合、または、厚みが他の材料の１０／１よりも大きくなる場合には、はんだ層を１つの層として考慮することが好ましい。
〔実施例１〕
（基板１００の構成）
第１の層１０２の材料：ＣｕＷ（銅タングステン、線膨張係数：６．５ｐｐｍ、ヤング率：３２０ＧＰａ）
第１の層１０２の厚み：３００μｍ
第２の層１０４の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第２の層１０４の厚み：３００μｍ
Ｒ０ ：４．５ｍ
Ｒ ：−０．９ｍ
圧縮率 ：０．０００３
（実施結果）
亀裂 ：なし
〔実施例２〕
（基板１００の構成）
第１の層１０２の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第１の層１０２の厚み：５０μｍ
第２の層１０４の材料：Ｃｕ（銅、線膨張係数：１６．７ｐｐｍ、ヤング率：１２８ＧＰａ）
第２の層１０４の厚み：４５０μｍ
Ｒ０ ：１０．２ｍ
Ｒ ：０．２ｍ
圧縮率 ：０．０００８
（実施結果）
亀裂 ：なし
〔実施例３〕
（基板１００の構成）
第１の層１０２の材料：ＣｕＷ（銅タングステン、線膨張係数：６．５ｐｐｍ、ヤング率：３２０ＧＰａ）
第１の層１０２の厚み：２００μｍ
第２の層１０４の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第２の層１０４の厚み：１００μｍ
第３の層１０６の材料：Ｗ（タングステン、線膨張係数：５．１ｐｐｍ、ヤング率：３３０ＧＰａ）
第３の層１０６の厚み：１００μｍ
Ｒ０ ：５．５ｍ
Ｒ ：−０．６ｍ
圧縮率 ：０．０００１
（実施結果）
亀裂 ：なし
〔比較例１〕
（基板の構成）
第１の層１０２の材料：ＡｌＮ
第１の層１０２の厚み：５００μｍ
第２の層１０４の材料：ＣｕＷ
第２の層１０４の厚み：３００μｍ
Ｒ０ ：９．６ｍ
Ｒ ：１．０ｍ
圧縮率 ：−０．０００５
（実施結果）
亀裂 ：あり
〔比較例２〕
（基板の構成）
第１の層１０２の材料：ＣｕＷ
第１の層１０２の厚み：１００μｍ
第２の層１０４の材料：Ｃｕ
第２の層１０４の厚み：３３０μｍ
Ｒ０ ：−１．０ｍ
Ｒ ：０．１ｍ
圧縮率 ：−０．０００１
（実施結果）
亀裂 ：あり
〔比較例３〕
（基板の構成）
第１の層１０２の材料：Ｃｕ
第１の層１０２の厚み：１５０μｍ
第２の層１０４の材料：ＡｌＮ
第２の層１０４の厚み：５００μｍ
Ｒ０ ：−１．２ｍ
Ｒ ：−０．２ｍ
圧縮率 ：０．００１２
（実施結果）
亀裂 ：あり
〔比較例４〕
（基板の構成）
第１の層１０２の材料：ＣｕＷ
第１の層１０２の厚み：１５０μｍ
第２の層１０４の材料：ＡｌＮ
第２の層１０４の厚み：５００μｍ
第３の層１０６の材料：Ｃｕ
第３の層１０６の厚み：１００μｍ
Ｒ ：０．２ｍ
Ｒ０ ：−０．２ｍ
圧縮率 ：−０．０００１
（実施結果）
亀裂 ：あり
〔実施例および比較例についての考察〕
上記各実施例のとおり、“上記数式（２２）によって求められる上記圧縮率が、０〜０．００１の範囲内となる”という条件を満たすように、基板１００の各層の材料および厚みを設定することにより、半導体素子１１０に亀裂が生じないことが確認された。これは、半導体素子１１０に対し、適度な圧縮応力が生じたためと考えられる。
（基板１００の構成）
第１の層１０２の材料：ＣｕＷ（銅タングステン、線膨張係数：６．５ｐｐｍ、ヤング率：３２０ＧＰａ）
第１の層１０２の厚み：３００μｍ
第２の層１０４の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第２の層１０４の厚み：３００μｍ
Ｒ０ ：４．５ｍ
Ｒ ：−０．９ｍ
圧縮率 ：０．０００３
（実施結果）
亀裂 ：なし
〔実施例２〕
（基板１００の構成）
第１の層１０２の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第１の層１０２の厚み：５０μｍ
第２の層１０４の材料：Ｃｕ（銅、線膨張係数：１６．７ｐｐｍ、ヤング率：１２８ＧＰａ）
第２の層１０４の厚み：４５０μｍ
Ｒ０ ：１０．２ｍ
Ｒ ：０．２ｍ
圧縮率 ：０．０００８
（実施結果）
亀裂 ：なし
〔実施例３〕
（基板１００の構成）
第１の層１０２の材料：ＣｕＷ（銅タングステン、線膨張係数：６．５ｐｐｍ、ヤング率：３２０ＧＰａ）
第１の層１０２の厚み：２００μｍ
第２の層１０４の材料：ＡｌＮ（窒化アルミニウム、線膨張係数：４．５ｐｐｍ、ヤング率：２８０ＧＰａ）
第２の層１０４の厚み：１００μｍ
第３の層１０６の材料：Ｗ（タングステン、線膨張係数：５．１ｐｐｍ、ヤング率：３３０ＧＰａ）
第３の層１０６の厚み：１００μｍ
Ｒ０ ：５．５ｍ
Ｒ ：−０．６ｍ
圧縮率 ：０．０００１
（実施結果）
亀裂 ：なし
〔比較例１〕
（基板の構成）
第１の層１０２の材料：ＡｌＮ
第１の層１０２の厚み：５００μｍ
第２の層１０４の材料：ＣｕＷ
第２の層１０４の厚み：３００μｍ
Ｒ０ ：９．６ｍ
Ｒ ：１．０ｍ
圧縮率 ：−０．０００５
（実施結果）
亀裂 ：あり
〔比較例２〕
（基板の構成）
第１の層１０２の材料：ＣｕＷ
第１の層１０２の厚み：１００μｍ
第２の層１０４の材料：Ｃｕ
第２の層１０４の厚み：３３０μｍ
Ｒ０ ：−１．０ｍ
Ｒ ：０．１ｍ
圧縮率 ：−０．０００１
（実施結果）
亀裂 ：あり
〔比較例３〕
（基板の構成）
第１の層１０２の材料：Ｃｕ
第１の層１０２の厚み：１５０μｍ
第２の層１０４の材料：ＡｌＮ
第２の層１０４の厚み：５００μｍ
Ｒ０ ：−１．２ｍ
Ｒ ：−０．２ｍ
圧縮率 ：０．００１２
（実施結果）
亀裂 ：あり
〔比較例４〕
（基板の構成）
第１の層１０２の材料：ＣｕＷ
第１の層１０２の厚み：１５０μｍ
第２の層１０４の材料：ＡｌＮ
第２の層１０４の厚み：５００μｍ
第３の層１０６の材料：Ｃｕ
第３の層１０６の厚み：１００μｍ
Ｒ ：０．２ｍ
Ｒ０ ：−０．２ｍ
圧縮率 ：−０．０００１
（実施結果）
亀裂 ：あり
〔実施例および比較例についての考察〕
上記各実施例のとおり、“上記数式（２２）によって求められる上記圧縮率が、０〜０．００１の範囲内となる”という条件を満たすように、基板１００の各層の材料および厚みを設定することにより、半導体素子１１０に亀裂が生じないことが確認された。これは、半導体素子１１０に対し、適度な圧縮応力が生じたためと考えられる。
一方、上記各比較例のとおり、“上記数式（２２）によって求められる上記圧縮率が、０〜０．００１の範囲内となる”という条件が満たされないように、基板１００の各層の材料および厚みを設定した場合には、半導体素子１１０に亀裂が生じることが確認された。これは、半導体素子１１０に対し、引張応力または過度な圧縮応力が生じたためと考えられる。
以上により、上記条件を満たすように、基板１００の各層の材料および厚みを設定することにより、半導体素子１１０に亀裂を生じさせないという効果を奏することができ、すなわち、上記条件が適切であることが、明らかになった。
〔補足説明〕
図５は、本実施形態に係る半導体装置１０（実施例３）における収縮率の変化を示す。図５に示すように、本実施形態の半導体装置１０において、基板１００は、僅かな温度低下により、収縮する（すなわち、半導体素子に圧縮応力を生じさせる）ことが決定づけられる。そして、その収縮率（図５において、三角形のプロットで示されている）は、温度の低下に比例して変化する。その理由は、図５に示すように、曲率半径の変形量（図５において、四角形のプロットで示されている）は温度変化に比例し、また、材料の平均的な線膨張係数による歪（図５において、他の四角形のプロットで示されている）も温度変化に比例するためである。したがって、本実施形態の半導体装置１０は、はんだ接合時の温度以下において、常に半導体素子に圧縮応力を生じさせることができる。すなわち、本実施形態に係る半導体装置１０は、その使用温度がいずれに設定されている場合であっても、常に半導体素子に圧縮応力を生じさせることができる。なお、図５は、実施例３に関するものであるが、他の実施例においても同様に、基板１００は、僅かな温度低下により収縮することが決定づけられ、その収縮率は、温度の低下に比例して増加する。
図５は、本実施形態に係る半導体装置１０（実施例３）における収縮率の変化を示す。図５に示すように、本実施形態の半導体装置１０において、基板１００は、僅かな温度低下により、収縮する（すなわち、半導体素子に圧縮応力を生じさせる）ことが決定づけられる。そして、その収縮率（図５において、三角形のプロットで示されている）は、温度の低下に比例して変化する。その理由は、図５に示すように、曲率半径の変形量（図５において、四角形のプロットで示されている）は温度変化に比例し、また、材料の平均的な線膨張係数による歪（図５において、他の四角形のプロットで示されている）も温度変化に比例するためである。したがって、本実施形態の半導体装置１０は、はんだ接合時の温度以下において、常に半導体素子に圧縮応力を生じさせることができる。すなわち、本実施形態に係る半導体装置１０は、その使用温度がいずれに設定されている場合であっても、常に半導体素子に圧縮応力を生じさせることができる。なお、図５は、実施例３に関するものであるが、他の実施例においても同様に、基板１００は、僅かな温度低下により収縮することが決定づけられ、その収縮率は、温度の低下に比例して増加する。
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、半導体素子が基板上にはんだ接合される半導体装置に利用することができる。例えば、本発明は、半導体レーザダイオードが基板上にはんだ接合される半導体レーザ装置等に好適に利用することができる。
１０ 半導体装置
１００ 基板（積層構造体）
１０２ 第１の層
１０４ 第２の層
１０６ 第３の層
１１０ 半導体素子
１００ 基板（積層構造体）
１０２ 第１の層
１０４ 第２の層
１０６ 第３の層
１１０ 半導体素子
Claims (8)
- 表面上に半導体素子がはんだ接合される積層構造体であって、
前記表面上に前記半導体素子がはんだ接合された後、当該積層構造体の前記はんだ接合部分の温度が、前記はんだ接合時の温度から低下する際に、当該積層構造体における各層の線膨張係数の相違に基づく湾曲作用と、基板全体の平均線膨張係数に基づく伸縮作用とにより、前記半導体素子に対して圧縮応力を生じさせるように、前記各層の材料および厚みが設定されている
ことを特徴とする積層構造体。 - 以下数式（１）を満たすように、前記各層の材料および厚みが設定されている
ことを特徴とする請求項１に記載の積層構造体。
- 以下数式（２）を満たし、かつ、以下数式（３）を満たすように、前記各層の材料および厚みが設定されている
ことを特徴とする請求項１に記載の積層構造体。
上記数式（３）において、ｔは、当該積層構造体の厚みを示す。αは、当該積層構造体における基板全体の平均線膨張係数を示す。αchipは、前記半導体素子の線膨張係数を示す。Ｔは、前記使用時の前記はんだ接合部分の温度と前記はんだ接合時の前記はんだ接合部分の温度との温度差を示す。 - さらに以下数式（４）を満たすように、前記各層の材料および厚みが設定されている
ことを特徴とする請求項２または３に記載の積層構造体。
- 前記半導体素子側から順に、第１の層および第２の層を備え、
前記半導体素子は、
ＧａＡｓ（ガリウム砒素）が材料として用いられており、
前記第１の層は、
ＣｕＷ（銅タングステン）が材料として用いられており、
前記第２の層は、
ＡｌＮ（窒化アルミニウム）が材料として用いられている
ことを特徴とする請求項１から４のいずれか１項に記載の積層構造体。 - 前記半導体素子側から順に、第１の層および第２の層を備え、
前記半導体素子は、
ＧａＡｓ（ガリウム砒素）が材料として用いられており、
前記第１の層は、
ＣｕＷ（銅タングステン）が材料として用いられており、
前記第２の層は、
Ｃｕ（銅）が材料として用いられている
ことを特徴とする請求項１から４のいずれか１項に記載の積層構造体。 - 前記半導体素子側から順に、第１の層、第２の層、および第３の層を備え、
前記半導体素子は、
ＧａＡｓ（ガリウム砒素）が材料として用いられており、
前記第１の層は、
ＣｕＷ（銅タングステン）が材料として用いられており、
前記第２の層は、
ＡｌＮ（窒化アルミニウム）が材料として用いられており、
前記第３の層は、
Ｗ（タングステン）が材料として用いられている
ことを特徴とする請求項１から４のいずれか１項に記載の積層構造体。 - 請求項１から７のいずれか１項に記載の積層構造体と、
前記積層構造体の表面上にはんだ接合される半導体素子と
を備えたことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013055680A JP2014183128A (ja) | 2013-03-18 | 2013-03-18 | 積層構造体および半導体装置 |
| PCT/JP2014/057299 WO2014148478A1 (ja) | 2013-03-18 | 2014-03-18 | 積層構造体および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013055680A JP2014183128A (ja) | 2013-03-18 | 2013-03-18 | 積層構造体および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014183128A true JP2014183128A (ja) | 2014-09-29 |
Family
ID=51580156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013055680A Pending JP2014183128A (ja) | 2013-03-18 | 2013-03-18 | 積層構造体および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2014183128A (ja) |
| WO (1) | WO2014148478A1 (ja) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257660A (ja) * | 1989-03-30 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
| JPH11204704A (ja) * | 1998-01-14 | 1999-07-30 | Sony Corp | 半導体装置 |
| JP2000150741A (ja) * | 1998-11-11 | 2000-05-30 | Nec Corp | 半導体装置 |
| JP2003204020A (ja) * | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004327711A (ja) * | 2003-04-24 | 2004-11-18 | Toyota Motor Corp | 半導体モジュール |
| JP2005243819A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | ヒートシンク材およびヒートシンク材の製造方法、ならびにヒートシンク付きセラミックパッケージ |
| JP2010103338A (ja) * | 2008-10-24 | 2010-05-06 | Nec Electronics Corp | 半導体装置、及びその製造方法 |
| JP2010147101A (ja) * | 2008-12-16 | 2010-07-01 | Tdk Corp | 電子部品 |
| JP2013229472A (ja) * | 2012-04-26 | 2013-11-07 | Denso Corp | 半導体装置 |
-
2013
- 2013-03-18 JP JP2013055680A patent/JP2014183128A/ja active Pending
-
2014
- 2014-03-18 WO PCT/JP2014/057299 patent/WO2014148478A1/ja active Application Filing
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257660A (ja) * | 1989-03-30 | 1990-10-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
| JPH11204704A (ja) * | 1998-01-14 | 1999-07-30 | Sony Corp | 半導体装置 |
| JP2000150741A (ja) * | 1998-11-11 | 2000-05-30 | Nec Corp | 半導体装置 |
| JP2003204020A (ja) * | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
| JP2004327711A (ja) * | 2003-04-24 | 2004-11-18 | Toyota Motor Corp | 半導体モジュール |
| JP2005243819A (ja) * | 2004-02-25 | 2005-09-08 | Ngk Spark Plug Co Ltd | ヒートシンク材およびヒートシンク材の製造方法、ならびにヒートシンク付きセラミックパッケージ |
| JP2010103338A (ja) * | 2008-10-24 | 2010-05-06 | Nec Electronics Corp | 半導体装置、及びその製造方法 |
| JP2010147101A (ja) * | 2008-12-16 | 2010-07-01 | Tdk Corp | 電子部品 |
| JP2013229472A (ja) * | 2012-04-26 | 2013-11-07 | Denso Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014148478A1 (ja) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017056360A1 (ja) | 回路基板および半導体装置 | |
| CA2874992C (en) | Semiconductor laser light source | |
| WO2016063744A1 (ja) | パワーモジュール | |
| JP6468028B2 (ja) | 放熱板付パワーモジュール用基板 | |
| JP2012119597A (ja) | 半導体装置及びその製造方法 | |
| JP7016015B2 (ja) | 実装構造体 | |
| JP5061442B2 (ja) | 絶縁回路基板および冷却シンク部付き絶縁回路基板 | |
| JP4824327B2 (ja) | 半導体装置の製造方法 | |
| JP6775848B2 (ja) | 放熱板材 | |
| WO2014148478A1 (ja) | 積層構造体および半導体装置 | |
| JP6020496B2 (ja) | 接合構造体およびその製造方法 | |
| WO2012164865A1 (ja) | 接合構造体 | |
| US11860427B2 (en) | Thermosonic bonding for securing photonic components | |
| TW202017116A (zh) | 封裝、封裝製造方法、附接合材之蓋體及附接合材之蓋體的製造方法 | |
| JP4973055B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007044699A (ja) | 接合構造 | |
| JP5012577B2 (ja) | 半導体装置 | |
| JP2015179759A (ja) | 半導体装置 | |
| JP2009182209A (ja) | 半導体装置 | |
| WO2016117539A1 (ja) | レーザ光源装置およびその製造方法 | |
| JP4984696B2 (ja) | パワー素子搭載用ユニットおよびパワーモジュール | |
| JP5949817B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP2015176925A (ja) | 半導体装置 | |
| JP2019202331A (ja) | 異種材料の接合方法および異種材料の接合体 | |
| JP6237058B2 (ja) | 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150414 |