WO2016117539A1 - レーザ光源装置およびその製造方法 - Google Patents

レーザ光源装置およびその製造方法 Download PDF

Info

Publication number
WO2016117539A1
WO2016117539A1 PCT/JP2016/051402 JP2016051402W WO2016117539A1 WO 2016117539 A1 WO2016117539 A1 WO 2016117539A1 JP 2016051402 W JP2016051402 W JP 2016051402W WO 2016117539 A1 WO2016117539 A1 WO 2016117539A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor laser
laser array
scribe groove
light source
source device
Prior art date
Application number
PCT/JP2016/051402
Other languages
English (en)
French (fr)
Inventor
充輝 二見
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Publication of WO2016117539A1 publication Critical patent/WO2016117539A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0239Combinations of electrical or optical elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/024Arrangements for thermal management
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30

Definitions

  • the present invention relates to a laser light source device including a long semiconductor laser array including a plurality of semiconductor laser elements, and a manufacturing method thereof.
  • Semiconductor laser elements are used in a wide variety of applications as next-generation visible light sources.
  • semiconductor laser devices are required to have a stable high output operation. This is because the desired brightness can be configured with a smaller number of parts by improving the output per semiconductor laser element, which is advantageous in terms of design, manufacturing, and cost.
  • the joining of the semiconductor laser element and the heat sink may be performed at a high temperature with gold tin (AuSn) solder because of the high affinity with the gold (Au) electrode used for power feeding to the semiconductor laser element.
  • AuSn gold tin
  • a gallium arsenide (GaAs) substrate is used as an initial growth substrate of a red semiconductor laser element that emits red laser light.
  • Copper (Cu) is used as the main material of the heat sink with high thermal conductivity.
  • the thermal expansion coefficients of gallium arsenide (GaAs) and copper (Cu) are 5.7 ⁇ 10 ⁇ 6 / ° C. and 16.8 ⁇ 10 ⁇ 6 / ° C. at room temperature, respectively, and are greatly separated. Therefore, a thermal stress is generated in the compression direction with respect to the semiconductor laser element with the cooling after the joining with the solder.
  • the thermal stress generated in the semiconductor laser element has various effects on the manufacture and performance of a laser light source device using the semiconductor laser element.
  • substrate cracks that break the substrate of the semiconductor laser element occur due to thermal stress, and yield decreases.
  • reliability is reduced due to the risk of substrate cracking of the semiconductor laser element after manufacture.
  • the semiconductor laser array includes a plurality of semiconductor laser elements, the semiconductor laser array is elongated along the arrangement direction of the emission points of the semiconductor laser elements. Therefore, for example, the substrate is greatly affected by thermal stress, and substrate cracking occurs frequently.
  • the light emission point located at the central portion of the semiconductor laser array has a shift amount of the wavelength of the output light at a light emitting point located at the end portion of the semiconductor laser array. growing.
  • the oscillation spectrum as a semiconductor laser array exhibits a characteristic that has a plurality of peaks, which is an application limitation.
  • Patent Document 1 A technique for solving the above problems is disclosed in Patent Document 1, for example.
  • the technique disclosed in Patent Document 1 achieves both high exhaust heat efficiency and thermal stress relaxation by adopting a crosslinked structure.
  • Patent Document 1 The technique disclosed in Patent Document 1 described above has a problem that the number of members increases in order to adopt a cross-linked structure and a problem that an additional manufacturing process is required. Further, there is a problem that the cost increases due to the increase in the number of members and the addition of a manufacturing process.
  • An object of the present invention is to provide a laser light source device with excellent reliability in which thermal stress generated in a semiconductor laser array is relaxed and a manufacturing method thereof.
  • the laser light source device of the present invention includes a semiconductor substrate and a semiconductor laser array having a plurality of semiconductor laser elements each having a light emitting point on the epitaxial growth layer, the semiconductor laser array having a semiconductor substrate and an epitaxial growth layer formed on the semiconductor substrate.
  • a laser light source device joined to the heat dissipation member via the joining member, and the semiconductor laser elements are connected to the semiconductor substrate joined to the heat dissipation member via the joining member along the resonator direction of the semiconductor laser elements.
  • the semiconductor substrate is divided and formed by cleaving with the scribe groove formed as a starting point.
  • a method of manufacturing a laser light source device includes: forming an epitaxial growth layer on a semiconductor substrate; forming a semiconductor laser array including a plurality of semiconductor laser elements having light emission points on the epitaxial growth layer; and Forming a scribe groove extending along the cavity direction of the semiconductor laser element in the semiconductor substrate, bonding the semiconductor laser array to a heat dissipation member via a bonding member under heating, and a temperature after bonding And cleaving and dividing the semiconductor substrate with the scribe groove as a starting point.
  • each semiconductor laser element starts from a scribe groove formed along the resonator direction of each semiconductor laser element in the semiconductor substrate bonded to the heat dissipation member via the bonding member.
  • the semiconductor substrate is divided and formed by cleaving.
  • the semiconductor substrate is separated by utilizing the thermal stress generated in the semiconductor laser array by joining with the heat radiating member, so that the thermal stress generated in the semiconductor laser array can be relaxed. Therefore, since the crack of the semiconductor substrate and the shift of the oscillation wavelength due to thermal stress can be suppressed, a laser light source device with excellent reliability can be provided.
  • an epitaxial growth layer is formed on a semiconductor substrate, and a semiconductor laser array including a plurality of semiconductor laser elements having light emission points in the epitaxial growth layer is formed.
  • a scribe groove extending along the cavity direction of the semiconductor laser element is formed in the semiconductor substrate of the semiconductor laser array.
  • the semiconductor laser array is bonded to the heat radiating member through the bonding member under heating. By lowering the temperature after bonding, the semiconductor substrate is cleaved and divided starting from the scribe groove.
  • the semiconductor substrate is separated by utilizing the thermal stress generated in the semiconductor laser array by joining with the heat radiating member, the thermal stress generated in the semiconductor laser array can be relaxed. Therefore, since the crack of the semiconductor substrate and the shift of the oscillation wavelength due to thermal stress can be suppressed, a laser light source device with excellent reliability can be provided.
  • FIG. 1 is a perspective view showing a configuration of a semiconductor laser array 1 that constitutes a laser light source apparatus according to a first embodiment of the present invention. It is the front view which looked at the semiconductor laser array 1 shown in FIG. 1 from the one side of the z-axis direction.
  • FIG. 3 is a diagram showing a state in which the semiconductor laser array 1 and the heat sink 3 are joined via the solder 2 at a high temperature equal to or higher than the melting point of the solder 2.
  • FIG. 3 is a view showing a state in which the cooling has progressed to a temperature lower than the melting point of the solder 2 after joining the semiconductor laser array 1 and the heat sink 3. It is a figure which shows the state by which the semiconductor laser array 1 was cleaved.
  • FIG. 3 is a diagram showing a state in which the semiconductor laser array 1 and the heat sink 3 are joined via the solder 2 at a high temperature equal to or higher than the melting point of the solder 2.
  • FIG. 3 is a view showing a state in
  • FIG. 5 is an enlarged front view showing a surface portion on the other side in the y-axis direction of the semiconductor laser array 1 in FIG. 4. It is a flowchart which shows the manufacture procedure in the manufacturing method of the laser light source apparatus in the 1st Embodiment of this invention. It is a flowchart which shows the detailed manufacturing procedure in the chip formation process of step a3 of FIG.
  • FIG. 3 is a diagram schematically showing the relationship between the temperature at which the semiconductor laser array 1 and the heat sink 3 are joined and the state of the semiconductor laser array 1. It is a perspective view which shows the structure of the laser light source apparatus which is the 2nd Embodiment of this invention.
  • FIG. 1 is a perspective view showing a configuration of a semiconductor laser array 1 constituting the laser light source apparatus according to the first embodiment of the present invention.
  • FIG. 2 is a front view of the semiconductor laser array 1 shown in FIG. 1 viewed from one side in the z-axis direction.
  • the initial growth substrate 5, the epitaxial layer 6, and the lower electrode 7 shown in FIG. 2 are collectively shown as a semiconductor laser array 1.
  • the semiconductor laser array 1 constitutes a laser light source device. As shown in FIG. 5 to be described later, the laser light source device is configured by joining a semiconductor laser array 1 to a heat sink 3 via solder 2.
  • the solder 2 corresponds to a joining member.
  • the heat sink 3 corresponds to a heat radiating member.
  • the semiconductor laser array 1 includes a plurality of semiconductor laser elements configured by individual chips cut out by a bar cutting process and a chip cutting process described later.
  • the x-axis direction is the arrangement direction of the light emitting points of the semiconductor laser array 1, that is, the arrangement direction of a plurality of semiconductor laser elements.
  • the z-axis direction is the resonator direction of each semiconductor laser element of the semiconductor laser array 1.
  • the y-axis direction is the stacking direction of the epitaxial growth layer 6 that forms the active layer of the semiconductor laser array 1.
  • the resonator direction refers to a direction from one end face to the other end face of the two end faces forming the resonator of the semiconductor laser element.
  • the direction of the resonator is a direction parallel to the traveling direction of light reciprocating in the resonator.
  • the semiconductor laser array 1 includes an initial growth substrate 5, an epitaxial growth layer 6, an upper electrode (not shown), and a lower electrode 7.
  • the upper electrode is not shown for easy understanding.
  • the lower electrode 7 is provided corresponding to the number of light emitting points. That is, the lower electrode 7 is provided in the same number as the number of light emitting points.
  • the initial growth substrate 5 corresponds to a semiconductor substrate.
  • gallium arsenide (GaAs), indium phosphide (InP), sapphire, or the like is used as the material of the initial growth substrate 5.
  • the thickness dimension of the initial growth substrate 5 is not less than 100 ⁇ m and not more than 150 ⁇ m, for example.
  • the thickness dimension of the epitaxial growth layer 6 provided on the initial growth substrate 5 is about several ⁇ m.
  • the length dimension of the semiconductor laser array 1 in the short side direction, that is, the z-axis direction is, for example, not less than 0.5 mm and not more than 1.5 mm.
  • the short direction of the semiconductor laser array 1 is the resonator direction of each semiconductor laser element constituting the semiconductor laser array 1.
  • the length dimension of the semiconductor laser array 1 in the longitudinal direction, that is, the x-axis direction is, for example, not less than 2 mm and not more than 10 mm.
  • the longitudinal direction of the semiconductor laser array 1 is the arrangement direction of the light emitting points of the semiconductor laser array 1.
  • the ratio of the length dimension in the short direction and the length dimension in the longitudinal direction of the semiconductor laser array 1 is such that the longer the length dimension in the longitudinal direction with respect to the length dimension in the short direction, It is advantageous to carry out the manufacturing method.
  • the length dimension in the longitudinal direction and the short direction of the semiconductor laser array 1 is such that the ratio of the length dimension between the short direction and the longitudinal direction is “longitudinal length dimension / short direction length”. It is desirable to satisfy “dimension ⁇ 3”. That is, the length dimension in the longitudinal direction of the semiconductor laser array 1 is preferably at least three times the length dimension in the short direction of the semiconductor laser array 1.
  • the length dimension in the longitudinal direction of the semiconductor laser array 1 is more preferably 5 times or more the length dimension in the short direction of the semiconductor laser array 1.
  • the ratio of the length dimension in the short direction and the length dimension in the longitudinal direction of the semiconductor laser array 1 satisfies “longitudinal length dimension / short dimension length dimension ⁇ 5”. More preferred.
  • a scribe groove 10 extending in parallel with the z-axis direction that is the resonator direction is formed at the center of the semiconductor laser array 1 in the x-axis direction that is the longitudinal direction.
  • one scribe groove 10 is formed.
  • the scribe groove 10 is formed on the surface portion on the other side in the y-axis direction, which is the thickness direction of the initial growth substrate 5 constituting the semiconductor laser array 1.
  • the shape of the scribe groove 10 for example, the cross-sectional shape in a cross section perpendicular to the z-axis direction that is the resonator direction is V-shaped.
  • the depth of the scribe groove 10 is selected so that the tip of the scribe groove 10 does not reach the epitaxial growth layer 6, and more preferably stays at a point sufficiently away from the epitaxial growth layer 6.
  • the lower electrode 7 is formed on one side in the y-axis direction, which is the thickness direction of the epitaxial growth layer 6.
  • the arrangement of the electrode near the scribe groove 10 is avoided.
  • the scribe groove 10 reaches at least one of the two end faces forming the resonator of each semiconductor laser element of the semiconductor laser array 1, that is, one end face and the other end face in the z-axis direction. It is desirable.
  • 3 to 5 are front views showing the state of the semiconductor laser array 1 in the manufacturing process of the laser light source device.
  • a method for manufacturing a laser light source device using the semiconductor laser array 1 in the present embodiment will be described with reference to FIGS.
  • the semiconductor laser array 1 in which the scribe grooves 10 are formed is joined to the heat sink 3 via the solder 2, and then the semiconductor laser array 1 is divided into two by the thermal stress generated during cooling. Separate into two.
  • FIG. 3 is a view showing a state in which the semiconductor laser array 1 and the heat sink 3 are joined via the solder 2 at a high temperature equal to or higher than the melting point of the solder 2.
  • AuSn gold tin solder having excellent reliability and thermal conductivity is often used.
  • the melting point of AuSn solder is about 300 ° C. or higher and 340 ° C. or lower.
  • FIG. 4 is a diagram showing a state in which the semiconductor laser array 1 and the heat sink 3 are joined, and then the cooling has progressed to a certain temperature below the melting point of the solder 2.
  • the state of the solder 2 has changed to a solid, and the semiconductor laser array 1 and the heat sink 3 are constrained at the bonding interface.
  • thermal stress is generated according to the difference in linear expansion coefficient between the semiconductor laser array 1 and the heat sink 3.
  • This thermal stress increases as the temperature approaches a normal temperature, for example, 25 ° C., from the time when the temperature falls below the melting point of the solder 2.
  • a normal temperature for example, 25 ° C.
  • thermal stress is generated starting from 340 ° C., which is the melting point of AuSn solder, and becomes the maximum thermal stress when returning to normal temperature.
  • FIG. 5 is a diagram showing a state in which the semiconductor laser array 1 is cleaved. Thermal stress generated in the process of returning to normal temperature is concentrated in the scribe groove 10 formed in advance. This leads to separation along the cleavage plane of the semiconductor laser array 1 as shown in FIG.
  • the linear expansion coefficients of gallium arsenide (GaAs) used as the main material of the initial growth substrate 5 of the semiconductor laser array 1 and copper (Cu) used as the main material of the heat sink 3 are 5.7 at room temperature, respectively. ⁇ a 10 -6 /°C,16.8 ⁇ 10 -6 / °C.
  • the semiconductor laser array 1 is affected by thermal stress in the compression direction as indicated by arrows 21 and 22 in FIG. 4 near the joint interface with the heat sink 3.
  • FIG. 6 is an enlarged front view showing the surface portion on the other side in the y-axis direction of the semiconductor laser array 1 in FIG.
  • FIG. 6 shows a case where the semiconductor laser array 1 warps in a convex shape due to a compressive stress at the bonding interface between the semiconductor laser array 1 and the heat sink 3.
  • FIG. 7 is a flowchart showing a manufacturing procedure in the method for manufacturing the laser light source device according to the first embodiment of the present invention.
  • the flowchart shown in FIG. 7 is started when preparation of materials and apparatuses necessary for manufacturing the laser light source device is completed, and the process proceeds to step a1.
  • step a1 an epitaxial growth process is performed.
  • the epitaxial layer 6 is formed by epitaxial growth on the surface portion on one side in the y-axis direction, which is one side in the thickness direction of the initial growth substrate 5.
  • the process proceeds to step a2.
  • step a2 an electrode patterning process is performed.
  • the lower electrode 7 is formed on the surface portion on one side in the y-axis direction, which is one side in the thickness direction of the epitaxial layer 6 formed in step a1.
  • an upper electrode is formed on the surface portion on the other side in the y-axis direction, which is the other side in the thickness direction of the initial growth substrate 5.
  • step a3 a chip forming process is performed.
  • a bar cutting process is performed in step a31
  • an end surface coating process is performed in step a32
  • a chip cutting process is performed in step a33.
  • a bar-shaped semiconductor substrate (hereinafter also referred to as “semiconductor bar”) is cut out from the semiconductor wafer.
  • semiconductor bar a bar-shaped semiconductor substrate
  • the end surface coating step of step a32 the end surface of the semiconductor bar is coated.
  • the chip cutting process of step a33 individual chips are cut out from the semiconductor bar.
  • step a4 a packaging process is performed.
  • a chip bonding process is performed in step a41
  • a wire bonding process is performed in step a42
  • a sealing process is performed in step a43.
  • step a41 bonding of the cut individual chips is performed.
  • step a42 wire bonding of the cut out individual chips is performed.
  • step a43 the bonded chip is sealed. As a result, the chip is packaged.
  • step a5 a characteristic evaluation / inspection process is performed.
  • the characteristics of each packaged chip are evaluated and inspected.
  • the scribing process is included in the chip forming process of step a3. That is, the scribe groove 10 is formed in the chip forming process in step a3.
  • FIG. 8 is a flowchart showing a detailed manufacturing procedure in the chip forming process of step a3 in FIG.
  • the chip forming process includes a bar cutting process, an end surface coating process, and a chip cutting process.
  • Each of the bar cutting process and the chip cutting process includes a scribe groove forming stage of steps a311 and a331 for forming a scribe groove by a scriber, and a separating stage of steps a312 and a332 for performing separation along the scribe groove by a breaker. .
  • a scribe groove for chip cutout is formed at the chip cutout position in the scribe groove forming stage of step a331.
  • a scribe groove 10 for separation of the semiconductor laser array 1 is formed in the center of the chip, which is the center of the semiconductor laser array 1 in the arrangement direction of the semiconductor laser elements.
  • the scribe groove 10 for separation of the semiconductor laser array 1 is a scribe groove used for separation of the semiconductor laser array 1 using thermal stress generated when the semiconductor laser array 1 and the heat sink 3 are joined.
  • step a332 when cutting out the chip from the semiconductor bar, pressure is applied only by the breaker only to the scribe groove portion formed at the chip cutting position. No pressure is applied to the scribe groove 10 formed in the center portion of the chip and used for separation by thermal stress in a later process.
  • FIG. 9 is a diagram schematically showing the relationship between the temperature at which the semiconductor laser array 1 and the heat sink 3 are joined and the state of the semiconductor laser array 1.
  • the state shown in FIG. 3 is shown as a first state S1
  • the state shown in FIG. 4 is shown as a second state S2
  • the state shown in FIG. 5 is shown as a third state S3.
  • Thermal stress is not applied to the semiconductor laser array 1 in the first state S1 that is heated from the room temperature T0 and is at a temperature higher than the melting point Tm of the solder 2, for example, the temperature T2.
  • the second state S2 where the temperature is lower than the melting point Tm of the solder 2, for example, the temperature T1
  • thermal stress proportional to the difference from the melting point Tm is applied to the semiconductor laser array 1.
  • the third state S3 in which the temperature T1 decreases to the room temperature T0, the separation is performed at the scribe groove 10 formed in the center of the chip at a certain temperature up to the room temperature T0.
  • the portion of the scribe groove 10 at the center of the chip used for separating the semiconductor laser array 1 in the process of joining the semiconductor laser array 1 and the heat sink 3 must not be separated in the chip forming process.
  • the length and depth of the scribe groove 10 for realizing this may be experimentally determined in advance.
  • the length of the scribe groove 10 preferably reaches the end face forming the resonator of the semiconductor laser array 1 as shown in FIG. This facilitates separation of the semiconductor laser array 1 at the scribe groove 10 in the process of bonding the semiconductor laser array 1 and the heat sink 3.
  • the epitaxial growth layer 6 is formed on the initial growth substrate 5, and the semiconductor laser array 1 including a plurality of semiconductor laser elements each having a light emitting point is formed on the epitaxial growth layer 6. .
  • a scribe groove 10 extending along the resonator direction of the semiconductor laser element is formed in the initial growth substrate 5 of the semiconductor laser array 1.
  • the semiconductor laser array 1 is bonded to the heat sink 3 through the solder 2 under heating. By lowering the temperature after bonding, the initial growth substrate 5 is cleaved and divided starting from the scribe groove 10.
  • the stress generated in the long semiconductor laser array 1 can be relieved by positively using the thermal stress generated at the time of bonding.
  • the initial growth substrate 5 is separated using the thermal stress generated in the semiconductor laser array 1 due to the bonding with the heat sink 3, the thermal stress generated in the semiconductor laser array 1 can be relaxed. Therefore, since the crack of the initial growth substrate 5 and the shift of the oscillation wavelength due to thermal stress can be suppressed, it is possible to provide a laser light source device with excellent reliability.
  • the scribe groove 10 can be easily formed in a scribe process when the semiconductor laser elements are cut out from a bar-like state in which they are continuous in the longitudinal direction.
  • the semiconductor laser elements can be divided simultaneously with the joining of the semiconductor laser array 1 and the heat sink 3, so that the increase in the number of processes can be minimized. .
  • the number of steps to be added can be suppressed and the material cost can be reduced as compared with other techniques for achieving the same thermal stress relaxation effect, and the cost can be reduced. Moreover, since the number of steps can be relatively reduced, the manufacturing yield of the laser light source device can be maintained or improved.
  • the scribe groove 10 is formed in the surface portion in the thickness direction of the initial growth substrate 5 on the surface portion opposite to the side on which the epitaxial growth layer 6 is formed, that is, on the other surface portion in the thickness direction. Thereby, the epitaxial layer 6 is not damaged when the scribe groove 10 is formed. Therefore, the end face and the internal state of the semiconductor laser array 1 can be kept good, so that the risk of impairing reliability can be minimized.
  • the scribe groove 10 is formed so as to reach at least one of the two end faces forming the resonator of the semiconductor laser element of the semiconductor laser array 1. As a result, the semiconductor laser array 1 can be easily separated at the scribe groove 10 in the step of joining the semiconductor laser array 1 and the heat sink 3.
  • the scribe groove 10 is formed so as to reach both of the two end faces forming the resonator of the semiconductor laser element, so that the scribe groove in the step of joining the semiconductor laser array 1 and the heat sink 3 is formed.
  • the separation of the semiconductor laser array 1 at 10 can be made easier.
  • the scribe groove 10 is formed within a range where the depth of the scribe groove 10 does not reach the epitaxial growth layer 6. Therefore, in order to facilitate the separation of the semiconductor laser array 1 at the scribe groove 10 in the process of joining the semiconductor laser array 1 and the heat sink 3 as described above, the scribe groove 10 is formed up to the end face of the semiconductor laser array 1. Even in this case, the scribe groove 10 does not reach the epitaxial growth layer 6. Thereby, the end face of the resonator can be maintained in a good state.
  • one scribe groove 10 is formed at the position of the initial growth substrate 5 corresponding to the central portion of the semiconductor laser array 1 in the arrangement direction of the plurality of semiconductor laser elements.
  • the semiconductor laser array 1 has a structure in which the longitudinal dimension is sufficiently larger than the lateral dimension, so that the scribe groove 10 formed in the central portion of the initial growth substrate 5 is formed. It is possible to divide the initial growth substrate 5 with a good yield due to the stress concentration on the substrate.
  • the stress concentration in the scribe groove 10 is utilized by setting the length dimension of the semiconductor laser array 1 in the longitudinal direction to be not less than five times the length dimension of the semiconductor laser array 1 in the short direction.
  • the initial growth substrate 5 can be divided more reliably. Therefore, the yield of division of the initial growth substrate 5 can be further improved.
  • FIG. 10 is a perspective view showing a configuration of a laser light source apparatus according to the second embodiment of the present invention.
  • FIG. 10 shows the configuration of the laser light source device before the initial growth substrate 5 is divided.
  • the basic structure of the laser light source device of this embodiment is the same as that of the laser light source device of the first embodiment.
  • a scribe groove 10 is formed in the central portion of the semiconductor laser array 1 in the arrangement direction of the plurality of semiconductor laser elements before the initial growth substrate 5 is divided.
  • the laser light source device of the present embodiment includes a stress buffer material 4 that relieves stress between the semiconductor laser array 1 and the heat sink 3.
  • the stress buffer material 4 has a physical property that the linear expansion coefficient is an intermediate value between the semiconductor laser array 1 and the heat sink 3.
  • the stress buffer material 4 is responsible for electrical insulation from the heat sink 3.
  • ceramics such as aluminum nitride (AlN) and silicon carbide (SiC) are used as the material of the stress buffer material 4 from the viewpoint of linear expansion coefficient, insulation, and thermal conductivity.
  • the solder 2 is also used as a bonding agent between the stress buffer material 4 and the heat sink 3 in order to reduce thermal resistance.
  • the cleavage using the thermal stress generated when the semiconductor laser array 1 and the heat sink 3 are joined with the solder 2 as in the first embodiment It is possible to release the thermal stress.
  • it is effective when the arrangement direction of the semiconductor laser elements is long with respect to the resonator length, that is, when the length dimension in the longitudinal direction of the semiconductor laser array 1 is longer than the length dimension in the short direction. For example, this is effective when the length of the semiconductor laser array 1 in the longitudinal direction is longer than 4 mm.
  • the stress buffer material 4 is interposed between the solder 2 and the heat sink 3, the stress can be relaxed and the influence of the stress can be suppressed.
  • the thermal stress can be relieved on the same principle as the first embodiment, so that the influence of the remaining thermal stress can be suppressed even if the stress buffer material 4 is used. .
  • the degree of freedom in selecting the coefficient of linear expansion of the stress buffer material 4, selecting the material, and selecting the dimension, particularly the thickness dimension can be expanded. Accordingly, for example, a material having a relatively high thermal conductivity is used to select the stress buffer material 4 that can sufficiently draw out the capability of the semiconductor laser array 1, or the thickness dimension is reduced to reduce the cost.
  • the selected stress buffer material 4 can be selected. Therefore, it becomes easy to reflect the intention of the designer, and it becomes easy to provide a laser light source device that reflects various needs of the user.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Dicing (AREA)

Abstract

 半導体レーザアレイ(1)の半導体基板に、半導体レーザ素子の共振器方向に沿って延びるスクライブ溝(10)を形成する。たとえば、半導体基板の厚み方向の表面部のうち、エピタキシャル成長層が形成される側と反対側の表面部にスクライブ溝(10)を形成する。半導体レーザアレイ(1)を、はんだ(2)を介してヒートシンク(3)に加熱下で接合する。接合後に温度を低下させることによって、スクライブ溝(10)を起点として、半導体基板を劈開して分割する。

Description

レーザ光源装置およびその製造方法
 本発明は、複数の半導体レーザ素子を含む長尺の半導体レーザアレイを備えるレーザ光源装置およびその製造方法に関する。
 半導体レーザ素子は、次世代の可視光光源として、多岐にわたる応用がなされている。応用先のさらなる展開のために、半導体レーザ素子には、安定的な高出力動作が求められる。これは、半導体レーザ素子1つ当たりの出力を向上させることによって、所望の明るさを、より少ない部品数で構成可能とし、設計面、製造面およびコスト面で有利にするためである。
 半導体レーザ素子の高出力動作を支える上で、半導体レーザ素子で発生する熱を効率良く排熱するヒートシンクの活用は必要不可欠である。
 ヒートシンクに半導体レーザ素子を実装するときに問題となるのが、半導体レーザ素子とヒートシンクとの熱膨張係数の差に起因する熱応力である。半導体レーザ素子とヒートシンクとの接合は、半導体レーザ素子への給電に用いられる金(Au)電極との親和性の高さから、金錫(AuSn)はんだによる高温下での接合で行われることが多い。
 たとえば、赤色のレーザ光を出射する赤色半導体レーザ素子の初期成長基板としては、ガリウムヒ素(GaAs)基板が用いられる。高熱伝導率のヒートシンクの主材料としては、銅(Cu)が用いられる。ガリウムヒ素(GaAs)および銅(Cu)の熱膨張係数は、室温下においてそれぞれ、5.7×10-6/℃、および16.8×10-6/℃であり、大きく離れている。したがって、はんだによる接合の後の冷却に伴い、半導体レーザ素子に対して、圧縮方向に熱応力が生じる。
 半導体レーザ素子に生じる熱応力は、半導体レーザ素子を用いたレーザ光源装置の製造および性能に種々の影響を及ぼす。製造面では、熱応力によって、半導体レーザ素子の基板が割れる基板割れが発生して、歩留りが低下する。性能面では、製造後の半導体レーザ素子の基板割れのリスクによって信頼性が低下する。これに加えて、レーザ活性層への応力によって発振波長がシフトするという影響がある。
 これらの影響は、高出力動作が可能な素子として用いられる半導体レーザアレイにおいて深刻である。半導体レーザアレイは、複数の半導体レーザ素子を含むので、半導体レーザ素子の発光点の配列方向に沿って長尺化する。したがって、たとえば、熱応力の影響を大きく受け、基板割れが高頻度で発生してしまう。
 また、熱応力は半導体レーザアレイの中央部に集中するので、半導体レーザアレイの中央部に位置する発光点では、半導体レーザアレイの端部に位置する発光点よりも出力光の波長のシフト量が大きくなる。これによって、半導体レーザアレイとしての発振スペクトルが複数のピークを持つような特性を示し、応用上の制約となる。
 以上の問題を解決するための技術が、たとえば特許文献1に開示される。特許文献1に開示される技術では、架橋構造を採ることによって、高い排熱効率と熱応力の緩和との両立を図っている。
特開2007-305977号公報
 前述の特許文献1に開示される技術では、架橋構造を採るために部材数が増加するという問題、および追加の製造プロセスが必要となるという問題がある。また、部材数の増加、および製造プロセスの追加によって、コストが増加するという問題がある。
 本発明の目的は、半導体レーザアレイに発生する熱応力が緩和された信頼性に優れるレーザ光源装置およびその製造方法を提供することである。
 本発明のレーザ光源装置は、半導体基板と、前記半導体基板上に形成されるエピタキシャル成長層とを有し、前記エピタキシャル成長層に発光点を有する複数の半導体レーザ素子を備える半導体レーザアレイが、接合部材を介して放熱部材に接合されたレーザ光源装置であって、各前記半導体レーザ素子は、前記接合部材を介して前記放熱部材に接合された前記半導体基板に各前記半導体レーザ素子の共振器方向に沿って形成されるスクライブ溝を起点として、前記半導体基板が劈開されることによって分割されて形成されることを特徴とする。
 本発明のレーザ光源装置の製造方法は、半導体基板上にエピタキシャル成長層を形成し、前記エピタキシャル成長層に発光点を有する複数の半導体レーザ素子を含む半導体レーザアレイを形成する工程と、前記半導体レーザアレイの前記半導体基板に、前記半導体レーザ素子の共振器方向に沿って延びるスクライブ溝を形成する工程と、前記半導体レーザアレイを、接合部材を介して放熱部材に加熱下で接合する工程と、接合後に温度を低下させることによって、前記スクライブ溝を起点として、前記半導体基板を劈開して分割する工程とを備えることを特徴とする。
 本発明のレーザ光源装置によれば、各半導体レーザ素子は、接合部材を介して放熱部材に接合された半導体基板に各半導体レーザ素子の共振器方向に沿って形成されるスクライブ溝を起点として、半導体基板が劈開されることによって分割されて形成される。これによって、放熱部材との接合によって半導体レーザアレイに発生する熱応力を利用して、半導体基板が分離されるので、半導体レーザアレイに発生した熱応力を緩和することができる。したがって、熱応力による半導体基板の割れおよび発振波長のシフトを抑えることができるので、信頼性に優れるレーザ光源装置を提供することができる。
 本発明のレーザ光源装置の製造方法によれば、半導体基板上にエピタキシャル成長層が形成され、エピタキシャル成長層に発光点を有する複数の半導体レーザ素子を含む半導体レーザアレイが形成される。半導体レーザアレイの半導体基板に、半導体レーザ素子の共振器方向に沿って延びるスクライブ溝が形成される。半導体レーザアレイが接合部材を介して放熱部材に加熱下で接合される。接合後に温度を低下させることによって、スクライブ溝を起点として、半導体基板が劈開されて分割される。
 これによって、放熱部材との接合によって半導体レーザアレイに発生する熱応力を利用して、半導体基板が分離されるので、半導体レーザアレイに発生した熱応力を緩和することができる。したがって、熱応力による半導体基板の割れおよび発振波長のシフトを抑えることができるので、信頼性に優れるレーザ光源装置を提供することができる。
 本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の第1の実施の形態であるレーザ光源装置を構成する半導体レーザアレイ1の構成を示す斜視図である。 図1に示す半導体レーザアレイ1をz軸方向の一方側から見た正面図である。 はんだ2の融点以上の高温下で、半導体レーザアレイ1とヒートシンク3とを、はんだ2を介して接合している状態を示す図である。 半導体レーザアレイ1とヒートシンク3とを接合した後に、はんだ2の融点未満のある温度まで冷却が進んだ状態を示す図である。 半導体レーザアレイ1が劈開された状態を示す図である。 図4における半導体レーザアレイ1のy軸方向の他方側の表面部を拡大して示す正面図である。 本発明の第1の実施の形態におけるレーザ光源装置の製造方法における製造手順を示すフローチャートである。 図7のステップa3のチップ化工程における詳細な製造手順を示すフローチャートである。 半導体レーザアレイ1とヒートシンク3とを接合するときの温度と半導体レーザアレイ1の状態との関係を模式的に示す図である。 本発明の第2の実施の形態であるレーザ光源装置の構成を示す斜視図である。
 <第1の実施の形態>
 図1は、本発明の第1の実施の形態であるレーザ光源装置を構成する半導体レーザアレイ1の構成を示す斜視図である。図2は、図1に示す半導体レーザアレイ1をz軸方向の一方側から見た正面図である。図1では、図2に示す初期成長基板5、エピタキシャル層6および下側電極7をまとめて、半導体レーザアレイ1として簡略化して示す。
 半導体レーザアレイ1は、レーザ光源装置を構成する。レーザ光源装置は、後述する図5に示すように、半導体レーザアレイ1が、はんだ2を介して、ヒートシンク3に接合されて構成される。はんだ2は、接合部材に相当する。ヒートシンク3は、放熱部材に相当する。半導体レーザアレイ1は、後述するバー切り出し工程およびチップ切り出し工程で切り出された個々のチップで構成される複数の半導体レーザ素子を備える。
 図1および図2において、x軸方向は、半導体レーザアレイ1の発光点の配列方向、すなわち複数の半導体レーザ素子の配列方向である。z軸方向は、半導体レーザアレイ1の各半導体レーザ素子の共振器方向である。y軸方向は、半導体レーザアレイ1の活性層を形成するエピタキシャル成長層6の積層方向である。ここで、共振器方向とは、半導体レーザ素子の共振器を形成する2つの端面のうち、一方側の端面から他方側の端面に向かう方向をいう。共振器方向は、共振器内で往復する光の進行方向に平行な方向となる。
 半導体レーザアレイ1は、初期成長基板5、エピタキシャル成長層6、不図示の上側電極、および下側電極7を備えて構成される。図2では、理解を容易にするために、上側電極の図示を省略している。下側電極7は、発光点の個数に対応して設けられる。すなわち、下側電極7は、発光点の個数と同数が設けられる。
 初期成長基板5は、半導体基板に相当する。初期成長基板5の材料としては、ガリウムヒ素(GaAs)、インジウムリン(InP)、またはサファイアなどが用いられる。初期成長基板5の厚み寸法は、たとえば、100μm以上150μm以下である。また、初期成長基板5上に設けられるエピタキシャル成長層6の厚み寸法は、数μm程度である。
 半導体レーザアレイ1の短手方向、すなわちz軸方向の長さ寸法は、たとえば、0.5mm以上1.5mm以下である。半導体レーザアレイ1の短手方向は、半導体レーザアレイ1を構成する各半導体レーザ素子の共振器方向となる。半導体レーザアレイ1の長手方向、すなわちx軸方向の長さ寸法は、たとえば、2mm以上10mm以下である。半導体レーザアレイ1の長手方向は、半導体レーザアレイ1の発光点の配列方向となる。
 半導体レーザアレイ1の短手方向の長さ寸法と長手方向の長さ寸法との比は、短手方向の長さ寸法に対して長手方向の長さ寸法が大きいほど、後述のレーザ光源装置の製造方法を実行するのに有利である。
 具体的には、半導体レーザアレイ1の長手方向および短手方向の長さ寸法は、短手方向と長手方向との長さ寸法の比が「長手方向の長さ寸法/短手方向の長さ寸法≧3」を満たすことが望ましい。すなわち、半導体レーザアレイ1の長手方向の長さ寸法は、半導体レーザアレイ1の短手方向の長さ寸法の3倍以上であることが好ましい。
 さらに、半導体レーザアレイ1の長手方向の長さ寸法は、半導体レーザアレイ1の短手方向の長さ寸法の5倍以上であることがより好ましい。換言すれば、半導体レーザアレイ1の短手方向の長さ寸法と長手方向の長さ寸法との比は、「長手方向の長さ寸法/短手方向の長さ寸法≧5」を満たすことがより好ましい。
 図1および図2に示すように、半導体レーザアレイ1の長手方向であるx軸方向における中央部には、共振器方向であるz軸方向に平行に延びるスクライブ溝10が形成される。スクライブ溝10は、本実施の形態では、1本が形成される。
 スクライブ溝10は、図2に示すように、半導体レーザアレイ1を構成する初期成長基板5の厚み方向である、y軸方向の他方側の表面部に形成される。スクライブ溝10の形状は、たとえば、共振器方向であるz軸方向に垂直な断面における断面形状がV字状である。スクライブ溝10の深さは、スクライブ溝10の先端が、エピタキシャル成長層6に到達しないように、より好ましくは、エピタキシャル成長層6から十分離れた地点にとどまるように選ばれる。
 また、エピタキシャル成長層6の厚み方向であるy軸方向の一方側には、下側電極7が形成される。下側電極7のパターニングに際しては、スクライブ溝10の直下付近への電極の配置を避けている。スクライブ溝10は、半導体レーザアレイ1の各半導体レーザ素子の共振器を形成する2つの端面、すなわちz軸方向の一方側の端面および他方側の端面のうち、少なくとも一方の端面にまで到達していることが望ましい。
 図3~図5は、レーザ光源装置の製造工程における半導体レーザアレイ1の状態を示す正面図である。図3~図5を参照して、本実施の形態における半導体レーザアレイ1を用いたレーザ光源装置の製造方法を説明する。
 本実施の形態によるレーザ光源装置の製造方法では、スクライブ溝10が形成された半導体レーザアレイ1を、はんだ2を介してヒートシンク3と接合した後、冷却時に生じる熱応力によって半導体レーザアレイ1を2つに分離する。
 図3は、はんだ2の融点以上の高温下で、半導体レーザアレイ1とヒートシンク3とを、はんだ2を介して接合している状態を示す図である。半導体レーザアレイ1のはんだ接合時には、信頼性および熱伝導性に優れる金錫(AuSn)はんだが用いられることが多い。AuSnはんだの融点は、約300℃以上340℃以下である。
 図3に示す状態では、はんだ2は液体であるので、半導体レーザアレイ1とヒートシンク3との接合界面は、互いに拘束されておらず、半導体レーザアレイ1とヒートシンク3との接合に、応力は生じていない。
 図4は、半導体レーザアレイ1とヒートシンク3とを接合した後に、はんだ2の融点未満のある温度まで冷却が進んだ状態を示す図である。はんだ2の融点未満のある温度まで冷却が進んだ段階では、はんだ2は、状態が固体に変化しており、半導体レーザアレイ1とヒートシンク3とは、接合界面において拘束される。
 したがって、半導体レーザアレイ1とヒートシンク3との線膨張係数の差に応じて、熱応力が生じる。この熱応力は、はんだ2の融点を下回った時点から、常温たとえば25℃に近づくにつれて、増加していく。たとえば、はんだ2として前述のAuSnはんだを用いた場合、AuSnはんだの融点である340℃を起点として、熱応力が生じ、常温への復帰時に最大の熱応力となる。
 図5は、半導体レーザアレイ1が劈開された状態を示す図である。常温への復帰過程で生じる熱応力は、予め形成されたスクライブ溝10に集中する。これによって、ある時点において、図5に示すように、半導体レーザアレイ1の劈開面に沿った分離に至る。
 たとえば、半導体レーザアレイ1の初期成長基板5の主材料として用いられるガリウムヒ素(GaAs)、およびヒートシンク3の主材料として用いられる銅(Cu)の線膨張係数は、室温下においてそれぞれ、5.7×10-6/℃、16.8×10-6/℃である。このような線膨張係数の場合、半導体レーザアレイ1は、ヒートシンク3との接合界面付近で、図4の矢符21,22で示すような圧縮方向の熱応力の影響を受ける。
 図6は、図4における半導体レーザアレイ1のy軸方向の他方側の表面部を拡大して示す正面図である。図6では、半導体レーザアレイ1とヒートシンク3との接合界面での圧縮応力を受けて凸状に反る場合を示している。
 前述の図4に示すような圧縮方向21,22の熱応力、すなわち圧縮応力を受けると、図6に示すような反りを生じ、スクライブ溝10への応力集中が発生し、ひいては劈開面に沿った分離に至る。
 図7は、本発明の第1の実施の形態におけるレーザ光源装置の製造方法における製造手順を示すフローチャートである。図7に示すフローチャートは、レーザ光源装置の製造に必要な材料および装置などの準備が完了すると開始され、ステップa1に移行する。
 ステップa1において、エピタキシャル成長工程を行う。エピタキシャル成長工程では、初期成長基板5の厚み方向の一方側である、y軸方向の一方側の表面部に、エピタキシャル成長によって、エピタキシャル層6を形成する。エピタキシャル層6が形成されるとステップa2に移行する。
 ステップa2において、電極パターニング工程を行う。電極パターニング工程では、ステップa1で形成されたエピタキシャル層6の厚み方向の一方側である、y軸方向の一方側の表面部に、下側電極7を形成する。また、初期成長基板5の厚み方向の他方側である、y軸方向の他方側の表面部に、上側電極を形成する。上側電極および下側電極7が形成されるとステップa3に移行する。
 ステップa3において、チップ化工程を行う。チップ化工程では、ステップa31において、バー切り出し工程を行い、ステップa32において、端面コーティング工程を行い、ステップa33において、チップ切り出し工程を行う。
 ステップa31のバー切り出し工程では、半導体ウエハからバー状の半導体基板(以下「半導体バー」という場合がある)を切り出す。ステップa32の端面コーティング工程では、半導体バーの端面をコーティングする。ステップa33のチップ切り出し工程では、半導体バーからの個々のチップの切り出しを行う。チップ化工程が終了するとステップa4に移行する。
 ステップa4において、パッケージ化工程を行う。パッケージ化工程では、ステップa41において、チップボンディング工程を行い、ステップa42において、ワイヤボンディング工程を行い、ステップa43において、シーリング工程を行う。
 ステップa41のチップボンディング工程では、切り出した個々のチップのボンディングを行う。ステップa42のワイヤボンディング工程では、切り出した個々のチップのワイヤボンディングを行う。ステップa43のシーリング工程では、ボンディングされたチップのシーリングを行う。これによって、チップがパッケージ化される。パッケージ化工程が終了するとステップa5に移行する。
 ステップa5において、特性評価・検査工程を行う。特性評価・検査工程では、パッケージ化された個々のチップの特性の評価および検査を行う。
 スクライブ溝10の形成は、既存のスクライブ工程において行うことが望ましい。スクライブ工程は、ステップa3のチップ化工程に含まれる。すなわち、スクライブ溝10の形成は、ステップa3のチップ化工程で行われる。
 図8は、図7のステップa3のチップ化工程における詳細な製造手順を示すフローチャートである。チップ化工程は、バー切り出し工程、端面コーティング工程およびチップ切り出し工程を含む。
 バー切り出し工程およびチップ切り出し工程は、それぞれ、スクライバによるスクライブ溝の形成を行うステップa311,a331のスクライブ溝形成段階と、ブレイカーによるスクライブ溝に沿った分離を行うステップa312,a332の分離段階とを含む。
 ステップa33のチップ切り出し工程では、ステップa331のスクライブ溝形成段階において、チップ切り出し箇所にチップ切り出し用のスクライブ溝を形成する。これに加えて、半導体レーザアレイ1の分離用のスクライブ溝10を、半導体レーザ素子の配列方向における半導体レーザアレイ1の中央部となるチップ中央部に形成する。半導体レーザアレイ1の分離用のスクライブ溝10は、半導体レーザアレイ1とヒートシンク3とを接合するときに生じる熱応力を利用した半導体レーザアレイ1の分離に用いられるスクライブ溝である。
 そして、ステップa332の分離段階において、半導体バーからチップを切り出すときに、チップ切り出し箇所に形成されたスクライブ溝の部分にのみ、ブレイカーによって圧力を加える。チップ中央部に形成された、後工程での熱応力による分離に用いるスクライブ溝10には圧力を加えない。
 図9は、半導体レーザアレイ1とヒートシンク3とを接合するときの温度と半導体レーザアレイ1の状態との関係を模式的に示す図である。図9では、前述の図3に示す状態を第1状態S1として示し、図4に示す状態を第2状態S2として示し、図5に示す状態を第3状態S3として示す。
 常温T0から加熱されて、はんだ2の融点Tm以上の高温下、たとえば温度T2となる第1状態S1では、半導体レーザアレイ1に対し、熱応力は加えられない。温度がはんだ2の融点Tmを下回り、たとえば温度T1となった第2状態S2では、融点Tmとの差分に比例する熱応力が半導体レーザアレイ1に加わる。その後、温度T1から常温T0に低下する第3状態S3では、常温T0に至るまでのある温度で、チップ中央部に形成されたスクライブ溝10で分離に至る。
 半導体レーザアレイ1とヒートシンク3とを接合する工程において半導体レーザアレイ1の分離に用いられるチップ中央部のスクライブ溝10の部分は、チップ化工程においては分離されてはならない。これを実現するためのスクライブ溝10の長さおよび深さは、予め実験的に決めればよい。特に、スクライブ溝10の長さについては、図1に示すように、半導体レーザアレイ1の共振器を形成する端面にまで到達することが好ましい。これによって、半導体レーザアレイ1とヒートシンク3とを接合する工程におけるスクライブ溝10での半導体レーザアレイ1の分離が容易になる。
 以上に述べたように本実施の形態によれば、初期成長基板5上にエピタキシャル成長層6が形成され、エピタキシャル成長層6に発光点を有する複数の半導体レーザ素子を含む半導体レーザアレイ1が形成される。半導体レーザアレイ1の初期成長基板5に、半導体レーザ素子の共振器方向に沿って延びるスクライブ溝10が形成される。半導体レーザアレイ1がはんだ2を介してヒートシンク3に加熱下で接合される。接合後に温度を低下させることによって、スクライブ溝10を起点として、初期成長基板5が劈開されて分割される。
 これによって、半導体レーザアレイ1とヒートシンク3との接合によって発生する熱応力を、比較的簡易な方法で緩和することが可能となる。具体的には、接合時に生じる熱応力を積極的に利用することで、長尺の半導体レーザアレイ1に生じる応力を緩和することが可能となる。
 すなわち、ヒートシンク3との接合によって半導体レーザアレイ1に発生する熱応力を利用して、初期成長基板5が分離されるので、半導体レーザアレイ1に発生した熱応力を緩和することができる。したがって、熱応力による初期成長基板5の割れおよび発振波長のシフトを抑えることができるので、信頼性に優れるレーザ光源装置を提供することができる。
 スクライブ溝10は、半導体レーザ素子を、それらが長手方向に連なったバー状の状態から切り出すときのスクライブ工程において容易に形成可能である。半導体バーからの個々の半導体レーザ素子の切り出しでは、さらに、半導体レーザアレイ1とヒートシンク3との接合と同時に半導体レーザ素子の分割が可能であるので、工程数の増加を最小限にとどめることができる。
 したがって、同様の熱応力緩和効果を図る他の技術と比較して、追加する工程の数を抑制することができ、また材料原価を低減することができるので、コストを削減することができる。また、工程数を相対的に削減することができるので、レーザ光源装置の製造歩留りを維持または向上することができる。
 また、スクライブ溝10は、初期成長基板5の厚み方向の表面部のうち、エピタキシャル成長層6が形成される側と反対側の表面部、すなわち厚み方向の他方側の表面部に形成される。これによって、スクライブ溝10を形成するときに、エピタキシャル層6にダメージを与えることがない。したがって、半導体レーザアレイ1の端面および内部の状態を良好に保つことが可能であるので、信頼性を損なうリスクを可及的に小さくすることができる。
 また、スクライブ溝10は、半導体レーザアレイ1の半導体レーザ素子の共振器を形成する2つの端面のうち、少なくとも一方の端面にまで到達するように形成される。これによって、半導体レーザアレイ1とヒートシンク3とを接合する工程におけるスクライブ溝10での半導体レーザアレイ1の分離を容易にすることができる。
 本実施の形態では、半導体レーザ素子の共振器を形成する2つの端面の両方にまで到達するようにスクライブ溝10が形成されるので、半導体レーザアレイ1とヒートシンク3とを接合する工程におけるスクライブ溝10での半導体レーザアレイ1の分離をより容易にすることができる。
 また、スクライブ溝10は、スクライブ溝10の深さがエピタキシャル成長層6に到達しない範囲内で形成される。したがって、前述のように半導体レーザアレイ1とヒートシンク3とを接合する工程におけるスクライブ溝10での半導体レーザアレイ1の分離を容易にするために、半導体レーザアレイ1の端面にまでスクライブ溝10を形成する場合においても、スクライブ溝10がエピタキシャル成長層6に到達することはない。これによって、共振器の端面を良好な状態に維持することができる。
 また、スクライブ溝10は、複数の半導体レーザ素子の配列方向における半導体レーザアレイ1の中央部に対応する初期成長基板5の位置に、1本が形成される。このようにスクライブ溝10の形成本数を1本のみにとどめることによって、半導体レーザアレイ1をバー状の状態から切り出すときに加わるブレイカーの衝撃による、スクライブ溝10での破壊を防ぐことが可能である。
 また、図1に示すように、半導体レーザアレイ1は、短手方向の寸法に対して長手方向の寸法が十分に大きい構造であるので、初期成長基板5の中央部に形成されたスクライブ溝10への応力集中によって、初期成長基板5を良好な歩留りで分割することが可能である。
 特に、前述のように、半導体レーザアレイ1の長手方向の長さ寸法を、半導体レーザアレイ1の短手方向の長さ寸法の5倍以上とすることによって、スクライブ溝10への応力集中を利用して、より確実に初期成長基板5を分割することができる。したがって、初期成長基板5の分割の歩留りをさらに向上させることができる。
 <第2の実施の形態>
 図10は、本発明の第2の実施の形態であるレーザ光源装置の構成を示す斜視図である。図10では、初期成長基板5が分割される前の段階におけるレーザ光源装置の構成を示す。本実施の形態のレーザ光源装置は、基本的な構造は第1の実施の形態のレーザ光源装置と同様である。本実施の形態のレーザ光源装置は、初期成長基板5が分割される前の段階では、複数の半導体レーザ素子の配列方向における半導体レーザアレイ1の中央部に、スクライブ溝10が形成されている。
 本実施の形態のレーザ光源装置は、半導体レーザアレイ1とヒートシンク3との間に、応力を緩和する応力緩衝材4を備える。応力緩衝材4は、線膨張係数が、半導体レーザアレイ1とヒートシンク3との中間の値の物性を示す。応力緩衝材4は、ヒートシンク3との電気的な絶縁を担う。
 したがって、応力緩衝材4の材料としては、線膨張係数、絶縁性および熱伝導性の観点から、窒化アルミニウム(AlN)および炭化珪素(SiC)などのセラミックスが用いられる。はんだ2は、低熱抵抗化のために、応力緩衝材4とヒートシンク3との接合剤としても用いられる。
 このように応力緩衝材4を備える構造のレーザ光源装置においても、第1の実施の形態と同様に、半導体レーザアレイ1とヒートシンク3とをはんだ2で接合するときに生じる熱応力を利用した劈開によって、熱応力を解放することが可能である。特に、半導体レーザ素子の配列方向が共振器長に対して長い場合、すなわち半導体レーザアレイ1の長手方向の長さ寸法が短手方向の長さ寸法よりも長い場合に有効である。たとえば、半導体レーザアレイ1の長手方向の長さ寸法が、4mmを超えるような長尺の場合に有効である。
 以上に述べたように、本実施の形態では、はんだ2とヒートシンク3との間に応力緩衝材4が介在されるので、応力を緩和して、応力の影響を抑制することができる。特に本実施の形態によれば、第1の実施の形態と同様の原理で、熱応力を緩和することができるので、応力緩衝材4を用いても残る熱応力の影響を抑制することができる。
 また、熱応力を半導体レーザアレイ1側で緩和することができるので、応力緩衝材4の線膨張係数の選択、材質の選択、および寸法、特に厚み寸法の選択の自由度を広げることができる。これによって、たとえば熱伝導率が比較的高い材料を用いて、半導体レーザアレイ1の能力を十分引き出せるような応力緩衝材4の選択を行うこと、または厚み寸法を低減して、コストの削減を目指した応力緩衝材4の選択を行うことができる。したがって、設計者の意図を反映することが容易になるので、ユーザーの多様なニーズを反映したレーザ光源装置を提供することが容易になる。
 なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせることが可能である。また、各実施の形態の任意の構成要素を適宜、変更または省略することが可能である。
 本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
 1 半導体レーザアレイ、2 はんだ、3 ヒートシンク、4 応力緩衝材、5 初期成長基板、6 エピタキシャル成長層、7 下側電極、10 スクライブ溝。

Claims (9)

  1.  半導体基板(5)と、前記半導体基板(5)上に形成されるエピタキシャル成長層(6)とを有し、前記エピタキシャル成長層(6)に発光点を有する複数の半導体レーザ素子を備える半導体レーザアレイ(1)が、接合部材(2)を介して放熱部材(3)に接合されたレーザ光源装置であって、
     各前記半導体レーザ素子は、前記接合部材(2)を介して前記放熱部材(3)に接合された前記半導体基板(5)に各前記半導体レーザ素子の共振器方向に沿って形成されるスクライブ溝(10)を起点として、前記半導体基板(5)が劈開されることによって分割されて形成されることを特徴とするレーザ光源装置。
  2.  前記接合部材(2)と前記放熱部材(3)との間に、応力を緩和する応力緩衝材(4)を備えることを特徴とする請求項1に記載のレーザ光源装置。
  3.  半導体基板(5)上にエピタキシャル成長層(6)を形成し、前記エピタキシャル成長層(6)に発光点を有する複数の半導体レーザ素子を含む半導体レーザアレイ(1)を形成する工程と、
     前記半導体レーザアレイ(1)の前記半導体基板(5)に、前記半導体レーザ素子の共振器方向に沿って延びるスクライブ溝(10)を形成する工程と、
     前記半導体レーザアレイ(1)を、接合部材(2)を介して放熱部材(3)に加熱下で接合する工程と、
     接合後に温度を低下させることによって、前記スクライブ溝(10)を起点として、前記半導体基板(5)を劈開して分割する工程とを備えることを特徴とするレーザ光源装置の製造方法。
  4.  前記スクライブ溝(10)を形成する工程では、
     前記スクライブ溝(10)を、前記半導体基板(5)の厚み方向の表面部のうち、前記エピタキシャル成長層(6)が形成される側と反対側の表面部に形成することを特徴とする請求項3に記載のレーザ光源装置の製造方法。
  5.  前記スクライブ溝(10)を形成する工程では、
     前記スクライブ溝(10)の深さが前記エピタキシャル成長層(6)に到達しない範囲で、前記スクライブ溝(10)を形成することを特徴とする請求項4に記載のレーザ光源装置の製造方法。
  6.  前記スクライブ溝(10)を形成する工程では、
     前記半導体レーザ素子の共振器を形成する2つの端面のうち、少なくとも一方の端面にまで到達するように、前記スクライブ溝(10)を形成することを特徴とする請求項4または5に記載のレーザ光源装置の製造方法。
  7.  前記スクライブ溝(10)を形成する工程では、
     前記複数の半導体レーザ素子の配列方向における半導体レーザアレイ(1)の中央部に対応する前記半導体基板(5)の位置に、1本の前記スクライブ溝(10)を形成することを特徴とする請求項3から6のいずれか1つに記載のレーザ光源装置の製造方法。
  8.  前記半導体レーザアレイ(1)の長手方向の長さ寸法は、前記半導体レーザアレイ(1)の短手方向の長さ寸法の5倍以上であることを特徴とする請求項3から7のいずれか1つに記載のレーザ光源装置の製造方法。
  9.  前記放熱部材(3)に加熱下で接合する工程では、
     前記接合部材(2)と前記放熱部材(3)との間に、応力を緩和する応力緩衝材(4)を介在させて、前記接合部材(2)および前記応力緩衝材(4)を介して、前記半導体レーザアレイ(1)を前記放熱部材(3)に加熱下で接合することを特徴とする請求項3から8のいずれか1つに記載のレーザ光源装置の製造方法。
PCT/JP2016/051402 2015-01-20 2016-01-19 レーザ光源装置およびその製造方法 WO2016117539A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015008311A JP2018037426A (ja) 2015-01-20 2015-01-20 レーザ光源装置およびその製造方法
JP2015-008311 2015-01-20

Publications (1)

Publication Number Publication Date
WO2016117539A1 true WO2016117539A1 (ja) 2016-07-28

Family

ID=56417081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/051402 WO2016117539A1 (ja) 2015-01-20 2016-01-19 レーザ光源装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2018037426A (ja)
WO (1) WO2016117539A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245061B2 (ja) * 2019-01-24 2023-03-23 パナソニックホールディングス株式会社 半導体発光装置及び半導体発光装置の製造方法
US20220415714A1 (en) * 2019-06-26 2022-12-29 Kyocera Corporation Layered body and manufacturing method for layered body

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220204A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp アレイ型半導体レーザ装置およびその製造方法
JP2007180264A (ja) * 2005-12-28 2007-07-12 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2011249401A (ja) * 2010-05-24 2011-12-08 Hamamatsu Photonics Kk 半導体レーザ装置の製造方法
WO2014095903A1 (de) * 2012-12-18 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiter-laserelementen und halbleiter-laserelement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220204A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp アレイ型半導体レーザ装置およびその製造方法
JP2007180264A (ja) * 2005-12-28 2007-07-12 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JP2011249401A (ja) * 2010-05-24 2011-12-08 Hamamatsu Photonics Kk 半導体レーザ装置の製造方法
WO2014095903A1 (de) * 2012-12-18 2014-06-26 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von halbleiter-laserelementen und halbleiter-laserelement

Also Published As

Publication number Publication date
JP2018037426A (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
JP5167384B2 (ja) 基板の分割方法
US10622277B2 (en) Heat dissipation assembly
US7864825B2 (en) Method and system for a laser diode bar array assembly
US9318871B2 (en) Semiconductor laser device and manufacturing method thereof, and submount manufacturing method
US8068524B1 (en) Submounts for Semiconductor Lasers
JP2010166019A (ja) 半導体レーザ装置
US9054482B1 (en) Laser diode stack assembly and method of manufacturing
JP2016500486A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
WO2016117539A1 (ja) レーザ光源装置およびその製造方法
WO2017126035A1 (ja) レーザ光源装置およびその製造方法
JP2007103542A (ja) 半導体レーザ用サブマウントおよび半導体レーザ装置
JP6395530B2 (ja) 半導体装置
TW201214746A (en) Method for manufacturing semiconductor light emitting device
JPH11220204A (ja) アレイ型半導体レーザ装置およびその製造方法
Yuxi et al. Finite element analysis of expansion-matched submounts for high-power laser diodes packaging
WO2013146646A1 (ja) 半導体レーザ装置
WO2006090990A1 (en) Laser diode improved in heat-dissipating structure and fabricating method therefor
WO2014156629A1 (ja) 半導体レーザ装置
JP6472683B2 (ja) 半導体レーザモジュール
JP6678427B2 (ja) レーザ光源装置
TWI411183B (zh) 雷射二極體元件
WO2014123146A1 (ja) 半導体装置
TW202044704A (zh) 半導體雷射裝置
KR20080078975A (ko) 발광 다이오드의 제조 방법
US20130001752A1 (en) Method of semiconductor manufacturing process

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16740146

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 16740146

Country of ref document: EP

Kind code of ref document: A1