JPH02217052A

JPH02217052A - 試験リレー駆動回路

Info

Publication number: JPH02217052A
Application number: JP3878089A
Authority: JP
Inventors: Kenji Takato; 健司高遠; Yozo Iketani; 池谷　陽三; Shinichi Ito; 眞一伊藤; Yuzo Yamamoto; 雄三山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-02-17
Filing date: 1989-02-17
Publication date: 1990-08-29
Anticipated expiration: 2010-12-20
Also published as: JPH07121033B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕共通の試験装置に接続するために複数の被試験回路の一
回路ごとに設けられた試験リレーを駆動する試験リレー
駆動回路に関し、一群の試験リレー中の二つ以上に対して同時にリレー駆
動信号を受信したときに群内の全試験リレーを駆動せし
めないようにする試験リレー駆動回路を提供することを
目的とし、共通の試験装置に接続するために複数の被試験回路の一
回路ごとに設けられた試験リレーを駆動する際に、適当
数から成る前記試験リレーの一群ごとに、該試験リレー
のそれぞれに送られてくるリレー駆動信号を受信する信
号線と、該信号線のそれぞれに対応して設けられ、対応
する信号線を除くすべての信号線を入力として該入力信
号線がすべて前記リレー駆動信号を受信していないとき
に出力信号を信号監視出力線に送出する信号監視回路と
、前記全信号線に対応して設けられ、それぞれの信号線
と該信号線に対応する前記信号監視出力線を入力とし、
該信号線に前記リレー駆動信号が入力され、かつ該信号
監視出力線に前記信号監視回路の出力信号が入力された
時に試験リレーに接続されるリレー駆動線にリレー駆動
出力信号を送出するリレー駆動出力回路を備えるように
構成する。

〔産業上の利用分野〕本発明は、共通の試験装置に接続するために複数の被試
験回路の一回路ごとに設けられた試験リレーを駆動する
試験リレー駆動回路に関する。

交換機の加入者回路やトランク回路のように入出力端子
の一方が加入者線または中継線を経て対向する機器に接
続され、他方が交換機の通話路網に接続されている回路
においては、回線側の試験または自己の回路を含む交換
機側の試験を行うため回線側と回路側に切り分けて試験
が行なえるようにしている。この場合の試験は共通の試
験装置を用いて行われるため、各回路ごとに試験装置に
接続するための試験リレーが装備されている。試験の際
には、複数の被試験回路から一回路を試験装置に接続す
るため、試験者が被試験回路を指定し、制御系などを介
して被試験回路の試験リレーに対してリレー駆動信号を
送出する。

第３図は試験装置接続回路の構成図で、加入者回路また
はトランク回路と試験装置の間を試験リレー接点により
接続する場合の回路構成を示している。

第３図は８回路が搭載されている１枚の加入者パッケー
ジまたはトランクパッケージを示しており、図中、ｔｚ
−ｔｅａ及びｔｅ＋〜ｔ１１４はそれぞれ被試験回線・
回路＃１及び被試験回線・回路＃８を試験装置に接続す
る試験リレーＴ１及びＴｌ１（リレー巻線は図示省略）
の接点である。図から明らかなように、複数の試験リレ
ーが同時に動作した場合は、複数の回線または回路が混
線した状態となり、回路側の試験の場合には一つの加入
者回路から送出した高電圧の信号が他の加入者回路の電
子回路部分に加わって該電子回路部分を破壊するような
事態もあり得る。このため、同時に二つ以上の試験リレ
ーが動作しないような注意が払われている。電子交換機
においては同時に二つ以上の試験リレーが動作しないよ
うな制御°をソフトウェアによって行うことが多いが、
ソフトウェアによる制御の場合、何らかの異常によりソ
フトウェアが暴走することがあり、この場合には１回路
のみ試験リレーを動作させると言う制限条件が効かなく
なる場合がある。またソフトウェア以外にも制御系のイ
ンタフェースの障害により信号が異常となった場合にも
上記の条件が満足できなくなることがある。

上記のごとき異常を防ぐためには、試験リレーの駆動回
路の末端で二つ以上の試験リレーが動作するのを防止す
るのが効果的であり、従来もソフトウェア以外の方法と
して、試験リレー駆動回路においてハードウェアにより
複数の試験リレーが動作しないようにする方法が用いら
れている。

しかしながら、上記のハードウェアによる方法は配線が
複雑になるなどの欠点を有しているため、試験リレーの
駆動回路の末端で二つ以上の試験リレーが動作するのを
簡単な構成で防止できる方法の実現が必要となっている
。

〔従来の技術〕第４図は従来方式による試験リレー駆動回路の構成図で
あり、８組の加入者回路またはトランク回路が搭載され
たパッケージの試験リレー駆動回路部分を示している。

図において２１．〜２１Ｎはリレー駆動信号が入力され
る信号線、２２２〜２２８はＮＯＲ論理回路、２３．〜
２３６はＡＮＤ論理回路、２４□〜２４［ｌはＮＯＲ論
理回路２２□〜２２８の出力線、２５Ｎ〜２５ＮＮはリ
レー駆動出力信号を送出するリレー駆動線でＡＮＤ論理
回路２３１〜２３８の出力線、２６はＮＯＲ論理回路で
他パッケージに対する優先情報出力用の回路、２７は他
パッケージに対して優先順位が上位であることを表示す
る優先情報出力線でＮＯＲ論理回路２６の出力線、２８
は他パッケージが優先順位にあることを伝えてくる優先
情報入力線である。

第４図において信号線２１Ｎ〜２ｔｏはそれぞれ被試験
回路の図示省略された試験リレーごとに設けられ、正規
の動作においては何れか１本の信号線にリレー駆動信号
が入力される。第４図の回路は何らかの理由により、信
号線２１Ｎ〜２１Ｎの２つ以上に同時にリレー駆動信号
が入力された場合に備え、優先順位を設けて最優先に位
置する試験リレーのみが動作するように構成されており
図の例では信号線２１．が最優先で以下２１２２１３　
　・・２１Ｎの順に設定されている。以下、第４図によ
り説明する。

信号線２１．のみにリレー駆動信号が入力された場合、
該信号はＡＮＤ論理回路２３．に入）ｊされる。ＡＮＤ
論理回路２３．には他パッケージよりの優先情報入力線
２８が接続されているが、該優先情報入力線２８は他パ
ンケージにおいて優先的に試験リレーを動作させるとき
以外は出力が送出された状態、即ち、オンの状態となっ
ている。

正常動作においては共通の試験装置に対して一つの試験
リレーしか動作させないので、信号線２１Ｎにリレー駆
動信号が入力されるときには試験装置を共通とする他パ
ッケージにはリレー駆動信号は送られず、他パッケージ
よりの優先情報入力線２８はオンとなっている。従って
、ＡＮＤ論理回路２３１は信号線２１．よりのリレー駆
動信号（オン）の入力によって出力がオンとなり、試験
リレーまたは該リレーのドライバに接続されたリレー駆
動線２５Ｎにリレー駆動信号を送出する。

次に何らかの理由で、信号線２１１及び２１□に同時に
リレー駆動信号が入力された場合について説明する。該
リレー駆動信号はそれぞれ信号線２１Ｎ及び２１□を通
してＡＮＤ論理回路２３１及び２３□に入力される。し
かし、ＡＮＤ論理回路２３２にはＮＯＲ論理回路２２□
の出力ｆＩＩＡ２４２と他パッケージからの優先情報入
力線２８が入力されているため、他パッケージよりの優
先情報入力線２８がオン状態であったとしてもＮＯＲ論
理回路の出力線２４□がオンでなければリレー駆動線２
５２に出力は送出しない。上記の例においては、ＮＯＲ
論理回路２２□には信号線２１．が入力されており、該
信号線２１＋にはリレー駆動信号が入力（オン）されて
いるためＮＯＲ論理回路２２□の出力線２４□はオフ状
態となっている。

従って、・ＡＮＤＮＯ論理回路２３□力を送出できない
こととなる。これに対し、ＡＮＤ論理回路２３、は信号
線２１□のリレー駆動信号の有無の影響を受けないので
信号線２＋、に入力したリレー駆動信号によりＡＮＤ論
理回路２３１は出力を送出する。即ち、信号線２１．は
優先順位が上位であるためリレー駆動線２５１にリレー
駆動出力信号が送出され、信号線２１２は信号線２１．
より優先順位が下であるためにリレー駆動線２５゜には
リレー駆動出力信号が送出されない。

以上の如く、１枚のパッケージ内においては優先順位の
優位の試験リレーのみが動作するようになっている。

更に、上記の如きパッケージ複数枚が共通の試験装置に
接続されるときはパッケージ間において優先順位が定め
られる。例えば、第４図のパッケージが他のパッケージ
より優先する位置にある場合は、優先情報出力線２７を
優先順位後位の他パッケージの優先情報入力線２８に接
続する。ＮＯＲ論理回路２６の人力には信号線２１１〜
２１Ｎがすべて接続されており、すべての信号線２１１
〜２１Ｎがリレー駆動信号を受信していないとき、即ち
、オフのときに優先情報出力線２７はオンとなる。前記
信号線２１．〜２１Ｎのいずれかにリレー駆動信号が入
力されるとＮＯＲ論理回路２６の出力部の優先情報出力
線２７はオフ状態となる。

該優先情報出力線２７は優先順位後位の他バンケ−ジの
優先情報入力線２８を介して他パッケージのＡＮＤ論理
回路２３、〜２３８に接続されるため、優先情報出力線
２７がオフとなると前記の他パッケージにおいてはすべ
てのＡＮＤ論理回路２３、〜２３８が出力を送出するこ
とができない。

即ち、優先順位前位のパッケージが試験リレーを駆動す
るときには優先順位が後位のパッケージはリレー駆動出
力信号を送出することができない。

しかし、第４図に示される従来の試験リレー駆動回路は
複数のパッケージ間に優先順位をつける必要があるため
、試験装置を共通とするすべての加入者回路またはトラ
ンク回路のパッケージ間に前記優先順位を付与するため
の優先情報人出力線２７．２８を配線する必要があり、
機器の新増設時における配線作業はかなり煩雑なものと
なる。

特に、第４図の如き試験リレー駆動回路を備えていない
既設システムに対してソフトウェアの暴走などの対策と
して新たに上記の機能を付与するような場合は、パッケ
ージ、シェルフ、架などに上記配線を行なう必要があり
、そのために端子やケーブルの追加などを要する場合に
は作業量も多く、多大な費用を要することとなる。

〔発明が解決しようとする課題〕以上のように、試験リレーを駆動する信号線の二つ以上
に同時にリレー駆動信号が受信されたときに最優先順位
の試験リレーのみを動作させる従来の方法は、複雑な配
線を必要とし、既存のシステムに上記の機能を付加する
ような場合には困難があった。

本発明は、−群の試験リレー中の二つ以上に対して同時
にリレー駆動信号を受信したときに群内の全試験リレー
を駆動せしめないようにする試験リレー駆動回路を提供
することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

第１図は試験リレーの適当数、例えばパッケージ１枚に
搭載される被試験回路の数Ｎ、を−群とし、該試験リレ
ーの一群ごとに設置される試験すレー駆動回路の構成を
示す。図中、１．〜１Ｎは信号線で、制御系などから個
々の試験リレーを駆動するためのリレー駆動信号を受信
する線、２１〜２Ｎは信号監視回路で、前記信号線１．
〜１Ｎのそれぞれに対応して設けられ、対応する信号線
以外のすべての信号線が前記リレー駆動信号を受信して
いないときに出力信号を送出するもの、３Ｉ〜３Ｎはリ
レー駆動出力回路で、前記信号線１１〜１Ｎに対応して
設けられ、それぞれの信号線１Ｎ〜１Ｎの一つ、例えば
信号線１１Ｎと該信号線１．に対応する前記信号監視回
路２．の出力部を入力とし、該信号線１．に前記リレー
駆動信号が入力され、かつ該信号監視回路２．より出力
信号が送出されている時のみリレー駆動出力信号を送出
して試験リレーを駆動せしめるもの、４１〜４Ｎは信号
監視出力線で前記信号監視回路２Ｉ〜２Ｎの出力信号を
送出する線、５１〜５Ｎはリレー駆動線で、前記リレー
駆動出力回路３．〜３Ｎの出力信号であるリレー駆動出
力信号を送出する線である。

〔作　用〕

第１図において信号監視回路２．〜２Ｎはすべての入力
信号がないときに出力信号を、例えば信号監視出力線４
１〜４Ｎをオン状態とするなどの方法で送出するように
構成されており、また、リレー駆動出力回路３１〜３Ｎ
はそれぞれ二つの入力である信号線１．〜１Ｎと信号監
視出力線４Ｉ〜４Ｎの両方に入力信号があるときに出力
信号を送出するように構成されている。

今、信号線１．〜１Ｎのうちの何れか１本、例えば信号
線１．のみにリレー駆動信号が入力された場合、信号監
視回路２Ｉの入力部となっている信号線１□〜１Ｎには
何れも入力がないため、信号監視回路２．の出力部の信
号監視出力線４Ｉには出力信号が送出されている。従っ
て、リレー駆動出力回路３Ｉは入力の信号線１１及び信
号監視出力線４１とも信号が入力され、出力部のリレー
駆動線５Ｉに試験リレーを駆動するリレー駆動出力信号
を送出する。これにより、信号線１．に対応する図示省
略された試験リレーまたは該試験リレーのドライバが駆
動される。

次に、信号線１１と１□に同時にリレー駆動信号が入力
された場合について説明する。

正常状態においては信号線ＩＩ〜１□のうちの二つ以上
の信号線に同時にリレー駆動信号が入力されることはな
いが、リレー駆動信号を送出する図示省略された制御系
の異常により信号線１．と１２に同時にリレー駆動信号
が入力された場合、該リレー駆動信号はそれぞれ信号線
１１及び１□を通してリレー駆動出力回路３１及び３□
に入力される。

一方、信号線１１は信号監視回路２１を除く信号監視回
路２□〜２Ｎに複式に接続され、また信号線１□は信号
監視回路２□を除く信号監視回路２１及び２３〜２Ｎに
複式に接続されている。従って上記の状態においては、
信号監視回路２．の入力のうち信号線１２よりの入力が
リレー駆動信号を受信しているため該信号監視回路２Ｉ
は出力部の信号監視出力線４Ｉに出力信号を送出しない
状態、例えばオフ状態となる。同様に信号監視回路２゜
も信号線１１に入力があるため信号監視出力線４□も出
力信号が送出されない状態となる。

即ち、リレー駆動出力回路３１は信号線１．よりリレー
駆動信号を入力するが、信号監視出力線４、が前記の如
く信号を出力しない状態となっているため、出力部のリ
レー駆動線５Ｎに出力信号を送出しない。同様にリレー
駆動出力回路３□も出力信号を送出しない。

以上の如く、一つの信号線１．のみにリレー駆動信号が
入力されたときは、対応するリレー駆動線５Ｎにリレー
駆動出力信号が送出され、対応する試験リレーが動作す
るが、二つの信号線１．。

１２に同時にリレー駆動信号が入力されたときは、リレ
ー駆動線５Ｎ．５□の何れに対してもリレー駆動出力信
号は送出されない。二つ以上の信号線に同時にリレー駆
動信号が入力されたときも二つの場合と全く同じである
。

〔実施例〕

第２図は本発明の実施例の回路構成図であり、８組の回
路からなる例を示している。

図中、１１□〜１１Ｎは信号線、１／　２、〜１２８は
ＮＯＲ論理回路、１３．〜１３８はＡＮＤ論理回路、１
４．〜１４８は前記ＮＯＲ論理回路１２、〜１２８の出
力線、１５Ｎ〜１５ａはリレー駆動線で、前記ＡＮＤ論
理回路１３．〜１３８の出力のリレー駆動出力信号を送
出する線である。

第２図において、一つの信号線、例えば信号線１１１の
みにリレー駆動信号が入力された場合は、ＮＯＲ論理回
路１２．の入力部の信号線１１□〜１１ｅには入力がな
いため、該ＮＯＲ論理回路１２１の出力線１４．はオン
状態となり、これによりＡＮＤ論理回路１３１の二つの
入力、信号線１１１とＮＯＲ論理回路１２．の出力線１
４１が共に信号送出状態のオン状態となり、ＡＮＤ論理
回路１３１よりリレー駆動線１５＋　にリレー駆動出力
信号が送出される。

次に、信号線１１１と１１□に同時にリレー駆動信号が
入力された場合は、該リレー駆動信号はそれぞれ信号線
ＩＩ及び１．を通してＡＮＤ論理回路１３１及び１３□
に入力される。一方、信号線１１１はＮＯＲ論理回路１
２□〜１２８の入力部に複式に接続され、また信号線１
１□はＮＯＲ論理回路１２．及び１２３〜１２ｅに複式
に接続されているため、上記の如く信号線１１１及び１
１２の両方にリレー駆動信号が入力されている場合はＮ
ＯＲ論理回路１２．．１２□のいずれも出力を送出しな
い。即ち、ＮＯＲ論理回路１２１゜１２□の出力線１４
．．１４ｇともオフ状態となる。

従って、ＡＮＤ論理回路１３１は入力の一つである信号
線１１１よりリレー駆動信号が入力（オン）されても、
他の入力であるＮＯＲ論理回路１２、の出力線１４．が
前記の如くオフとなっているため、リレー駆動線１５＋
に対してリレー駆動出力信号を送出しない。同様にＡＮ
Ｄ論理回路１３□からも出力は送出されない。

以上の如く、一つの信号線１１．のみにリレー駆動信号
が入力されたときは、対応するリレー駆動線１５＋にリ
レー駆動信号が送出され、二つの信号線１１１．１１□
に同時にリレー駆動信号が入力されたときは、リレー駆
動線１５Ｎ．１５□のいずれに対してもリレー駆動出力
信号は送出されない。他の組合せの二つの信号線、或い
は二つ以上の信号線に同時にリレー駆動信号が入力され
たときも上記の例と全く同じである。

次にパッケージ間の作用について説明する。第２図の構
成においては、他のパッケージとの間においてそれぞれ
のパッケージにおけるリレー駆動信号の送出情報を送受
していない。これは本発明が複数の信号線に同時にリレ
ー駆動信号が送出されるような場合は異常状態であると
して試験リレーの駆動を止める方法をとっているためで
ある。

二つ以上の信号線にリレー駆動信号が入力されたときに
、個々のパッケージの中で一つの試験リレーのみを駆動
させる方式においては、他のパッケージとの間で駆動す
る試験リレーを更に一つにすることが必須となり、パッ
ケージ間で優先順位を付すためにパッケージ間での情報
送受が必要となるが、本発明においては上記の原理から
パッケージ間でリレー駆動信号に関する情報授受を行な
う必要がない。このため、パッケージ間の配線が不要と
なる特徴を有する。

なお、複数のパッケージに対してそれぞれ一つの信号線
にリレー駆動信号が送出されたために複数のパッケージ
で各々１回路づつ試験リレーが動作し、システムとして
複数の試験リレーが動作するようなケースも考えられる
が、制御系が異常となり、不規則な信号が送出される状
態において上記の如き状態が発生する確率は極めて低く
、殆どないものと考えることができる。また、信号の伝
達系が不良となった場合には通常、すべての信号がオン
またはオフの状態に固定されるため、複数の試験リレー
の同時動作は本発明による試験リレー駆動回路において
確実に阻止できる。

〔発明の効果〕

以上説明したように、本発明によれば、制御系より二つ
以上の信号線に同時にリレー駆動信号が送出されても、
複数の試験リレーが同時に動作することを阻止すること
ができ、かつ適用にあたってパッケージ間に複雑な配線
を行なう必要がないため、かかる試験リレー駆動回路の
性能の安定化と簡易化に寄与するところが大きい。

１３、〜ｘ３ｅ、２３．〜２３８１４１〜１４Ｂ、２４□〜２４８である。

ＮＯＲ論理回路ＡＮＤ論理回路ＮＯＲ論理回路出力線優先情報出力線優先情報入力線

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
回路構成図、第３図は試験装置接続回路構成図、第４図
は従来方式の回路構成図である。図において、１１〜１Ｎ、　１１．〜１１Ｎ２１Ｎ〜２１Ｎ−・−信号線 −・−信号監視回路 −・−リレー駆動出力回路一信号監視出力線２Ｉ〜　２Ｎ３Ｉ〜　３Ｎ４、〜４Ｎ５１〜５Ｎ、１５Ｎ〜１５８２５、〜２５８−・−リレー駆動線１２、〜１２８，２２□〜２２８

Claims

【特許請求の範囲】共通の試験装置に接続するために複数の被試験回路の一
回路ごとに設けられた試験リレーを駆動する回路であっ
て、Ｎ個（Ｎは正の整数）から成る前記試験リレーの一群ご
とに、該試験リレーのそれぞれに送られてくるリレー駆
動信号を受信する信号線（１＿１〜１＿Ｎ）と、該信号
線（１＿１〜１＿Ｎ）のそれぞれ（１＿ｉ）（ｉ＝１〜
Ｎ）に対応して設けられ、対応する信号線（１＿ｉ）を
除くすべての信号線（１＿１〜１＿ｉ＿−＿１、１＿ｉ
＿＋＿１〜１＿Ｎ）を入力として該入力信号線（１＿１
〜１＿ｉ＿−＿１、１＿ｉ＿＋＿１〜１＿Ｎ）がすべて
前記リレー駆動信号を受信していないときに出力信号を
信号監視出力線（４＿ｉ）に送出する信号監視回路（２
＿１〜２＿Ｎ）と、前記全信号線（１＿１〜１＿Ｎ）に
対応して設けられ、それぞれの信号線（１＿１〜１＿Ｎ
）と該信号線（１＿１〜１＿Ｎ）に対応する前記信号監
視出力線（４＿１〜４＿Ｎ）を入力とし、該信号線（１
＿１〜１＿Ｎ）に前記リレー駆動信号が入力され、かつ
該信号監視出力線（４＿１〜４＿Ｎ）に前記信号監視回
路（２＿１〜２＿Ｎ）の出力信号が入力された時に試験
リレーに接続されるリレー駆動線（５＿１〜５＿Ｎ）に
リレー駆動出力信号を送出するリレー駆動出力回路（３
＿１〜３＿Ｎ）を備えたことを特徴とする試験リレー駆
動回路。