JPH02202110A - チャタリング信号除去回路 - Google Patents
チャタリング信号除去回路Info
- Publication number
- JPH02202110A JPH02202110A JP1021256A JP2125689A JPH02202110A JP H02202110 A JPH02202110 A JP H02202110A JP 1021256 A JP1021256 A JP 1021256A JP 2125689 A JP2125689 A JP 2125689A JP H02202110 A JPH02202110 A JP H02202110A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- level
- gate
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000145845 chattering Species 0.000 title abstract description 15
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 238000007796 conventional method Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はチャタリング信号除去回路、特に、マイコンに
おける入力信号中のチャタリングの除去を行なうチャタ
リング信号除去回路に関する。
おける入力信号中のチャタリングの除去を行なうチャタ
リング信号除去回路に関する。
従来のチャタリング信号除去技術は、ソフトウェア処理
によって行なっていた。
によって行なっていた。
上述した従来のチャタリング信号除去技術は、処理時間
がかかるという欠点があった。
がかかるという欠点があった。
本発明のチャタリング信号除去回路は、（＾）入力信号
端子に第１の入力端が接続された第１のＥＸＯＲゲート
、 （Ｂ）前記第１のＥＸＯＲゲートの出力端に第１の入力
端が接続された第１のＡＮＤゲート、（Ｃ）前記第１の
ＡＮＤゲートの出力端にＤ入力端が接続され、クロック
信号端子にＣ入力端が接続された第１のフリップフロッ
プ、 （Ｄ）前記第１のフリップフロップのＱ出力端にＤ入力
端が接続され、前記クロック信号端子にＣ入力端が接続
された第２のフリップフロップ、（Ｅ）前記第１のＥＸ
ＯＲゲートの出力端に第１の入力端が接続され、前記第
１のフリップフロップのＱ出力端に第２の入力端が接続
され二前記第２のフリップフロップのＱ出力端に第３の
入力端が接続された第２のＡＮＤゲート、（Ｆ）前記第
２のＡＮＤゲートの出力端に入力端が接続され、前記第
１のＡＮＤゲートの第２の入力端に出力端が接続された
インバータ、（Ｇ）前記第２のＡＮＤゲートの出力端に
第１の入力端が接続された第２のＥＸＯＲゲート、（Ｈ
）前記第２のＥＸＯＲゲートの出力端にＤ入力端が接続
され、前記クロック信号端子にＣ入力端が接続され、前
記第１のＥＸＯＲゲートの第２の入力端と前記第２のＥ
ＸＯＲゲートの第２の入力端および出力信号端子にＱ出
力端が接続された第３のフリップフロップ、 とを含んで構成される。
端子に第１の入力端が接続された第１のＥＸＯＲゲート
、 （Ｂ）前記第１のＥＸＯＲゲートの出力端に第１の入力
端が接続された第１のＡＮＤゲート、（Ｃ）前記第１の
ＡＮＤゲートの出力端にＤ入力端が接続され、クロック
信号端子にＣ入力端が接続された第１のフリップフロッ
プ、 （Ｄ）前記第１のフリップフロップのＱ出力端にＤ入力
端が接続され、前記クロック信号端子にＣ入力端が接続
された第２のフリップフロップ、（Ｅ）前記第１のＥＸ
ＯＲゲートの出力端に第１の入力端が接続され、前記第
１のフリップフロップのＱ出力端に第２の入力端が接続
され二前記第２のフリップフロップのＱ出力端に第３の
入力端が接続された第２のＡＮＤゲート、（Ｆ）前記第
２のＡＮＤゲートの出力端に入力端が接続され、前記第
１のＡＮＤゲートの第２の入力端に出力端が接続された
インバータ、（Ｇ）前記第２のＡＮＤゲートの出力端に
第１の入力端が接続された第２のＥＸＯＲゲート、（Ｈ
）前記第２のＥＸＯＲゲートの出力端にＤ入力端が接続
され、前記クロック信号端子にＣ入力端が接続され、前
記第１のＥＸＯＲゲートの第２の入力端と前記第２のＥ
ＸＯＲゲートの第２の入力端および出力信号端子にＱ出
力端が接続された第３のフリップフロップ、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示すチャタリング信号除去回路は、（Ａ）入力
信号端子９に第１の入力端が接続された第１のＥＸＯＲ
ゲート４、 （Ｂ）ＥＸＯＲゲート４の出力端に第１の入力端が接続
された第１のＡＮＤゲート６、 （Ｃ）ＡＮＤゲート６の出力端にＤ入力端が接続され、
クロック信号端子１１にＣ人力端が接続された第１のフ
リップフロップ１、 （Ｄ）フリップフロップ１のＱ出力端にＤ入力端が接続
され、クロック信号端子１１にＣ人力端が接続された第
２のフリップフロップ２ （Ｅ）ＥＸＯＲゲート４の出力端に第１の入力端が接続
され、フリップフロップ１のＱ出力端に第２の入力端が
接続され、フリップフロップ２のＱ出力端に第３の入力
端が接続された第２のＡＮＤゲート７、 （Ｆ）ＡＮＤゲート７の出力端に入力端が接続され、Ａ
ＮＤゲート６の第２の入力端に出力端が接続されたイン
バータ８、 （Ｇ）ＡＮＤゲート７の出方端に第１の入力端が接続さ
れな第２のＥＸＯＲゲート５、 （Ｈ）ＥＸＯＲゲート５の出力端にＤ入力端が接続され
、クロック信号端子１１にＣ入力端が接続され、ＥＸＯ
Ｒゲート４の第２の入力端とＥＸＯＲゲート５の第２の
入力端および出力信号端子１０にＱ出力端が接続された
第３のフリップフロップ３、 とを含んで構成される。
信号端子９に第１の入力端が接続された第１のＥＸＯＲ
ゲート４、 （Ｂ）ＥＸＯＲゲート４の出力端に第１の入力端が接続
された第１のＡＮＤゲート６、 （Ｃ）ＡＮＤゲート６の出力端にＤ入力端が接続され、
クロック信号端子１１にＣ人力端が接続された第１のフ
リップフロップ１、 （Ｄ）フリップフロップ１のＱ出力端にＤ入力端が接続
され、クロック信号端子１１にＣ人力端が接続された第
２のフリップフロップ２ （Ｅ）ＥＸＯＲゲート４の出力端に第１の入力端が接続
され、フリップフロップ１のＱ出力端に第２の入力端が
接続され、フリップフロップ２のＱ出力端に第３の入力
端が接続された第２のＡＮＤゲート７、 （Ｆ）ＡＮＤゲート７の出力端に入力端が接続され、Ａ
ＮＤゲート６の第２の入力端に出力端が接続されたイン
バータ８、 （Ｇ）ＡＮＤゲート７の出方端に第１の入力端が接続さ
れな第２のＥＸＯＲゲート５、 （Ｈ）ＥＸＯＲゲート５の出力端にＤ入力端が接続され
、クロック信号端子１１にＣ入力端が接続され、ＥＸＯ
Ｒゲート４の第２の入力端とＥＸＯＲゲート５の第２の
入力端および出力信号端子１０にＱ出力端が接続された
第３のフリップフロップ３、 とを含んで構成される。
第２図は第１図に示すチャタリング信号除去回路の動作
を示すタイムチャートである。
を示すタイムチャートである。
入力信号端子９のレベル２１が変化した後、クロック信
号端子１１の３クロック間そのレベルが維持されれば、
ＥＸＯＲゲート４の出力レベル２２、フリップフロップ
１の出力レベル２３．フリップフロップ２の出力レベル
２４のすべてがハイレベルとなり、出力端子１ｏのレベ
ル２５が反転する。
号端子１１の３クロック間そのレベルが維持されれば、
ＥＸＯＲゲート４の出力レベル２２、フリップフロップ
１の出力レベル２３．フリップフロップ２の出力レベル
２４のすべてがハイレベルとなり、出力端子１ｏのレベ
ル２５が反転する。
したがって、３クロック分以上のハイレベル人力２９が
あった場合、出力端子１ｏのレベル２５がロウレベルと
なり、３クロック以上のロウレベ小入力３２があった場
合、出力端子１０のレベル２５がハイレベルとなる。
あった場合、出力端子１ｏのレベル２５がロウレベルと
なり、３クロック以上のロウレベ小入力３２があった場
合、出力端子１０のレベル２５がハイレベルとなる。
しかし、］クロック分のハイレベル人力２７゜あるいは
１クロック分のロウレベル入力３１ではＥＸＯＲゲート
４の出力レベル２２だけがハイレベルとなり、２クロッ
ク分のハイレベル入力２８あるいは２クロック分のロウ
レベル入力３０ではＥＸＯＲゲート４の出力レベル２２
とフリップフロップ１の出力レベル２３のみがハイレベ
ルとなるため、出力端子１０のレベル２５は反転しない
。
１クロック分のロウレベル入力３１ではＥＸＯＲゲート
４の出力レベル２２だけがハイレベルとなり、２クロッ
ク分のハイレベル入力２８あるいは２クロック分のロウ
レベル入力３０ではＥＸＯＲゲート４の出力レベル２２
とフリップフロップ１の出力レベル２３のみがハイレベ
ルとなるため、出力端子１０のレベル２５は反転しない
。
本発明のチャタリング信号除去回路は、ハードウェアで
チャタリングの除去ができるという効果がある。
チャタリングの除去ができるという効果がある。
１〜３・・・・・・フリップフロップ、４，５・・・・
・・ＥＸＯＲゲート、６，７・・・・・・ＡＮＤゲート
、８・・・・・・インバータ、９・・・・・・入力信号
端子、１０・・・・・・出力信号端子、１１・・・・・
・クロック信号端子。
・・ＥＸＯＲゲート、６，７・・・・・・ＡＮＤゲート
、８・・・・・・インバータ、９・・・・・・入力信号
端子、１０・・・・・・出力信号端子、１１・・・・・
・クロック信号端子。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示すチャタリング信号除去回路の動作を示すタイム
チャート図である。
図に示すチャタリング信号除去回路の動作を示すタイム
チャート図である。
Claims (1)
- 【特許請求の範囲】 （Ａ）入力信号端子に第１の入力端が接続された第１の
ＥＸＯＲゲート、 （Ｂ）前記第１のＥＸＯＲゲートの出力端に第１の入力
端が接続された第１のＡＮＤゲート、 （Ｃ）前記第１のＡＮＤゲートの出力端にＤ入力端が接
続され、クロック信号端子にＣ入力端が接続された第１
のフリップフロップ、 （Ｄ）前記第１のフリップフロップのＱ出力端にＤ入力
端が接続され、前記クロック信号端子にＣ入力端が接続
された第２のフリップフロップ、（Ｅ）前記第１のＥＸ
ＯＲゲートの出力端に第１の入力端が接続され、前記第
１のフリップフロップのＱ出力端に第２の入力端が接続
され、前記第２のフリップフロップのＱ出力端に第３の
入力端が接続された第２のＡＮＤゲート、 （Ｆ）前記第２のＡＮＤゲートの出力端に入力端が接続
され、前記第１のＡＮＤゲートの第２の入力端に出力端
が接続されたインバータ、 （Ｇ）前記第２のＡＮＤゲートの出力端に第１の入力端
が接続された第２のＥＸＯＲゲート、 （Ｈ）前記第２のＥＸＯＲゲートの出力端にＤ入力端が
接続され、前記クロック信号端子にＣ入力端が接続され
、前記第１のＥＸＯＲゲートの第２の入力端と前記第２
のＥＸＯＲゲートの第２の入力端および出力信号端子に
Ｑ出力端が接続された第３のフリップフロップ、 とを含むことを特徴とするチャタリング信号除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021256A JPH02202110A (ja) | 1989-01-30 | 1989-01-30 | チャタリング信号除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021256A JPH02202110A (ja) | 1989-01-30 | 1989-01-30 | チャタリング信号除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02202110A true JPH02202110A (ja) | 1990-08-10 |
Family
ID=12050006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021256A Pending JPH02202110A (ja) | 1989-01-30 | 1989-01-30 | チャタリング信号除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02202110A (ja) |
-
1989
- 1989-01-30 JP JP1021256A patent/JPH02202110A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05217393A (ja) | スレーブ・ラッチと走査ラッチの間において可制御コピーが行なわれるフリップ・フロップ回路 | |
| JPH02202110A (ja) | チャタリング信号除去回路 | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| JPS62262511A (ja) | Ｄタイプ・フリツプフロツプ | |
| KR970000254B1 (ko) | 클럭-더블링 장치 | |
| JPH01277020A (ja) | ノイズ除去回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| KR0149582B1 (ko) | 노이즈 필터 회로 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPS63116222A (ja) | クロツク信号切換回路 | |
| JPH0522085A (ja) | エツジ・トリガド・フリツプフロツプ | |
| JPH03163909A (ja) | パルスピーク検出回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH0577788U (ja) | 電子回路 | |
| JPH0317721A (ja) | 信号同期化回路 | |
| JPS63254827A (ja) | デコ−ド回路 | |
| JPH01109425A (ja) | Ｆｉｆｏメモリ | |
| JPH06268492A (ja) | クロック切り換え回路 | |
| JPH02267623A (ja) | 可変同期回路 | |
| JPH05243916A (ja) | 論理反転エラー防止機能付フリップフロップ回路 | |
| JPS62239610A (ja) | デイジタル信号雑音除去回路 | |
| JPH021031A (ja) | 演算処理装置 | |
| JPH03278710A (ja) | フリップフロップ論理反転エラー自動復帰回路 |