KR0149582B1 - 노이즈 필터 회로 - Google Patents

노이즈 필터 회로 Download PDF

Info

Publication number
KR0149582B1
KR0149582B1 KR1019950030477A KR19950030477A KR0149582B1 KR 0149582 B1 KR0149582 B1 KR 0149582B1 KR 1019950030477 A KR1019950030477 A KR 1019950030477A KR 19950030477 A KR19950030477 A KR 19950030477A KR 0149582 B1 KR0149582 B1 KR 0149582B1
Authority
KR
South Korea
Prior art keywords
delay
output signal
signal
input
input terminal
Prior art date
Application number
KR1019950030477A
Other languages
English (en)
Other versions
KR970019019A (ko
Inventor
박재환
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950030477A priority Critical patent/KR0149582B1/ko
Publication of KR970019019A publication Critical patent/KR970019019A/ko
Application granted granted Critical
Publication of KR0149582B1 publication Critical patent/KR0149582B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
지연로직의 지연간격과 유사한 시간을 가지는 노이즈를 제거하여 정상적인 동작을 보장하기 위한 노이즈 필터에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
지연로직의 지연간격과 유사한 시간을 가지는 노이즈를 제거하여 정상적인 동작을 보장하기 위한 노이즈 필터를 제공함에 있다.
3. 발명의 해결방법의 요지
정상적인 동작시간을 보장하기 위한 노이즈 필터 회로에 있어서, 입력신호를 수신하고 그에 따라 발생하는 노이즈를 제거하기 위한 제1, 2, 3지연수단과, 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고, 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제2지연수단과 제3지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2지연수단과 제3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제1게이트수단과, 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제1, 2지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2, 3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제2게이트수단과, 상기 제1게이트수단의 출력신호와 상기 제2게이트수단의 출력신호를 래치시키기 위한 래치부, 상기 래치부의 출력신호를 반전하여 최종 출력신호를 출력시키기 위한 인버터를 가지는 것을 요지로 한다.
4. 발명의 중요한 용도
노이즈 필터에 적합하다.

Description

노이즈 필터 회로
제1도는 종래의 기술에 따른 단일 지연 통로(single-delay-path)를 가지는 노이즈 필터 장치의 회로를 보인 도면.
제2도는 제1도에 따른 노이즈의 파형도.
제3도는 본 발명에 따른 다중 지연 통로(multi-delay-path)를 가지는 노이즈 필터 장치의 회로를 보인 도면.
제4도는 제3도에 따른 노이즈의 파형도.
본 발명은 반도체 장치에 있어서, 씨모오스 회로에서 지연로직을 사용하여 노이즈를 제거하기 위한 노이즈 필터 회로에 관한 것으로, 특히 지연로직의 지연간격과 유사한 시간을 가지는 노이즈를 제거하여 정상적인 동작을 보장하기 위한 노이즈 필터에 관한 것이다.
일반적으로, 종래의 노이즈 필터는 단일 지연 통로(single-delay-path)를 가지고 있으며, 예컨데, 두 노이즈가 노이즈 필터의 지연간격을 갖고 발생할 경우에는 노이즈를 제거할 수가 없다.
이러한 현상은 지연로직을 이용해 노이즈를 제거하는 씨모오스회로의 노이즈 필터에서 발생하는 문제로 아날로그 회로의 RC 노이즈 필터에는 없는 문제이다.
제1도는 종래의 기술에 따른 단일 지연 통로(single-delay-path)를 가지는 노이즈 필터 장치의 회로를 보인 도면이다.
제1도를 참조하면, 입력신호를 수신하고 발생하는 노이즈를 제거하기 위한 인버터 1, 2, 3, 4, 5, 6으로 구성되는 지연부 100와, 일측에는 상기 입력신호 in를 수신하고 타측에는 상기 지연부 100의 출력신호를 수신하는 앤드게이트 9와, 일측에는 상기 입력신호 in를 수신하고 타측에는 상기 지연부 100의 출력신호를 수신하는 제1노아게이트 7와, 상기 제1노아게이트 7의 출력신호와 상기 앤드게이트 9의 출력신호를 래치시키기 위한 제2, 3노아게이트로 이루어진 래치부 200와, 상기 래치부 200의 출력신호를 반전하여 출력신호 out를 출력시키기 위한 인버터 11로 이루어진다. 제2도는 제1도에 따른 노이즈의 파형도를 도시한다.
제2도를 참조하면, 제1, 2노이즈 300, 400가 제1도의 노이즈 필터의 지연부 100의 지연간격을 가지고 발생할 경우에는 상기 노이즈를 제거하지 못하는 문제점이 발생한다. 상기 지연부 100의 입력단에 상기 제1노이즈 300가 발생하여 그 신호가 상기 지연부 100의 인버터를 통하여 상기 인버터 6에 달했을때 상기 입력단에 상기 제2노이즈 400가 발생할 경우 제1노아게이트 7와 상기 앤드게이트 9에서 같은 신호로 인식하여 출력단으로 제2노이즈 400을 전달하게 되는 문제점이 발생한다.
따라서, 본 발명의 목적은 정상적인 동작시간을 보장하기 위한 노이즈 필터를 제공함에 있다.
본 발명의 다른 목적은 지연로직의 지연간격과 유사한 시간을 가지는 노이즈를 제거하여 정상적인 동작을 보장하기 위한 노이즈 필터를 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 정상적인 동작시간을 보장하기 위한 노이즈 필터 회로에 있어서, 입력신호를 수신하고 그에 따라 발생하는 노이즈를 제거하기 위한 제1, 2, 3지연수단과, 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고, 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제2지연수단과 제3지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2지연수단과 제3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제1게이트수단과, 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제1, 2지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2, 3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제2게이트수단과, 상기 제1게이트수단의 출력신호와 상기 제2게이트수단의 출력신호를 래치시키기 위한 래치부, 상기 래치부의 출력신호를 반전하여 최종 출력신호를 출력시키기 위한 인버터를 가지는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 종래 기술의 단일 지연 통로(single-delay-path)를 가지는 노이즈 필터 장치의 문제점을 개선하고자 본 발명에 따른 다중 지연 통로(multi-delay-path)를 가지는 노이즈 필터 장치의 회로를 보인 도면이다.
제3도를 참조하면, 입력신호 in를 수신하고 발생하는 노이즈를 제거하기 위한 인버터 21, 22, 23, 24, 25, 26으로 구성되는 지연부 101, 102, 103과, 제1입력단에는 상기 입력신호 in를 수신하고, 제2입력단에는 상기 지연부 101의 출력신호를 제3입력단에는 상기 지연부 101과 지연부 102를 통과한 출력신호를 제4입력단에는 상기 지연부 101과 지연부 102와 지연부 103을 통과한 출력신호를 각기 수신하는 사입력 앤드게이트 29와, 제1입력단에는 상기 입력신호 in를 수신하고 제2입력단에는 상기 지연부 101의 출력신호를 제3입력단에는 상기 지연부 101과 지연부 102를 통과한 출력신호를 제4입력단에는 상기 지연부 101과 지연부 102와 지연부 103을 통과한 출력신호를 수신하는 사입력 제1노아게이트 27과, 상기 제1노아게이트 27의 출력신호와 상기 앤드게이트 29의 출력신호를 래치시키기 위한 제28, 30노아게이트로 이루어진 래치부 201와, 상기 래치부 201의 출력신호를 반전하여 출력신호 out를 출력시키기 위한 인버터 31로 이루어진다.
즉, 상기 입력신호 in가 상기 각기의 지연부 101, 102, 103의 출력단으로 전달될 만큼 충분한 시간이 유지되어 제1노아게이트 27 및 앤드게이트 29의 출력단으로 상기 입력신호가 전달된다. 예컨데, 입력단에 신호로직 1이 들어올 경우에는 상기 제1지연부 101의 인버터 21, 22의 지연동작 후의 그 출력단에는 로직 1이 되며 지연부 101, 102의 네개의 인버터 21, 22, 23, 24의 지연동작 후의 그 출력단에는 로직 1이 되어 상기 앤드게이트 29의 출력은 로직 0이 된다. 그래서, 최종 출력신호 out은 로직 1이 된다. 여기서, 상기 입력단의 로직 0의 신호도 동일한 과정으로 제1노아게이트 27의 출력을 로직 1로 만들어 최종 출력을 로직 0이 되게 한다. 제4도는 제3도에 따른 노이즈의 파형도를 도시한다.
제4도를 참조하면, 입력단으로의 제1노이즈 500가 발생하여 지연부 103의 출력단으로 전달될때 제2노이즈 600가 발생하여도 상기 각기 지연부 101, 지연부 102의 출력단의 신호가 상기 제1, 2노이즈가 아니므로 상기 제1노아게이트 27 및 앤드게이트 29의 그 입력단으로는 동일한 값을 갖지 않는다. 따라서, 최종 출력단의 신호는 현재의 값을 계속 유지하게 된다.
따라서, 상기한 바와같은 본 발명을 따르면, 노이즈 필터의 정상적인 동작시간을 보장할 수 있는 효과가 있다.

Claims (4)

  1. 정상적인 동작시간을 보장하기 위한 노이즈 필터 회로에 있어서:입력신호를 수신하고 그에 따라 발생하는 노이즈를 제거하기 위한 제1, 2, 3지연수단과, 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고, 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제2지연수단과 제3지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2지연수단과 제3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제1게이트수단과; 위상이 동일하며 딜레이가 다른 신호를 수신하기 위하여 제1입력단에는 상기 입력신호를 수신하고 제2입력단에는 상기 제1지연수단의 출력신호를 제3입력단에는 상기 제1, 2지연수단을 통과한 출력신호를 제4입력단에는 상기 제1, 2, 3지연수단을 통과한 출력신호를 각기 수신하는 사입력 제2게이트수단과; 상기 제1게이트수단의 출력신호와 상기 제2게이트수단의 출력신호를 래치시키기 위한 래치부; 상기 래치부의 출력신호를 반전하여 최종 출력신호를 출력시키기 위한 인버터로 이루어지는 것을 특징으로 하는 노이즈 필터 회로.
  2. 제1항에 있어서; 상기 지연수단은 인버터로 이루어짐을 특징으로 하는 노이즈 필터 회로.
  3. 제1항에 있어서; 상기 제1게이트수단은 앤드게이트임을 특징으로 하는 노이즈 필터 회로.
  4. 제1항에 있어서; 상기 제2게이트수단은 노아게이트임을 특징으로 하는 노이즈 필터 회로.
KR1019950030477A 1995-09-18 1995-09-18 노이즈 필터 회로 KR0149582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950030477A KR0149582B1 (ko) 1995-09-18 1995-09-18 노이즈 필터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950030477A KR0149582B1 (ko) 1995-09-18 1995-09-18 노이즈 필터 회로

Publications (2)

Publication Number Publication Date
KR970019019A KR970019019A (ko) 1997-04-30
KR0149582B1 true KR0149582B1 (ko) 1998-12-15

Family

ID=19427100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030477A KR0149582B1 (ko) 1995-09-18 1995-09-18 노이즈 필터 회로

Country Status (1)

Country Link
KR (1) KR0149582B1 (ko)

Also Published As

Publication number Publication date
KR970019019A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US5489865A (en) Circuit for filtering asynchronous metastability of cross-coupled logic gates
US5760612A (en) Inertial delay circuit for eliminating glitches on a signal line
JPH0758609A (ja) グリッチ抑制回路及び方法
KR940000253Y1 (ko) 엔모스 배타 오아게이트 회로
KR900013720A (ko) 프로그래머블 논리회로
KR870010688A (ko) 잡음펄스 억제회로
KR0149582B1 (ko) 노이즈 필터 회로
JPH04306013A (ja) ラッチ回路装置
KR100209717B1 (ko) 반도체 메모리의 출력버퍼
KR930004892Y1 (ko) 래치 장치
KR0166834B1 (ko) 노이즈 제거 입력회로
KR200298537Y1 (ko) 클럭 발생기
JPH0481118A (ja) 入力回路
KR970013725A (ko) 시간지연을 이용한 글리치(glitch)제거회로
KR100204010B1 (ko) 글리치 제거 회로
KR100290960B1 (ko) 클럭노이즈를제거하기위한글리치필터회로
KR100230809B1 (ko) 미세신호 검출회로
KR910009085B1 (ko) 전류궤환방식에 의한 디지탈 고주파 글리치노이즈 제거방법
KR100192012B1 (ko) 노이즈 제거장치
KR970013690A (ko) 글리치에 무관한 제어신호 발생회로
JPH01277020A (ja) ノイズ除去回路
JPS6141220A (ja) デイジタル信号遅延回路
KR100494646B1 (ko) 반도체 메모리 소자의 어드레스 천이 검출기
JPS55147821A (en) Digital filter
KR0117109Y1 (ko) 글리치 제거회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee