JPH0219926A - マイクロプログラム格納方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はチャネルのマイクロプログラム格納方式に関
し、複数のチャネルへ同時にマイクロプログラムを格納
することができるマイクロプログラム格納方式に関する
。

〔従来の技術〕

従来のチャネル装置はその構成を第２図に示すように１
つのマイクロプログラム制御部が複数のハードウェア制
御のチャネルを制御するものであシ、このチャネル装置
１は制御記憶２を備えたチャネル制御プロセッサ３、チ
ャネルデータ転送制御部４、チャネル５，６および７か
ら構成されている。なお、８は主記憶、９は主記憶制御
装置、１０はサービスプロセッサ、１１．１２および１
３はチャネル７．８および９にそれぞれ接続された入出
力装置である。

また、近年チャネル装置も高機能化され、その構成を第
３図に示すようにチャネルそのものもマイクロプログラ
ム制御にすることにより機能を分散させて処理を行ない
やすくしている。すなわち、ｆＪｃ３図に示すチャネル
装ｆ１１４において、１５゜１６および１７はそれぞれ
制御記憶１８．１９および２０を備えたチャネル、２１
はサービスプロセッサ１０の図示せぬディスク上に書き
込まれたチャネルのマイクロプログラムのファイルであ
る。

そして、このファイル２１から例えばチャネル１５の制
御記憶１８にマイクロプログラムを格納する方法はサー
ビスプロセッサ１０とチャネル制御プロセッサ３の間の
マイクロプログラム格納用パスを介してチャネル１５を
指定してファイル２１の内容をチャネル１５へ送出し、
その制御記憶１８へマイクロプログラムを格納していく
ものである。

〔発明が解決しようとする課題〕

上述した従来のマイクロプログラム格納方式は非常に簡
明であるが、チャネルの数が増えるとそれだけマイクロ
プログラムの格納に時間がかかるという欠点がある。

〔課題を解決するための手段〕

この発明に係るマイクロプログラム格納方式は、複数の
チャネルを制御するチャネル制御部と、主記憶へマイク
ロプログラムを格納する手段と、チャネル制御部からチ
ャネルに対してマイクロプログラム格納を指示する手段
と、チャネル制御部からの要求により主記憶から複数の
チャネルへデータ転送経路を介して同時にマイクロプロ
グラムを転送する手段とを有している。

〔作用〕

との発明は通常のデータ転送経路を使用して複数のチャ
ネルに同時にマイクロプログラムを格納することができ
る。

〔実施例〕

第１図はこの発明に係るマイクロプログラム格納方式の
一実施例を示すブロック図である。同図において、２２
は経路選択部２３およびアントゲ）　２４ｍ　、　２４
ｂ　、　２４ｃを備えたチャネルデータ転送制御部、２
５．２６および２７はそれぞれアドレス制御部２８、制
御記憶アドレスレジスタ２９、制御記憶３０、データ転
送制御部３１およびチャネル制御部３２から構成された
チャネル、３３はチャネル制御プロセッサ３、チャネル
データ転送制御部２２、チャネル２５．２６および２１
から構成されたチャネル装置である。

次に、上記構成によるマイクロプログラム格納方式の動
作について説明する。まず、通常の主記憶８から出力デ
ータを例えばチャネル２６のデータ転送制御部３１へ転
送する場合について説明すると、主記憶８から出力され
たデータは主記憶制御装置９を介してチャネルデータ転
送制御部２２のアントゲ−）　２４ｍ　、　２４ｂ〜２
４ｎの一方の入力端子に入力する。このとき、チャネル
データ転送制御部２２内の経路選択部２３はアンドゲー
ト２４ｂを開くように「１」信号を出力する。このとき
、この経路選択部２３は通常その出力が２個以上「１」
信号を出力することはない。このため、アン）”７−）
２４ｂが開き、出力データはこのアントゲ−）　２４ｂ
を通ってチャネル２６のデータ転送制御部３１に転送す
ることができる。

次に、このチャネル２６に対するマイクロプログラムの
格納について説明する。まず、チャネル２６へのマイク
ロプログラム格納要因が発生すると、チャネル制御プロ
セッサ３はサービスプロセッサ１０に対してチャネル２
６のマイクロプログラム格納要求を送出する。このサー
ビスプロセッサ１０はこのマイクロプログラム格納要求
を受付けると、主記憶８の固定領域へ主記憶制御装置９
を介してマイクロプログラムを書込んだのち、チャネル
制御プロセッサ３へ通信を出して主記憶８へのマイクロ
プログラム格納終了を報告する。これＫよシ、サービス
プロセッサ１０の処理は終了し、マイクロプログラム格
納処理の主導権はチャネル制御プロセッサ３に移される
。このチャネル制御プロセッサ３はマイクロプログラム
を格納すべきチャネル２６のチャネル制御部３２に対し
てマイクロプログラム格納指示を出してマイクログログ
〉ム格納の準備をさせる。そして、このチャネル２６が
マイクロプログラム格納の準備を整えたとき、チャネル
制御プロセッサ３はチャネルデータ転送制御部２２を介
して主記憶制御装置９に対し主記憶８の読出し命令を発
行すると共に経路炉択部２３に対してデータの転送先を
指示する。

この貯のデータ転送先は秋数のチャネル制御プロセッサ
３であってもかまわない。そして、チャネルデータ転送
制ａｌ１部２２は主記憶制御装＃７９からデータを受取
ると、チャネル制御プロセッサ３から１）１示されたチ
ャネル２６１Ｃ対応する線路選択部２３の出力のみオン
とすることにより、転送すべきチャネル２６へデータを
転送することができる。

したがって、このチャネル２日はチャネルデータ転送料
？Ａ１１部２２から転送されたデータな制往ｌ記憶３０
へ格納し、制御記憶アドレスレジスタ２９の更新を行な
う。そして、マイクロプログラムの格ｈ’＋が完了して
いない場合、チャネル制促１プロセッサ３はチャネルデ
ータ転送制作１部２２を介して主起ｔＧ８ににｈ・出し
指示を行ない、上述の動作を繰返す。これらの動作は同
一のマイクロプログラムを格「ｊする独数のチャネル制
御プロセッサ３に対して同時に行なうことができる。そ
れはチャネル制御プロセッサ３が複数のチャネルへ！イ
タログログ２ム柘納指示を出し、またチャネル制御プロ
セッサ３がチャネルデータ転送制御部２２を介して主記
憶８からマイクロプログラムを読出してチャネルへ送出
する際に経路選択部２３に対して転送先のチャネルを複
数個指定することにより実現される。また、チャネル２
６へのマイクロプログラムの格納が終了し、かつマイク
ロプログラムの格納を要するチャネルがまだある場合は
同様にしてチャネルへマイクロプログラムを格納してい
く。

そしてマイクロプログラムを格納すべき全チャネルへマ
イクロプログラムの格納が終了したならばチャネル制御
プロセッサ３は動作可能な全チャネルに対してマイクロ
プログラム格納終了を通知して全チャネルを通常動作状
態にしてマイクロプログラム格納シーケンスを終了する
ことができる。

〔発明の効果〕

以上詳細に説明したように、この発明に係るマイクロプ
ログラム格納方式によれば、マイクロプログラムを主記
憶上に格納し、それをチャネル制御部からの指示により
通常のデータ転送経路を使用してチャネル制御部から指
定されたチャネルへ転送する手段を有することにより、
特殊な経路を用いることなく、複数のチャネルへ同時に
マイクロプログラムを格納することができ、マイクロプ
ログラムの格納時間を短縮することができる効果がある
。

【図面の簡単な説明】

第１図はこの発明に係るマイクロプログラム格納方式の
一実施例を示すブロック図、第２図および第３図はそれ
ぞれ従来のチャネル装置の構成を示すブロック図である
。 ２２・・・・チャネルデータ転送制御部、２３・・・拳
線路選択部、２４＆　、　２４ｂおよび２４ｃ・・・・
アントゲ−）、２５．２６および２７・・・争チャネル
、２８・・・・アドレス制御部、２９・・・会制御記憶
アドレスレジスタ、３０・・・・制御記憶、３１・・・
・データ転送制御部、３２・・・・チャネル制御部、３
３・・・拳チャネル装置。

Claims (1)

【特許請求の範囲】
1. 主記憶と入出力装置とのデータ転送を中継するマイクロ
   プログラム制御のチャネルにマイクロプログラムを格納
   するマイクロプログラム格納方式において、複数のチャ
   ネルを制御するチャネル制御部と、主記憶へマイクロプ
   ログラムを格納する手段と、チャネル制御部からチャネ
   ルに対してマイクロプログラム格納を指示する手段と、
   チャネル制御部からの要求により主記憶から複数のチヤ
   ネルへデータ転送経路を介して同時にマイクロプログラ
   ムを転送する手段とを備え、チャネル制御部からマイク
   ロプログラム格納を指示されたすべてのチャネルに対し
   て、チャネル制御部からの要求により主記憶に格納され
   たマイクロプログラムを転送してチャネルのマイクロプ
   ログラム格納を行なうことを特徴とするマイクロプログ
   ラム格納方式。