JPH01130247A - チャネル装置 - Google Patents

チャネル装置

Info

Publication number
JPH01130247A
JPH01130247A JP28893987A JP28893987A JPH01130247A JP H01130247 A JPH01130247 A JP H01130247A JP 28893987 A JP28893987 A JP 28893987A JP 28893987 A JP28893987 A JP 28893987A JP H01130247 A JPH01130247 A JP H01130247A
Authority
JP
Japan
Prior art keywords
command
channel
register
branch
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28893987A
Other languages
English (en)
Other versions
JP2531206B2 (ja
Inventor
Kunio Nakase
中瀬 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62288939A priority Critical patent/JP2531206B2/ja
Publication of JPH01130247A publication Critical patent/JPH01130247A/ja
Application granted granted Critical
Publication of JP2531206B2 publication Critical patent/JP2531206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル情報処理装置のチャネル装置に利
用する。特に、シリアルインタフェースを介して入出力
装置に接続されるチャネル装置の分岐コマンドの高速化
に関するものである。
〔概要〕
本発明はチャネル装置において、 主記憶装置から読出されたコマンドが転送コマンドが分
岐コマンドかを判定し、分岐コマンドのときにはこの分
岐コマンドの次のコマンドとこの分岐コマンドを実行し
た場合の次のコマンドとを入出力制御装置に送出するこ
とにより、分岐コマンドを高速に実施できるようにした
ものである。− 〔従来の技術〕 一般に、チャネル装置と入出力制御装置とは、主記憶装
置に格納されたチャネルプログラムの各々のチャネルコ
マンド語を順次読み出し、このコマンドに従い互いに転
送動作を実施する。
また、チャネルプログラムの実行に際し、直前のコマン
ドの実行状況により次に実行するチャネルコマンド悟を
選択して(一般にはチャネルコマンド語を一つ飛ばして
実行したり、直前のチャネルコマンド語を再度やり直し
たりして制御手順を変更する)実行する手段も持ってい
る。
〔発明が解決しようとする問題点〕
しかし、このような従来のチャネル装置では、チャネル
装置と入出力制御装置とをシリアルインタフェースによ
り接続した場合に互いの通信のための信号の直並列変換
に時間を要し、チャネル装置と入出力制御装置との間の
信号のやり取りに時間がかかる。
このために、上記のように入出力装置とチャネル装置と
のコマンドの実行結果によりチャネルプログラムの実行
手順に変更の生じる動作(チャネルプログラムの分岐動
作:データ転送等においてディスクの回転待ち等、制御
コマンドの指示手順を直前のコマンドの実行結果によっ
て決定する)では、入出力装置からのコマンドの実行結
果をチャネル装置に表示してからそれに応じた次のコマ
ンドをチャネル装置から受信するまで時間がかかり、 ■ 応答時間が遅くなった分を短縮するためにチャネル
プログラムを高速にフェッチする必要が生じ、高速のフ
ェッチ回路をチャネル装置に準備する必要がある。この
ためにチャネル装置が効果になる、 ■、同様に、応答時間が遅くなった分を短縮するために
、チャネル装置と入出力制御装置との距離を短くし、そ
の応答時間を速くする必要がある。
このため、入出力制御装置をチャネル装置から離して設
置できなくなる、 欠点があった。
本発明は上記の欠点を解決するもので、分岐コマンドを
高速に実施できるチャネル装置を提供することを目的と
する。
〔問題点を解決するための手段〕
本発明は、主記憶装置からチャネルコマンド語を読出す
アドレスを作成する手段と、この作成する手段の出力に
従ってこの主記憶装置から読出されたコマンドを入出力
制御装置に送出する手段とを備えたチャネル装置におい
て、上記主記憶装置から読出されたコマンドが分岐コマ
ンドであるか否かを判定する手段と、この判定する手段
の判定結果が分岐コマンドであるときには、上記主記憶
装置からこの分岐コマンドの次のコマンドおよびこの分
岐コマンドを実行する場合の次のコマンドを上記作成す
る手段に従って読出し上記送出する手段に与える手段と
を備えたことを特徴とする。
〔作用〕
判定する手段で主記憶装置から読出されたコマンドが転
送コマンドか分岐コマンドかを判定する。
判定結果が分岐コマンドのときには、与える手段で主記
憶装置からこの分岐コマンドの次のコマンドおよび分岐
コマンドを実行する場合の次のコマンドを作成する手段
の出力に従って読出し送出する手段に与える。以上の動
作により分岐コマンドを高速に実施できる。
〔実施例〕
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例チャネル装置のブロック構成図であ
る。第1図において、チャネル装置20は、主記憶装置
30にアドレスを与えてチャネルコマンド語を読出すア
ドレスレジスタ21と、アドレスレジスタ21の出力を
入力してアドレスを更新する加算器22と、加算器22
の出力を一方の入力に入力し、他方の入力に入力する分
岐コマンドの分岐先アドレスを切替えてアドレスレジス
タ21に与える切替回路25と、主記憶装置30から読
出されたチャネルコマンド語を入力して一時格納し切替
回路25に格納したチャネルコマンド語が分岐コマンド
の場合に分岐先アドレスを切替回路25に与えるレジス
タ23と、レジスタ23に格納されたチャネルコマンド
語が分岐コマンドのときにこの分岐コマンドを実行した
場合の次のチャネルコマンド語が主記憶装置30から読
出されて格納されるレジスタ24と、レジスタ23の出
力とレジスタ24の出力とを切替えて信号線201を介
して入出力制御装W10に与える送出回路26と、レジ
スタ23の出力を入力して格納されたコマンドが転送コ
マンドか分岐コマンドかを判定し切替回路25および送
出回路26を制御するコマンド判定回路27と、制御回
路28とを備える。
ここで主記憶装置30は、複数個のチャネルコマンド8
吾からなるチャネルプログラムを含み、また入出力制御
装置10は、信号線141を介してコマンドの実行結果
をチャネル装置20に送出し入出力装置40.〜40、
が接続される。
ここで本発明の特徴とするところは、チャネル装置20
に、判定する手段および与えご手段であるレジスタ23
.24と、切替回路25と、送出回路26と、コマンド
判定回路27と、これらを制御する制御回路28とを備
えたことにある。
このような構成のチャネル装置の動作について説明する
。第2図は本発明のチャネル装置のチャネルプログラム
の構成を示す図である。第3図は本発明のチャネル装置
のチャネルコマンド語の構成を示す図である。第4図は
本発明のチャネル装置の動作を示すフローチャートであ
る。
第1図において、主記憶装置30に格納されたチャネル
プログラムは、チャネル装置20により読み出され、入
出力装置40を制御するコマンドに編集され、信号線2
01を介して入出力制御装置10に指示される。
人出力制御装置10は、このコマンドを用いて入出力装
置40゛を制御し、結果を信号線141を経てチャネル
装置20に送出する。
チャネル装置20は、この情報により次のチャネルプロ
グラムを主記憶装置30より読出し、次のコマンドを生
成して同様に信号線201を経て入出力制御装置10に
送出する。
第2図および第3図において、チャネルプログラムAは
チャネルコマンド語B、−Bhより構成される。各々の
チャネルコマンド語B1〜Bl、は大別してチャネル装
置20と入出力制御装置10との間でのデータ転送を指
示するものと、分岐を指示するものがあり、それぞれ動
作内容を指示するコマンドCまたは分岐コマンドG1チ
ャネルプログラムへの実行を制御するフラグD、H、デ
ータ転送量を指示する転送カウントE1主記憶装置30
の転送位置を示すデータアドレスFまたは分岐コマンド
を実行する際の分岐先アドレス■より構成される。
チャネルプログラムAにおける分岐コマンドは、一般に
無条件分岐で記述されるが、直前に実行したコマンドの
実行結果によりこの分岐コマンドを実行するか、分岐コ
マンドの次のコマンドを実行するかが決められる。
すなわち、分岐コマンドを実行するか否かは、分岐コマ
ンドの直前のコマンドの実行結果を判断するまでは決定
できない。
このために、一般には入出力制御装置10および入出力
装置40にて実行した結果をチャネル装置20に送出し
、この情報にて次に実行すべきチャネルコマンド語を選
択するが、このような方法では処理が遅くなり、入出力
制御装置10は次のチャネルコマンド語Bより作られる
コマンドを必要な時間内に受信できなくなる。
第1図および第4図について、本実施例のチャネル装置
20の動作を説明する。
アドレスレジスタ21に格納されたチャネルコマンド語
のアドレスにより主記憶装置30より読み出しく■)、
読み出したチャネルコマンド語は、レジスタ23に格納
され、コマンド判定回路27に与えられる。
コマンド判定回路27は、レジスタ23に格納されたチ
ャネルコマンド語が転送コマンドであるか分岐コマンド
であるかを判定しく■)、このチャネルコマンド語が転
送コマンドであれば送出回路26を経て入出力制御装置
10にこのコマンドを送出しその実行を指示する(■)
。アドレスレジスタ21の内容を加算器22にて次のチ
ャネルコマンド語のアドレスに更新し、切替回路25を
経てアドレスレジスタ21にもどし、次に実行すべきチ
ャネルコマンド語のアドレスを準備する(■)。
コマンド判定回路27にて、分岐コマンドであることが
判定されると(■)、アドレスレジスタ21の内容を加
算器22にて次のチャネルコマンド語のアドレスに更新
し、切替回路25を経てアドレスレジスタ21にもどす
さらに、アドレスレジスタ21の内容によす主記憶装置
30よりチャネルコマンド語を読出してレジスタ24に
格納する(■)。
分岐コマンドの場合は、さらに、レジスタ23に格納さ
れた分岐コマンドの分岐先アドレスを切替回路25を経
てアドレスレジスタ21に格納し、このアドレスにより
主記憶装置30よりチャネルコマンド語を読出してレジ
スタ23に格納しく■)、送出回路26を経てレジスタ
23および24のコマンドを入出力制御装置10に送出
する(■)。次に実行すべきチャネルコマンド語のアド
レスを準備する(■)。
なお、入出力制御装置10にて、分岐先コマンドの次の
コマンドと分岐コマンドを実行する場合の次のコマンド
とのどちらを用いて実行したかは、この実行後に入出力
制御装置10よりチャネル装置20に報告され、チャネ
ル装置はこの報告にもとづいて、さらに次のチャネルコ
マンド5吾のアドレスを生成することになるが、本実施
例ではこの記述は省略しである。
〔発明の効果〕
以上説明したように、本発明は、分岐コマンドを実施す
る際、チャネル装置より入出力制御装置に対し分岐コマ
ンドの次のコマンドと分岐コマンドを実行する場合の次
のコマンドの二つのコマンドを与えるために、どちらの
コマンドを実行する場合でも入出力制御装置は再度チャ
ネル装置よりコマンドを受信しなおす必要がなく、チャ
ネル装置と入出力制御装置との間での応答が減り、分岐
コマンドを高速に実施できる優れた効果がある。
【図面の簡単な説明】
第1図は本発明一実施例チャネル装置のブロック構成図
。 第2図は本発明のチャネル装置のチャネルプログラムの
構成を示す図。 第3図は本発明のチャネル装置のチヤネルコマンド語の
構成を示す図。 第4図は本発明のチャネル装置の動作を示すフローチャ
ート。 10・・・入出力制御装置、20・・・チャネル装置、
21・・・アドレスレジスタ、22・・・加算器、23
.24・・・レジスタ、25・・・切替回路、26・・
・送出回路、27川判定回路、28・・・制御回路、3
0・・・主記憶装置、4o・・・入出力装置、A・・・
チャネルプログラム、B1〜Bh・・・チャネルコマン
ド語、C・・・コマンド、DSH・・・制御フラグ、E
・・・転送カウント、F・・・データアドレス、G・・
・分岐コマンド、■・・・分岐先アドレス。 特許出願人 日本電気株式会社22.。 代理人  弁理士 井 出 直 孝゛・パ。 第1図 実施例 チャネルプログラム 第2図 (b)分岐コマンド 実施例 チャネルコマンド語 第3図 実施例 フローチャート 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)主記憶装置(30)からチャネルコマンド語を読
    出すアドレスを作成する手段(21、22)と、この作
    成する手段の出力に従ってこの主記憶装置から読出され
    たコマンドを入出力制御装置(10)に送出する手段(
    26、28)と を備えたチャネル装置において、 上記主記憶装置から読出されたコマンドが分岐コマンド
    であるか否かを判定する手段(23、27)と、 この判定する手段の判定結果が分岐コマンドであるとき
    には、上記主記憶装置からこの分岐コマンドの次のコマ
    ンドおよびこの分岐コマンドを実行する場合の次のコマ
    ンドを上記作成する手段に従って読出し上記送出する手
    段に与える手段(23、24、26、28)と を備えたことを特徴とするチャネル装置。
JP62288939A 1987-11-16 1987-11-16 チャネル装置 Expired - Fee Related JP2531206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62288939A JP2531206B2 (ja) 1987-11-16 1987-11-16 チャネル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62288939A JP2531206B2 (ja) 1987-11-16 1987-11-16 チャネル装置

Publications (2)

Publication Number Publication Date
JPH01130247A true JPH01130247A (ja) 1989-05-23
JP2531206B2 JP2531206B2 (ja) 1996-09-04

Family

ID=17736767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62288939A Expired - Fee Related JP2531206B2 (ja) 1987-11-16 1987-11-16 チャネル装置

Country Status (1)

Country Link
JP (1) JP2531206B2 (ja)

Also Published As

Publication number Publication date
JP2531206B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
JPS5917458B2 (ja) 情報処理方式内のマイクロプログラムを記録し遂行する方法と装置
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPH01130247A (ja) チャネル装置
JP2564054B2 (ja) レジスタファイル
JPS6282402A (ja) シ−ケンス制御装置
JP3490502B2 (ja) メモリ制御装置
JPS6240538A (ja) デ−タ処理装置
JPS6049946B2 (ja) バッファメモリ制御方式
JP2803270B2 (ja) Scsiホストアダプタ回路
JPH03288228A (ja) 情報処理装置
JPS6325373B2 (ja)
JPS6343784B2 (ja)
JPH0338613B2 (ja)
JPS61208129A (ja) 命令先読制御方式
JPS59108134A (ja) 入出力制御方式
JPS61272856A (ja) プロセツサ制御方式
JPH0644066A (ja) 情報処理装置
JPH0347536B2 (ja)
JPH0269826A (ja) 条件付命令制御方式
JPH0218732B2 (ja)
JPH02181859A (ja) コプロセッサ・インタフェース回路
JPH0219926A (ja) マイクロプログラム格納方式
JPS6260034A (ja) ストア−ドプログラム方式制御装置
JPH01144145A (ja) 入出力制御装置
JPS6289142A (ja) 論理型デ−タ処理装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees