JPH02192761A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02192761A JPH02192761A JP1011394A JP1139489A JPH02192761A JP H02192761 A JPH02192761 A JP H02192761A JP 1011394 A JP1011394 A JP 1011394A JP 1139489 A JP1139489 A JP 1139489A JP H02192761 A JPH02192761 A JP H02192761A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- resist mask
- type
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体装置の製造方法に関し、更に詳しく
は、ＣＭＯＳプロセスにおいて露光マスクを共通に使用
できる方法に係るものである。
は、ＣＭＯＳプロセスにおいて露光マスクを共通に使用
できる方法に係るものである。
［発明の概要］
この発明は、不純物領域上の絶縁膜に形成したコンタク
トホール内に半導体材料を埋め込んで上層配線と接続を
する半導体装置の製造方法において、 露光マスクにより半導体基体上に形成したフォトレノス
トを露光し、選択的にレジストマスクを形成し、該レジ
ストマスクにより不純物を導入し前記不純物領域を形成
する工程と、 前記絶縁膜を形成し、該絶縁膜に形成したコンタクトホ
ール内に半導体材料を埋め込む工程と、前記露光マスク
により半導体基体上に形成したフォトレジストを露光し
、選択的にレジストマスクを形成し、該レジストマスク
により不純物を前記半導体材料に導入する工程とを備え
たことにより、 作製マスク枚数の削減を可能としたものである。
トホール内に半導体材料を埋め込んで上層配線と接続を
する半導体装置の製造方法において、 露光マスクにより半導体基体上に形成したフォトレノス
トを露光し、選択的にレジストマスクを形成し、該レジ
ストマスクにより不純物を導入し前記不純物領域を形成
する工程と、 前記絶縁膜を形成し、該絶縁膜に形成したコンタクトホ
ール内に半導体材料を埋め込む工程と、前記露光マスク
により半導体基体上に形成したフォトレジストを露光し
、選択的にレジストマスクを形成し、該レジストマスク
により不純物を前記半導体材料に導入する工程とを備え
たことにより、 作製マスク枚数の削減を可能としたものである。
［従来の技術］
ＣＭＯＳプロセスのレジストマスクにおいて、イオン注
入工程のマスクを複数のイオン注入工程で共通して使用
することが行われている。この場合、０ＭＯ８の夫々、
一方のチャネルについて、しきい値調整用のイオン注入
、ＬＤＤ用イオン注入、ソース・ドレイン領域のイオン
注入、コンタクト補償のためのイオン注入等のレジスト
マスクとして、共通に使用できる１枚のマスクが作製さ
れる。これには、第３図及び第４図に示すように、拡散
層のパターンデータレイヤーをＮ’、Ｐ’の導電型に分
けておいて、夫々の拡散層ＩＡ、ＩＢにイオン注入が行
えるようなマスク２Ａ、２Ｂが用いられる。なお、これ
らマスク２Ａ、２Ｂは、レノストのマスク合わせずれを
考慮して、拡散層より適当なルールで大きく作られてい
る。
入工程のマスクを複数のイオン注入工程で共通して使用
することが行われている。この場合、０ＭＯ８の夫々、
一方のチャネルについて、しきい値調整用のイオン注入
、ＬＤＤ用イオン注入、ソース・ドレイン領域のイオン
注入、コンタクト補償のためのイオン注入等のレジスト
マスクとして、共通に使用できる１枚のマスクが作製さ
れる。これには、第３図及び第４図に示すように、拡散
層のパターンデータレイヤーをＮ’、Ｐ’の導電型に分
けておいて、夫々の拡散層ＩＡ、ＩＢにイオン注入が行
えるようなマスク２Ａ、２Ｂが用いられる。なお、これ
らマスク２Ａ、２Ｂは、レノストのマスク合わせずれを
考慮して、拡散層より適当なルールで大きく作られてい
る。
［発明が解決しようとする課題］
しかしながら、拡散層とアルミニウム配線間や、ゲート
とアルミニウム配線間にポリシリコンプラグを用いたＣ
ＭＯＳデバイス構造においては、従来のイオン注入マス
クは使用不可能となる問題点があった。即ち、ポリシリ
コンプラグにイオン注入で不純物をドーピングする時に
、Ａ１２＝拡散層コンタクトのみならず、Ａ１−ゲート
間コンタクトのポリシリコンプラグにもイオン注入しな
ければならないため、従来のイオン注入マスクは使用で
きず、新たにポリソリコンブラグへのイオン注入用のマ
スクが必要となり、マスク枚数が増加する問題点があっ
た。
とアルミニウム配線間にポリシリコンプラグを用いたＣ
ＭＯＳデバイス構造においては、従来のイオン注入マス
クは使用不可能となる問題点があった。即ち、ポリシリ
コンプラグにイオン注入で不純物をドーピングする時に
、Ａ１２＝拡散層コンタクトのみならず、Ａ１−ゲート
間コンタクトのポリシリコンプラグにもイオン注入しな
ければならないため、従来のイオン注入マスクは使用で
きず、新たにポリソリコンブラグへのイオン注入用のマ
スクが必要となり、マスク枚数が増加する問題点があっ
た。
本発明は、このような従来の問題点に着目して創案され
たしのであって、共通イオン注入マスクが使え、作製マ
スク枚数の削減を可能にする半導体装置の製造方法を得
んとするものである。
たしのであって、共通イオン注入マスクが使え、作製マ
スク枚数の削減を可能にする半導体装置の製造方法を得
んとするものである。
［課題を解決するための手段］
そこで、本発明は、不純物領域上の絶縁膜に形成したコ
ンタクトホール内に半導体材料を埋め込んで上層配線と
接続をする半導体装置の製造方法において、 露光マスクにより半導体基体上に形成したフォトレジス
トを露光し、選択的にレジストマスクを形成し、該レジ
ストマスクにより不純物を導入し前記不純物領域を形成
する工程と、 前記絶縁膜を形成し、該絶縁膜に形成したコンタクトホ
ール内に半導体材料を埋め込む工程と、前記露光マスク
により半導体基体上に形成したフォトレジストを露光し
、選択的にレジストマスクを形成し、該レジストマスク
により不純物を前記半導体材料に導入する工程とを備え
たことを、その解決手段としている。
ンタクトホール内に半導体材料を埋め込んで上層配線と
接続をする半導体装置の製造方法において、 露光マスクにより半導体基体上に形成したフォトレジス
トを露光し、選択的にレジストマスクを形成し、該レジ
ストマスクにより不純物を導入し前記不純物領域を形成
する工程と、 前記絶縁膜を形成し、該絶縁膜に形成したコンタクトホ
ール内に半導体材料を埋め込む工程と、前記露光マスク
により半導体基体上に形成したフォトレジストを露光し
、選択的にレジストマスクを形成し、該レジストマスク
により不純物を前記半導体材料に導入する工程とを備え
たことを、その解決手段としている。
［作用］
不純物領域には、露光マスクにより露光されたレジスト
マスクにより選択的に不純物が導入される。また、不純
物領域上には、絶縁膜が形成された後、コンタクトホー
ルが開設され、このコンタクトポール内に半導体材料が
埋め込まれる。さらに、前記露光マスクに基づき半導体
材料に不純物が導入される。このため、上記各工程は露
光マスクを共通に用いることが可能である。
マスクにより選択的に不純物が導入される。また、不純
物領域上には、絶縁膜が形成された後、コンタクトホー
ルが開設され、このコンタクトポール内に半導体材料が
埋め込まれる。さらに、前記露光マスクに基づき半導体
材料に不純物が導入される。このため、上記各工程は露
光マスクを共通に用いることが可能である。
［実施例］
以下、本発明に係る半導体装置の製造方法の詳細を第１
図及び第２図に示す実施例に基づいて説明する。なお、
第２図は、第１図のＡ−Ａ断面図である。
図及び第２図に示す実施例に基づいて説明する。なお、
第２図は、第１図のＡ−Ａ断面図である。
図中、ＩＯは半導体基体としてのＮ型のシリコン基板で
あり、このシリコン基板ＩＯに対し、しきい値調整用の
イオン注入、ＬＤＤ用のイオン注人、ソース・ドレイン
用のイオン注入、ポリシリコンプラグ用のイオン注入を
行う場合、図に示すような露光マスク１１によりレジス
トマスクが形成される。
あり、このシリコン基板ＩＯに対し、しきい値調整用の
イオン注入、ＬＤＤ用のイオン注人、ソース・ドレイン
用のイオン注入、ポリシリコンプラグ用のイオン注入を
行う場合、図に示すような露光マスク１１によりレジス
トマスクが形成される。
露光マスクＩｔは、シリコン基板ＩＯ上でＮ型の導電型
となる部分に露光し得るように形成されたものである。
となる部分に露光し得るように形成されたものである。
また、この露光マスク１１の他に、シリコン基板１０上
でＰ型の導電型となる部分に露光し得る、従来例と同様
な形状のＰ型領域用露光マスク（図示省略）が用いられ
る。
でＰ型の導電型となる部分に露光し得る、従来例と同様
な形状のＰ型領域用露光マスク（図示省略）が用いられ
る。
先ず、シリコン基板ＩＯに、レジストマスクを形成し、
このレジストマスクをマスクとしてホウ素（Ｂ）をイオ
ン注入してＰウェル！３を形成する。
このレジストマスクをマスクとしてホウ素（Ｂ）をイオ
ン注入してＰウェル！３を形成する。
次に、Ｌ ＯＣＯＳ （１ｏｃａｌ ｏｘｉｄａｔｉｏ
ｎ ｏｒ ５ｉｌｉｃｏｎ）法を用いてフィールド酸化
膜１２を形成する。
ｎ ｏｒ ５ｉｌｉｃｏｎ）法を用いてフィールド酸化
膜１２を形成する。
そして、シリコン基板１２上でフィールド酸化膜１２の
形成されない部分の導電型がＮ型かＰ型かにより露光マ
スク（Ｎ型）１０又はＰ型領域用露光マスクが用いられ
る。第１図及び第２図に示す露光マスクＩＩは、Ｎ型と
なる部分へのイオン注入を可能にするレジストマスクの
形成に供される。
形成されない部分の導電型がＮ型かＰ型かにより露光マ
スク（Ｎ型）１０又はＰ型領域用露光マスクが用いられ
る。第１図及び第２図に示す露光マスクＩＩは、Ｎ型と
なる部分へのイオン注入を可能にするレジストマスクの
形成に供される。
このようにして形成されたレジストマスクをマスクとし
てシリコン基板ｌＯにリンをイオン注入すれば、ソース
領域１７．ドレイン領域１８．Ｎコンタクト１９が形成
され、図示しないＰ型領域用露光マスクを用いて形成さ
れたレジストマスクを用いれば、Ｐ型のＰコンタクト１
４．ソース領域１５、ドレイン領域Ｉ６を形成すること
ができる。
てシリコン基板ｌＯにリンをイオン注入すれば、ソース
領域１７．ドレイン領域１８．Ｎコンタクト１９が形成
され、図示しないＰ型領域用露光マスクを用いて形成さ
れたレジストマスクを用いれば、Ｐ型のＰコンタクト１
４．ソース領域１５、ドレイン領域Ｉ６を形成すること
ができる。
次に、ゲート酸化膜を介してゲート電極２１゜２２等を
形成した後、サイドウオール２４．２５等を形成し、層
間膜２６を、例えばＬＯＣＶＤ法により堆積させる。次
に、層間膜２６にコンタクトホールを開設した後、半導
体材料としてのポリシリコンを埋め込みコンタクト配線
２７．２８゜２９．３０．３＋、３２，３３．３４等を
形成する。
形成した後、サイドウオール２４．２５等を形成し、層
間膜２６を、例えばＬＯＣＶＤ法により堆積させる。次
に、層間膜２６にコンタクトホールを開設した後、半導
体材料としてのポリシリコンを埋め込みコンタクト配線
２７．２８゜２９．３０．３＋、３２，３３．３４等を
形成する。
これらコンタクト配線には、被接続部の導電型と同じよ
うな不純物がイオン注入されるがこのようなイオン注入
ら、Ｎ型であれば露光マスク！１を用いて形成したレジ
ストマスクを用い、Ｐ型であれば前記Ｐ型領域用露光マ
スクを用いてレノストマスクを形成すればよい。
うな不純物がイオン注入されるがこのようなイオン注入
ら、Ｎ型であれば露光マスク！１を用いて形成したレジ
ストマスクを用い、Ｐ型であれば前記Ｐ型領域用露光マ
スクを用いてレノストマスクを形成すればよい。
以上、本発明をＣＭＯＳプロセスに適用した実施例の説
明をしたが、本発明は他の半導体装置の製造にも勿論適
用可能である。
明をしたが、本発明は他の半導体装置の製造にも勿論適
用可能である。
また、本発明においては、この他品種の設計変更が可能
であり、例えばしきい値電圧を制御するための不純物導
入やＬＤＤ用の不純物導入を行う場合に勿論適用可能で
ある。
であり、例えばしきい値電圧を制御するための不純物導
入やＬＤＤ用の不純物導入を行う場合に勿論適用可能で
ある。
来る効果がある。
第１図は本発明に係る゛ト導体装置の製造方法の実施例
を示す平面図、第２図は第１図のＡ−Ａ断面図、第３図
及び第４図は従来例を示す平面図である。 ＩＯ−・・シリコン基板、１１・・・露光マスク、２７
゜２８．２９，３０．３＋、３２．３３・・・コンタク
ト配線。 「発明の効果」
を示す平面図、第２図は第１図のＡ−Ａ断面図、第３図
及び第４図は従来例を示す平面図である。 ＩＯ−・・シリコン基板、１１・・・露光マスク、２７
゜２８．２９，３０．３＋、３２．３３・・・コンタク
ト配線。 「発明の効果」
Claims (3)
- （１）不純物領域上の絶縁膜に形成したコンタクトホー
ル内に半導体材料を埋め込んで上層配線と接続をする半
導体装置の製造方法において、露光マスクにより半導体
基体上に形成したフォトレジストを露光し、選択的にレ
ジストマスクを形成し、該レジストマスクにより不純物
を導入し前記不純物領域を形成する工程と、 前記絶縁膜を形成し、該絶縁膜に形成したコンタクトホ
ール内に半導体材料を埋め込む工程と、前記露光マスク
により半導体基体上に形成したフォトレジストを露光し
、選択的にレジストマスクを形成し、該レジストマスク
により不純物を前記半導体材料に導入する工程とを備え
たことを特徴とする半導体装置の製造方法。 - （２）前記露光マスクにより形成したレジストマスクに
より、しきい値電圧を制御するための不純物導入を行う
特許請求の範囲第１項記載の半導体装置の製造方法。 - （３）前記露光マスクにより形成したレジストマスクに
より、ソース、ドレイン領域への不純物導入を行う特許
請求の範囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011394A JPH02192761A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1011394A JPH02192761A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02192761A true JPH02192761A (ja) | 1990-07-30 |
Family
ID=11776794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1011394A Pending JPH02192761A (ja) | 1989-01-20 | 1989-01-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02192761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526401A (ja) * | 2002-05-14 | 2005-09-02 | エイチアールエル ラボラトリーズ，エルエルシー | リバースエンジニアリングに対する防御を有する集積回路 |
-
1989
- 1989-01-20 JP JP1011394A patent/JPH02192761A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526401A (ja) * | 2002-05-14 | 2005-09-02 | エイチアールエル ラボラトリーズ，エルエルシー | リバースエンジニアリングに対する防御を有する集積回路 |
| JP4729303B2 (ja) * | 2002-05-14 | 2011-07-20 | エイチアールエル ラボラトリーズ，エルエルシー | リバースエンジニアリングに対する防御を有する集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100213201B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| US5851865A (en) | Method of manufacturing semiconductor device having mask layer forming step for ion implantation | |
| US4535532A (en) | Integrated circuit contact technique | |
| JPH1050705A (ja) | 半導体装置の製造方法 | |
| JP4477197B2 (ja) | 半導体装置の製造方法 | |
| KR100232197B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02192761A (ja) | 半導体装置の製造方法 | |
| JPH07321212A (ja) | チャネルストップ拡散層の形成方法 | |
| KR100255837B1 (ko) | 반도체 디바이스 제조 방법 | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JP2617217B2 (ja) | 半導体装置の製造方法 | |
| JPH11135783A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR100266688B1 (ko) | 고전압 수직 확산 모스 트랜지스터 제조방법 | |
| KR950006489B1 (ko) | 씨모오스 트랜지스터의 제조방법 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| JP2808620B2 (ja) | 半導体装置の製造方法 | |
| JP2586343B2 (ja) | 半導体装置およびその製造方法 | |
| KR100192547B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100594218B1 (ko) | 수직채널형 ｍｏｓ 트랜지스터의 채널형성 방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JP2000349173A (ja) | フラットセル型半導体メモリ装置の製造方法 | |
| JPH03185873A (ja) | 半導体装置の製造方法 |