JPH02191337A

JPH02191337A - 半導体集積回路の製造方法

Info

Publication number: JPH02191337A
Application number: JP1021289A
Authority: JP
Inventors: Yoshiaki Sano; 佐野　芳明; Nobuyuki Sekikawa; 信之関川; Toshimasa Sadakata; 定方　利正; Tadayoshi Takada; 高田　忠良
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-01-19
Filing date: 1989-01-19
Publication date: 1990-07-27
Anticipated expiration: 2011-07-24
Also published as: JP2517380B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は半導体集積回路およびその製造方法に関し、特
に集積密度を大幅に向上させた半導体集積回路およびそ
の製造方法に関するものである。

（ロ）従来の技術半導体集積回路は、高性能化、高機能化が進む中で、高
集積化が非常に重要なポイントとなっている。

例えばバイポーラトランジスタの場合、構造や製造方法
が「最新ＬＳＩプロセス技術」工業調査会（１９８４年
４月２５日発行）等に詳しく述べられている。

このバイポーラトランジスタ（１）は第５図の如く、Ｐ
型の半導体基板（２）上にＮ型のエピタキシャル層（３
）が積層され、この半導体基板（２）とエピタキシャル
層（３）の間には、Ｎ＋型の埋込み層（４）が形成され
ている。

またこの埋込み層（４）の周囲には、前記エピタキシャ
ル層（３）表面から前記半導体基板（２）に到達された
Ｐ′″型の分離領域（５）がある、この分離領域（５）
は、エピタキシャル層表面より一気に拡散しても良いし
、第５図の如く、上下分離法によって拡散しても良い。

また前記分離領域（５）によって、前記エピタキシャル
層〈３）より成るアイランド（６）が形成され、このア
イランド（６〉がＮ型のコレクク領域と成る。またこの
アイランド（６）内に形成されたＰ型のベース領域（７
）と、このベース領域（７）内に形成されたＮゝ型のエ
ミッタ領域（８）と、前記コレクタとなるエピタキシャ
ル層が露出している領域に形成されたコレクタコンタク
ト領域（９）とがあり、また前記エピタキシャル層（３
）上に形成されたＳｉｎ。

膜のコンタクト孔を介して形成された夫々の電極がある
。

次にこのバイポーラトランジスタ（１）の製造方法につ
いて述べる。先ずＰ型の半導体基板（２）上に、Ｓｉｎ
、膜を形成し、このＳｉｎ、膜に埋込み層（４）の拡散
孔を形成し、この拡散孔を介してアンチモンを前記半導
体基板（２）に拡散する第１の工程がある。

ここで第５図の場合、前記分離領域（塁）は、上下分離
によって達成きれているので、拡散孔を介してボロンを
拡散しＰ＋型の下側拡散層（１０）も拡散される。

次に前記半導体基板（２）表面にエピタキシャル層（３
）を積層し、このエピタキシャル層（３）に５ｉｆｔ膜
を形成する。このＳｉＯ＊膜は、ホトレジスト膜の塗布
、マスク合わせ、露光およびエツチング等によって、分
離領域（５）の上側拡散孔（１１）の拡散孔が形成され
、この拡散孔を介してボロンが拡散されて前記分離領域
（５）が形成される第２の工程がある。

続いて、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記ＳｉＯ２膜に前記
ベース領域（８）の拡散孔を形成し、この拡散孔を介し
てボロンを拡散し、ベース領域（８）を形成する第３の
工程がある。

更に、再度ホトレジスト膜の塗布、マスク合わせ、露光
およびエツチング等によって、前記Ｓｉｎ。

膜にエミッタ領域（８）およびコレクタコンタクト領域
＜９）の拡散孔を形成し、この拡散孔を介してヒ素を拡
散し、エミッタ領域〈８）とコレクタコンタクト領域（
９）を形成する第４の工程がある。

最後に、再度ホトレジスト膜の塗布、マスク合わせ、露
光およびエツチング等によって、前記５ｉＯ８膜に前記
エミッタ領域（８）、ベース領域（７）およびコレクタ
コンタクト領域（９）のコンタクト孔を形成し、例えば
Ａ１蒸着して夫々の電極を形成する第５の工程がある。

（八）発明が解決しようとした課題前述の第１乃至第５の工程によってバイポーラトランジ
スタ（１）が達成される。しかし第２の工程、第３の工
程および第４の工程の拡散孔の形成は、マスク合わせや
エツチングにより拡散領域の形成位置に設計値からのず
れが生じる。

第５図では、上下分離領域り５）の上側拡散領域（１１
）の拡散深さおよびベース領域（７）の拡散深さを、夫
々４μｍおよび１μｍとしたと、横方向へ夫々同郡度広
がる。またマスク合わせやエツチングによって第５図の
破線の如く、左側にずれてベース領域（７）が形成され
る事がある。もちろん右及び紙面に対して垂直方向にず
れても同様な事がいえる。この事を考えて、実際は矢印
で示した幅（約２μｍ）の余裕を設けている。従って両
側で４μｍの余裕を、集積化されるトランジスタの夫々
に設定するため、集積度の向上の障害となっていた。

り二）課題を解決するための手段本発明は前述の課題に鑑みてなされ、エピタキシャル層
（２４）表面の予定の分離領域（２７）と素子領域との
間に厚いシリコン酸化膜（２６）を形成する工程と、前
記厚いシリコン酸化膜（２６）を使用し、前記エピタキ
シャル層＜２４〉内に分離領域（２７）を形成する工程
と、前記厚いシリコン酸化膜（２６）を使用し、前記素
子領域内にベース領域（２９）を形成する工程とを備え
ることで解決するものである。

（＊）作用エピタキシャル層（２４）表面に約７０００人の厚いシ
リコン酸化膜を形成し、この膜を拡散マスクとして使用
している。一端、この厚いシリコン酸化膜（２６）を予
定の分離領域＜２７）と素子領域間に形成することによ
って、その後のブロッキングマスクの形成精度はラフで
良く、ベース領域（２９）を形成するためのブロッキン
グマスクの開口部は広がる方向へずれても拵度良く形成
できる。

例えば、第１図Ｅの如く、ブロッキングマスク〈２８）
の開口部がベース領域より広がって形成されても、実際
は拡散マスクである７０００人の厚いシリコン酸化膜（
２６〉の端部でベース領域（２９）が決定できる。従っ
て従来設定していたベース領域（２９）のずれによる余
裕を設ける必要がなくなり、大幅に集積度を向上させる
ことができる。

〈へ）実施例以下に本発明の第１の実施例である半導体集積回路の製
造方法を詳述する。先ず第１図Ａの如く、不純物濃度が
１０　”ａｔｏｍ／ｃｍ”程度のＰ型シリコン半導体基
板（２１）の表面に熱酸化膜を形成した後、Ｎ＋型の埋
込み層（２２）の形成予定領域を蝕刻した後、この開口
部を介してＮ型の不純物であるアンチモンやヒ素をドー
プする。続いてＰ０型の上下分離領域の下側拡散層（２
３）の形成予定領域上の熱酸化膜を開口し、この開口部
を介してＰ型の不純物であるボロンをドープする。

次に第１図Ｂの如く、前記半導体基板＜２１）上の熱酸
化膜を全て除去してから前記半導体基板（２１）上に周
知の気相成長法によって比抵抗１〜５Ω・国のＮ型のエ
ピタキシヤル！（２４）を約３μｍ〜８μｍの厚さで形
成する。この時は、先にドープした不純物は普通に拡散
がおこなわれている。

次に、温度約１０００℃、１時間の熱酸化によって、前
記エピタキシャル層（２４）表面に、約６００人の熱酸
化膜を形成した後、この半導体基板全体を約１２００℃
で熱処理して、先にドープした不純物を再拡散する。従
って前記下側拡散領域（２３）は、前記エピタキシャル
層（２４）の半分以上まで上方拡散される。また本工程
によってエピタキシャル層＜２４）表面の熱酸化膜は約
７０００人の厚さまで成長をし、この熱酸化膜は、後述
の厚いシ」フン酸化膜（以下拡散マスクと言う、）とな
る、ただし、前記熱酸化膜を全て除去し、例えばシリコ
ン窒化膜等を拡散マスクとしても良いし、ＣＶＤ法でシ
リコン酸化膜を形成しても良い。

続いて第１図Ｃの如く、上下分離領域の上側拡散領域（
２５）と素子領域に対応する拡散マスク（２６）をドラ
イエツチングし、分離領域〈２７〉と素子領域間に拡散
マスクク２６）を形成する。この後、エピタキシャル層
（２４）の露出している領域をダミー酸化して、約６０
０人のダミー酸化膜（２６’）を形成する。このダミー
酸化膜（２６’）は、後のイオン注入工程によるエピタ
キシャル層（２４）のダメージを減少し、また注入され
るイオンをランダムに分散して均一に注入するために用
いる。参考までにこの工程における平面図を第６図に示
す０点でハツチングした所が拡散マスク（２６）であり
、斜線でハツチングした領域がダミー酸化膜（２７）で
ある、また破線でエミッタ領域とコレクタコンタクト領
域の形成予定位置を示す。

続いて第１図りの如く、注入イオンのブロックが可能な
レジスト膜、いわゆるブロッキングマスク（２８）を全
面に被覆した後、前記上側拡散領域（２５）に対応する
ブロッキングマスク（２８）を除去し、Ｐ型の不純物で
あるボロンをドーズ量１０１０１４Ｃ、加速電圧４０Ｋ
ｅＶの条件で注入し、上側拡散領域（２５〉を形成する
。

本工程では、図の如くブロッキングマスク（２８）の開
口部を拡散マスク（２６）の開口部より大きく形成して
も、前記拡散マスク（２６）の開口部と前記上側拡散領
域（２５）の形成位置が一致することを示している。

その後、前記ブロッキングマスク（２８）の除去、アッ
シングを経て、温度約１０００℃で１時間の熱処理を非
酸化性雰囲気内でおこない、前記上側拡散領域（２５）
を下側拡散領域（２３）へ到達させる。

続いて、第１図Ｅの如く、ブロッキングマスク（２８）
を全面に被覆し直し、少なくともベース領域〈２９）に
対応するブロッキングマスク（２８）を除去する。その
後、ドーズ量Ｉ　Ｑ　”ａｍ−’、加速電圧４０ＫｅＶ
の注入条件でボロンをイオン注入し、ベース領域（２９
）を形成する。

前工程と同様に、ブロッキングマスク（２８）の開口部
を拡散マスク（２６）の開口部より大きくしても、前記
拡散マスク（２６）の開口部とベース領域（２９）の形
成位置が一致している。ここでは上側拡散領域（２５）
に対応するブロッキングマスク（２８）も開口し、ベー
ス領域（２９）のイオン注入と同時に再度注入をしても
良い。

一方、本工程は前工程のブロッキングマスク（２８）を
全て除去し、第１図Ｃの酸化膜の状態でイオン注入をし
ても良い、この場合も、ベース領域（２９）の形成位置
が拡散マスク（２６）の開口部と一致している。

本工程は本発明の特徴となる工程であり、拡散マスク＜
２６）によってベース領域り２９）の形成位置が決定さ
れる点にある。

第１図Ｅに於いて、ベース領域（２９）を形成する場合
、ブロッキングマスク（２８）の開口部が本来のベース
領域の形成位置よりラフに広がっていても、拡散マスク
（２６）によって形成位置が決定できるので、第５図の
従来例で示した如く、ベース領域（２９）の形成位置の
ずれは生じない、従って従来分離領域〈２７）とベース
領域（２９）間に設けられたずれによる余裕が不要とな
るので、集積密度の向上、半導体チップの縮ノド化が実
現できる。

従って第１図Ｃの工程で、一端、拡散マスク（２６）に
分離領域＜２７）とベース領域（２９）の開口部を精度
良く形成しておくだけで、この後の分離領域（２７）と
ベース領域（２９）の形成に際して、従来例で示したマ
スク合わせやエツチングによるずれを考えることなく、
マスク合わせやエツチングは形成予定位置より広げるだ
けで精度的にラフですむ、また前記余裕は、ベース領域
＜２９）の周辺に渡り不要となるので、平面的に考えれ
ばベース領域〈２９）の縦および横方向が不要となる。

更に、第１図Ｆの如＜、Ｎ＋型のエミッタ領域（３０）
とＮ１型のコレクタコンタクト領域（３１）をイオン注
入によって形成する。

本工程ではエピタキシャル層（２４）表面に形成される
５ｉ０＊膜は、第１図Ｃの状態と実質的には同じである
。従って厚い方は約７０００人、薄い方は約６００人で
ある。この状態でコンタクト孔となるイオン注入孔をエ
ツチングするとエミッタ領域（３０）上のＳｉｎ、膜は
、コレクタコンタクト領域り３１）上のＳｉｎ、膜より
薄いため、コレクタコンタクト領域（３１〉に設けられ
たイオン注入孔が完全に開くまでには、エミッタ領域（
３０）のエピタキシャル層く２４）がエツチングされて
しまう。

そのために、ブロッキングマスク（２８）を除去したら
、エミッタ領域（３０）を含むベース領域（２９）がエ
ツチングされない程度まで、エピタキシャル層（２４）
上の５１０ｍ膜をエツチングし、その後全面にノンドー
プのＳｉｎ、膜を２０００人、リンドープのＳｉＯ３膜
を３０００人積層Ｕ３第１図Ｆの如く全面の膜厚差があ
まり生じないように形成する。

その後で、ベース領域（２９）を拡散させるために熱処
理をする。

その後、ドライエツチングによってエミッタ領域（３０
）、ベースコンタクト領域（３２）およびコレクタコン
タクト領域（３１）に対応するＳｉカ膜（３３）を除去
する。そして全面にブロッキングマスク（２８）を被覆
し、エミッタ領域（３０）とコレクタコンタクト領域（
３１）に対応するブロッキングマスク（２８）を除去し
、この開口部を介してＮ型の不純物であるヒ素をドーズ
ｔｌ　Ｑ　１８ｃｍ−”前後、加速電圧８０Ｋｅｖ程度
の条件で注入する。

然るのち、ブロッキングマスク（２８）を除去し、非酸
化性雰囲気内で１０００℃１時間の熱処理を施して拡散
し、その後エピタキシャル層（２４）の露出しているエ
ミッタ領域（３０）、ベースコンタクト領域（３２）お
よびコレクタコンタクト領域（３１）表面をライトエツ
チングし、夫々にアルミニウムの蒸着により、第１図Ｇ
の如く電極を形成する。

また必要に応じては、第２層目の絶縁膜例えばポリイミ
ド樹脂やＣＶＤ法によるＳ　ｉ　Ｏｎ膜等を被覆し、第
２層目に電極を形成しても良い。

以上の工程で本発明の製造方法は終了する。また本製造
方法は次のようにしても良い、実質的には前述の製造方
法と同じであるので詳細な説明は省略する。

先ず第１図Ａの如く、Ｐ型の半導体基板（２１）上に、
埋込み層（２２）と下側拡散領域（２３）の不純物をド
ープする工程がある。

次に第１図Ｂの如く、半導体基板（２１）上にＮ型のエ
ピタキシャル層（２４）を形成する工程がある。

次に第１図Ｃの如く、前記エピタキシャル層（２４）表
面に拡散マスクとなる厚いシリコン酸化膜（２６）を形
成し、上側拡散領域（２５）と素子領域に対応する拡散
マスク（２６）を除去し、エピタキシャル層＜２４〉の
露出している領域にダミー酸化膜（２６’）を形成する
工程がある０以上は第１の実施例と同じである。

続いて第３図の如く、前記拡散マスクを使用し上側拡散
領域（２５）とベース領域（２９）となる領域に同時に
イオン注入して、形成する工程がある。

ここで本工程は、前述した第１の実施例の製造方法の特
徴に加え、上側拡散領域（２５）とベース領域（２９）
と同時に形成するために、工程数が削減できる特徴を有
する。

更に第１図Ｆの如く、エミッタ領域（３０）とコレクタ
コンタクト領域（３１）を形成する工程がある。

（以下の工程は第１の実施例と同じである。）最後に第
１図Ｇの如く、電極を形成する工程がある。

次に第２の実施例を説明する。実質的には第１図と同じ
であるので詳細な説明は省略する。

先ず第２図Ａの如く、Ｐ型の半導体基板（５１）上に熱
酸化膜を形成し、この熱酸化膜の開口部を介して埋込み
層（５２）の予定領域に不純物をドープし、その後熱酸
化膜の開口部を介して下側拡散領域（５３）の予定領域
に不純物をドープする。

次に第２図Ｂの如く、前記半導体基板（５１）上にエピ
タキシャル層（５４）を形成し、このエピタキシャル層
（５４）表面に熱酸化膜を形成した後で、先にドープし
た不純物を再拡散する。（以上は第１の実施例と同じで
ある。）続いて第２図Ｃの如く、前工程の再拡散によって形成さ
れた約７０００人の拡散マスク（５５）をエツチングし
て、予定の分離領域（５６）と素子領域間に拡散マスク
（５５）を形成し、同時にコレクタコンタクト領域（５
７）の周囲にこの拡散マスク（５５）を形成する。従っ
て本工程に於いて、上側拡散領域（５８）、ベース領域
（５９）およびコレクタコンタクト領域（５７）に対応
する拡散マスク（５５）が除去される。更にほこの除去
領域にダミー酸化膜（６０）を形成する。

参考までに、この工程における平面図を第７図に示す０
点でハツチングした領域が拡散マスク（５５）であり、
斜線でハツチングした領域がダミー酸化膜（６０）であ
る、また破線でエミッタ領域とコレクタコンタクト領域
の形成予定領域を示す。

本工程は本発明の特徴とした所であり、後の工程でベー
ス領域（５９）もコレクタコンタクト領域（５７）の形
成位置も前記拡散マスク（５５）の開口部で決定される
ところに特徴を有する。

続いて第２図りの如く、上側拡散領域（５８）に対応す
る領域を除いてブロッキングマスク（６１）を形成し、
ボロンをイオン注入して上側拡散領域（５８）を形成す
る。

続いて第２図Ｅの如く、素子領域以外にブロッキングマ
スク（６１）を形成し、ボロンをイオン注入してベース
領域（５９）を形成する。

更に第２図Ｆの如く、ブロッキングマスク（６１）を形
成し直しヒ素をイオン注入してエミッタ領域（６２）と
コレクタコンタクト領域〈５７）を形成する。

その後ＣＶＤ法によるＳｉｇｎ膜を形成し、熱拡散をし
た後、コンタクトホトエツチングをする。

最後に、第２図Ｇの如く、電極を形成する工程がある。

以上で本発明の第２の実施例の説明は終了する。またこ
の製造方法は次のようにしても良い。

実質的には前述の方法と同じであるので詳細な説明は省
略する。

次に第２図Ｂの如く、前記半導体基板（５１）上にエピ
タキシャル層（５４）を形成し、このエピタキシャル層
（５４）表面に熱酸化膜を形成した後で、先にドープし
た不純物を再拡散する。（以上は第１の実施例と同じで
ある。）続いて第２図Ｃの如く、前工程の再拡散にょうて形成さ
れた約７０００人の拡散マスク（５５）をエツチングし
て、予定の分離領域（５６）と素子領域間に拡散マスク
（５５）を形成し、同時にコレクタコンタクト領域（５
７）の周囲にこの拡散マスク＜５５）を形成する。従っ
て本工程に於いて、上側拡散領域（５ｇ）、ベース領域
＜５９）およびコレクタコンタクト領域（５７）に対応
する拡散マスク（５５）が除去される。更にほこの除去
領域にダミー酸化膜（６０）を形成する。

続いて第４図の如く、コレクタコンタクト領域（５７）
をブロッキングマスク（６１）で被覆し、上側拡散領域
〈５８）とベース領域（５９）に同時にイオン注入して
形成する工程がある。

本工程によって上側拡散領域（５８）とベース領域（５
９）を同時にできるので工程数を削減できる。

更に第２図Ｆの如く、ブロッキングマスク（６１）を形
成し直しヒ素をイオン注入してエミッタ領域（６２）と
コレクタコンタクト領域（５７）を形成する。

その後ＣＶＤ法によるＳ　ｉ　Ｏ，膜を形成し、熱拡散
をした後、コンタクトホトエツチングをする。

最後に、第２図Ｇの如く、電極を形成する工程がある。

（ト）発明の効果以上の発明からも明らかな如く、予定の分離領域と予定
の素子領域間に厚いシリコン酸化膜を形成するためのホ
トエツチング工程を精度良く一端形成し、このシリコン
酸化膜を拡散マスクとして使用して順次分離領域、ベー
ス領域を形成すると、ベース領域の形成位置が決定でき
る。従ってラフに形成したときのブロッキングマスクの
ずれやエツチング時間等によってベース領域の形成位置
がずれないので、従来ベース領域と分離領域間に設けて
いた余裕が夫々のトランジスタに於いて不要となり、更
には多数トランジスタが集積されている半導体集積回路
では大幅にチップサイズを縮小でき、また集積度を向上
することができる。

また分離領域とベース領域は同じ導電型であるので、予
定の分離領域と予定の素子領域間に拡散マスクを形成し
た後、分離領域とベース領域を同時に形成できる。従っ
て工程数を削減できるので、歩留りを向上することがで
きる。

また拡散マスクを形成する工程に於いて、予定のコレク
タコンタクト領域の周囲に拡散マスクを設けることで、
ベース領域と同様にコレクタコンタクト領域の形成位置
も決定できる。

更には、拡散マスクをシリコン酸化膜によって形成する
場合、エピタキシャル層形成後の下側拡散層を再拡散す
る工程を利用してこの拡散マスクを形成できる。そのた
め拡散マスクの形成工程を新たに必要としない。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｇは本発明の第１の実施例である半
導体集積回路の製造方法を示す断面図、第２図Ａ乃至第
２図Ｇは本発明の第２の実施例である半導体集積回路の
製造方法を示す断面図、第３図は第１の実施例に適用し
た別の工程を示す断面図、第４図は第２の実施例に適用
した別の工程を示す断面図、第５図は従来の半導体集積
回路を示す断面図、第６図は第１図Ｃの工程に対応した
平面図、第７図は第２図Ｃの工程に対応した平面図であ
る。

Claims

【特許請求の範囲】

（１）エピタキシャル層表面の予定の分離領域とエミッ
タ領域、ベース領域およびコレクタコンタクト領域を有
した予定の素子領域における少なくともベース領域との
間に厚いシリコン酸化膜を形成する工程と、前記厚いシリコン酸化膜を使用し、前記エピタキシャル
層内に分離領域を形成する工程と、前記厚いシリコン酸
化膜をマスクとして使用し、前記素子領域内にベース領
域を形成する工程とを備えることを特徴とした半導体集
積回路の製造方法。
（２）エピタキシャル層表面の予定の分離領域とエミッ
タ領域、ベース領域およびコレクタコンタクト領域を有
した予定の素子領域における少なくともベース領域との
間に厚いシリコン酸化膜を形成する工程と、前記厚いシリコン酸化膜をマスクとして使用し、分離領
域とベース領域を同時に形成することを特徴とした半導
体集積回路の製造方法。
（３）前記厚いシリコン酸化膜を形成する工程に於いて
、前記エピタキシャル層表面へ露出する予定のコレクタ
コンタクト領域の周囲にも厚いシリコン酸化膜を形成す
ることを特徴とした請求項第１項または第２項記載の半
導体集積回路の製造方法。
（４）一導電型の半導体基板上に一導電型の上下分離領
域に於ける予定の下側拡散領域の不純物と逆導電型の予
定の埋込み領域の不純物を付着する工程と、前記半導体基板上へ逆導電型のエピタキシャル層を積層
する工程と、前記エピタキシャル層表面の予定の分離領域とエミッタ
領域、ベース領域およびコレクタコンタクト領域を有し
た予定の素子領域における少なくともベース領域との間
に厚いシリコン酸化膜を被覆する工程と、少なくとも前記ベース領域上にブロッキングマスクを被
覆し、前記厚いシリコン酸化膜をマスクとして使用して
前記エピタキシャル層内に前記上下分離領域の上側拡散
領域を形成する工程と、前記厚いシリコン酸化膜を使用
して前記素子領域内にベース領域を形成する工程と、前記ブロッキングマスクを被覆し直し、このブロッキン
グマスクの開孔部を介して前記エミッタ領域とコレクタ
コンタクト領域とを形成する工程とを有することを特徴
とした半導体集積回路の製造方法。
（５）一導電型の半導体基板上に一導電型の上下分離領
域に於ける下側拡散領域の不純物と逆導電型の予定の埋
込み領域の不純物を付着する工程と、前記半導体基板上へ逆導電型のエピタキシャル層を積層
する工程と、前記エピタキシャル層表面の予定の分離領域とエミッタ
領域、ベース領域およびコレクタコンタクト領域を有し
た素子領域における少なくともベース領域間に厚いシリ
コン酸化膜を被覆する工程と、この厚いシリコン酸化膜をマスクとして使用して、前記
エピタキシャル層内に上下分離領域の上側拡散領域とベ
ース領域を同時に形成する工程と、前記エピタキシャル層上にブロッキングマスクを被覆し
、このブロッキングマスクの開口部を介してエミッタ領
域とコレクタコンタクト領域を形成する工程とを有する
ことを特徴とした半導体集積回路の製造方法。
（６）前記厚いシリコン酸化膜を形成する工程に於いて
、前記エピタキシャル層表面へ露出する予定のコレクタ
コンタクト領域の周囲にも厚いシリコン酸化膜を設ける
ことを特徴とした請求項第４項または第５項記載の半導
体集積回路の製造方法。