JPH02164027A - 集積ｍｉｓｆｅｔ構造中の自己整列金属―半導体コンタクトの形成方法 - Google Patents

集積ｍｉｓｆｅｔ構造中の自己整列金属―半導体コンタクトの形成方法

Info

Publication number
JPH02164027A
JPH02164027A JP1274760A JP27476089A JPH02164027A JP H02164027 A JPH02164027 A JP H02164027A JP 1274760 A JP1274760 A JP 1274760A JP 27476089 A JP27476089 A JP 27476089A JP H02164027 A JPH02164027 A JP H02164027A
Authority
JP
Japan
Prior art keywords
layer
insulating
gate lines
oxidation
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1274760A
Other languages
English (en)
Inventor
Pier L Crotti
ピエール　ルイジ　クロッティ
Nadia Iazzi
ナディア　イアツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH02164027A publication Critical patent/JPH02164027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路中により詳細には集積されたＭＩＳ
ＦＥＴ構造中に自己整列金属−半導体オームコンタクト
を形成する方法に関する。
（従来技術とその問題点） ＭＩＳＦＥＴ構造（あるいはより一般的にＭＯＳトラン
ジスタ）のドレーン（及びソース）を集積回路のそれぞ
れの金属トラックに電気的に接続する問題は、これらの
集積構造のサイズの減少とともにその重要性が増加して
いる。
デイメンジョンが小さくなると、マスキングレジストを
通る微小なウィンドーの限定及びマスクの正確な配列に
関する食刻の困難性、及び絶縁層の厚さ方向の微小なホ
ール内に付着した金属の良好なステップカバレジの保証
に関するプロセス的な困難性は増加する。
最近、これらの技術的問題を解決するために、そしてＶ
ＬＳ　Ｉ及びＵＬＳＩ集積デバイスの製造のために必要
なサブミクロンサイズのコンタクトを形成するための幾
つかの新しい技術：つまり金属による良好なステップカ
バレジをより容易に達成するためにホールにテーパーを
付けるための改良された技術、金属プラグによりホール
を予備充填するための特別な技術をしばしば伴う１マイ
クロメートルより小さいデイメンジョンを有するエリア
の区画を促進するための改良された食刻技術が、提案さ
れている。
−ａに既知技術の明確な欠点は、コンタクトのマスキン
グが十分な正確性のレベルを必要とする高度に重要なス
テップのままであるという事実により表される。
（発明の目的及び概要） 本発明の主目的は、ＭＩＳＦＥＴタイプ集積構造の実質
的に自己整列金属−半導体コンタクトを形成するための
新規な方法を提供することである。
基本的に本発明の新規なプロセスは、製造されているウ
ェファの表面上に前もって形成されたゲートラインを絶
縁するための絶縁酸化物の絶縁層の厚さを故意に異なら
せることを特徴とし、これにより２個の隣接する平行な
ゲートライン間に制限されコンタクトが形成される下方
に位置する半導体基板のエリアと一致する絶縁層の谷部
の底部上における絶縁層の厚さは、前記ゲートラインの
上端と一致するそのクレスト上の同じ絶縁層の厚さより
故意に薄くされる。この時点で、重要でないマスキング
操作は形成される実質的に自己整列的であるコンタクト
の「長さ」を限定するためには十分であり、かつ谷部自
身が隣接する平行なゲートライン（つまり平行なりレス
ト）間で自己整列的になっている層の谷部の底部（意図
的に比較的薄＜シである）を通して下方に位置する半導
体基板の表面が露出するまで絶縁物質層はエツチングさ
れる。
コンタクトのエリアを写真食刻的に限定する従来技術に
対して、本発明は現在のところコンタクトサイズの減少
に対する限界を構成する重要な写真食刻的操作に関する
問題点を除去することを許容する。
ミクロン的及びサブミクロン的な形態を形成するための
自己整列技術に顕著に固有であるように、本発明の新規
なプロセスは、従来の「コンタクト」マスクの重要な整
列許容要件を解決するため、ＭＩＳＦＦ、Ｔタイプ構造
の集積度を増加させる技術的条件を提供する。
（図面の簡単な説明） 本発明のこれらの及び他の態様及び利点は添付図面を参
照しながら行う好ましい実施例の引き続く説明を通して
明らかになるであろう。
第１図から第９図は、本発明の実施例の本質的ステップ
の順序を示すものである。
（好ましい実施例の説明） 製造されているＭＩＳＦＥＴ構造を含むデバイス（ウェ
ファ）の概略部分断面図が一連の図面中に示されている
。
典型的には通常シリコンである単結晶半導体基板１の表
面上に、導電性で平行なゲートラインあるいは第１のレ
ベルの金属トラックが形成される。
一般にこの第１のレベルの金属又はゲートラインは、電
気伝導性を高めるために強くドープされた多結晶シリコ
ンで形成され、かつ不純物を含まずスチームを含む雰囲
気中でシリコン表面を熱的に酸化して得られる酸化シリ
コンにより一般に形成されている絶縁層４により前記シ
リコン基板１から絶縁されている。前記第１のレベルの
金属トランク又はゲートラインには、絶縁性物質から成
りテーパーを有する横方向のスペーサ５及び６が設けら
れ、一般にこの絶縁性物質は蒸気相から化学蒸着され続
いて多結晶シリコンのゲートライン２及び３の側面に沿
ってこのようなテーパーが残るような好適な手法でプラ
ズマエツチングされた酸化シリコンから成っている。
このタイプの集積デバイスの標準的な製造プロセスのこ
の時点におけるコンタクトを形成するための本実施例の
プロセスは次のステップを含んで成っている。
（ａｌ　　第１図に示すように、製造されているウェフ
ァの全表面上に好ましくは１０００から３０００人の厚
さを有し、低温化学蒸着により付着された好ましくは酸
化シリコンである第１の絶縁酸化物の層７を適合するよ
う付着させる。
（ｂ）　　実質的に前記第１の層７の絶縁酸化物に類似
する絶縁酸化物に熱酸化により変換できる多結晶前駆金
属性物質の第２の層８を適合するよう付着させる。ここ
で類似する酸化物への変換とは、前記前駆半導体物質を
下方に位置する第１の層７を構成する酸化物と結晶学的
に同形の実質的な絶縁酸化物に変換することを意図する
。好ましくはこのような多結晶シリコン前駆物質は、第
２図に示すように好ましくは１０００から３０００人の
厚さを有し化学蒸着により付着された多結晶シリコンで
ある。
（Ｃ）　　第３図に示すように、好ましくは３００から
６００人の厚さを有し低圧化学蒸着により付着された耐
酸化性物質好ましくは窒化シリコンの第３の層９を適合
するよう付着させる。
ｆｄ）　　プラナリゼーション物質例えば酸化シリコン
のスパン−オン−グラス（ＳＯＧ）Ｎ１０を付着させる
。第４図に示すように、谷部の底部上の５ＯＧ１ｉ１０
の厚さは実際には約６０００人であり、一方ピークにお
ける同じＳＯＣ＠の厚さは約２０００から３０００人で
ある。
（ｅ）　　第５図及び第６図に順に図示した通り、前記
プラナリゼーション物’ｉｔ　（ＳＯＧ）１０及び続い
て露出した窒化シリコン層９の「ブランケット」エツチ
ングを行う。このエツチングは、当業者に周知な技術に
従ってプラズマ中又はＲＩＥプラズマ中で行うことがで
きる。耐酸化性物質（窒化物）９及びプラナリゼーショ
ン物質（ＳＯＧ）１０の残部は２個の隣接するゲートラ
イン２及び３間の適合するよう付着されたＮ７及び８の
谷部の底部上に残る。次いで第６図及び第７図に示すよ
うに、プラナリゼーション物ｆ　（ＳＯＧ）１０の残部
は選択的に除去されて、前記谷部を被覆する窒化物９の
残部のみが残る。
（ｆｌ　　残りの窒化物層９によりマスクされずに酸化
性雰囲気に露出されたエリア内の多結晶シリコン層８が
、前に形成された下方に位置する絶縁酸化物層７に実質
的に類似する絶縁酸化物層８°に変換されるまで、前記
シリコン層８を熱的に酸化する。第７図に示すように、
多結晶シリコン８が残りのマスキング窒化シリコンＮ９
により酸化から保護されている谷部の内部のゾーンを除
いて、前記多結晶シリコン８はシリコンの酸化物８“へ
変換される。
（ｇｌ　　窒化物９の残部と谷部の底部に残った多結晶
シリコン８をそれらが完全に除去されるまでプラズマエ
ツチングを行って、絶縁酸化物層の厚さが実質的に変化
せず、かつウェファのフロントに当初適合するよう付着
された絶縁酸化物７層の厚さに等しい隣接するゲートラ
イン間の谷部の底部を除いて、その厚さが第１の適合す
るよう付着された層７の厚さと多結晶シリコンの当初付
着されたＮ８を熱的に変換して得られる変換酸化物層８
の厚さの合計に実質的に対応するものである絶縁酸化物
層により望ましくは被覆されている、製造されているウ
ェファのフロントを残すようにする。
（ｈｌ　　第９図に示すように、２個の隣接するゲート
ライン間のコンタクトエリアＡｃ内の下方に位置する単
結晶シリコン１が露出するまで、絶縁酸化物層のＲＩＥ
又はプラズマエツチングを行う。
一般に、コンタクトが絶縁Ｎ（第８図の７＋８’）の谷
部の底部に沿って形成されなければならないエリアを限
定するために重要でないマスクが使用することができ、
前記絶縁層の底部の厚さは好適なことに薄くなっており
、従って絶縁層のエツチングにより容易に「開口」する
ことができる。換言すると、重要でないマスクは、２個
の隣接するゲートライン間の活性エリア内のシリコン基
板上のコンタクトエリアの「長さ」を限定するためにの
み機能することができる。
従ってコンタクトの「開口」は隣接するゲートライン２
及び３に対して実質的に自己整列的であり、開口はスパ
ッタリングにより通常の通り付着される第２のレベルの
金属によりコンタクトホールの正確な充填に有利なテー
パーを有する形態となる。
【図面の簡単な説明】
第１図、第２図、第３図、第４図、第５図、第６図、第
７図、第８図及び第９図は、それぞれ本発明の実施例の
本質的ステップの順に示すものである。 ・基板　　２．３・ ・絶縁層　５．６・ ・第１絶縁層　８・ ・・絶縁酸化物層 ・プラナリゼーショ ・・ゲートライン ・・スペーサ ・・第２層 ９・・・窒化物層 ン物質層

Claims (1)

    【特許請求の範囲】
  1. （１）テーパーを有し絶縁物質から成る横方向のスペー
    サが設けられた第１の金属性物質の平行なゲートライン
    が存在し、単結晶半導体コンタクトが２個の隣接する平
    行なゲートライン間のエリアに形成され、かつ製造プロ
    セスのフェーズ間に製造されている単結晶半導体物質ウ
    エファの表面形態を決定する集積ＭＩＳＦＥＴ構造の金
    属−半導体コンタクトを自己整列的に形成する方法にお
    いて、 （ａ）その上に前記ゲートラインを有する製造されてい
    るウエファ表面に第１の絶縁酸化物の第１の層を適合す
    るよう付着させ、 （ｂ）前記第１の絶縁酸化物に実質的に類似する酸化物
    に酸化により変換できる前駆多結晶金属性物質の第２の
    層を適合するよう付着させ、 （ｃ）耐酸化性物質の第３の層を適合するよう付着させ
    、 （ｄ）プラナリゼーション物質の層を付着させ、（ｅ）
    前記ゲートラインの上方に位置する前記第２の適合する
    よう付着された前駆金属性物質層のクレストが露出し、
    かつ前記プラナリゼーション物質の残部及び２個の隣接
    するゲートライン間の谷部の底部上の第３の適合するよ
    う付着された耐酸化性物質層の残部が残るまで、前記プ
    ラナリゼーション物質層と前記第３の適合するよう付着
    された耐酸化性物質の層をブランケットエッチングし、 （ｆ）前記プラナリゼーション物質の残部を選択的にエ
    ッチングしてそれを前記谷部から完全に除去し、 （ｇ）前記谷部を被覆する耐酸化性物質の前記第３の適
    合するよう付着された層の前記残部により酸化からマス
    クされていないエリアの前記前駆多結晶金属性物質の全
    厚を前記第１の適合するよう付着された層の前記第１の
    絶縁酸化物に類似する絶縁酸化物へ変換するまで、前記
    前駆多結晶金属性物質を熱的に酸化し、 （ｈ）それぞれ第３の及び第２の適合するよう付着され
    た層の前記耐酸化性物質の残部及び前記前駆金属性物質
    の残部を、該残部が前記谷部から除去されるまで、選択
    的にエッチングし、 （ｉ）前記コンタクトの形成が意図されていないエリア
    をマスキングし、 （ｊ）前記絶縁酸化物層の厚さが、前記谷部の外のよう
    には前記第２の適合するよう付着された前駆金属性層の
    類似する絶縁酸化物への変換により厚さに増加が生じて
    いない前記第１の適合するよう付着された層の厚さに対
    応する前記谷部の底部のマスクされていないゾーン内の
    前記単結晶半導体物質の表面が露出するまで、不均一厚
    さの前記絶縁酸化物層のエッチングを行うことを含んで
    成り、 前記金属−半導体コンタクトの形成が、２個の隣接する
    ゲートライン間の前記谷部の底部に沿った前記絶縁層の
    エッチングされた開口を通して金属を付着することによ
    り完了することを特徴とする方法。
JP1274760A 1988-10-20 1989-10-20 集積ｍｉｓｆｅｔ構造中の自己整列金属―半導体コンタクトの形成方法 Pending JPH02164027A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT8883674A IT1225624B (it) 1988-10-20 1988-10-20 Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
IT83674A/88 1988-10-20

Publications (1)

Publication Number Publication Date
JPH02164027A true JPH02164027A (ja) 1990-06-25

Family

ID=11323765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274760A Pending JPH02164027A (ja) 1988-10-20 1989-10-20 集積ｍｉｓｆｅｔ構造中の自己整列金属―半導体コンタクトの形成方法

Country Status (5)

Country Link
US (1) US4966867A (ja)
EP (1) EP0365492B1 (ja)
JP (1) JPH02164027A (ja)
DE (1) DE68916165T2 (ja)
IT (1) IT1225624B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669193A (ja) * 1991-11-15 1994-03-11 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
KR100451500B1 (ko) * 1998-12-28 2004-12-08 주식회사 하이닉스반도체 반도체소자의제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010129B1 (ko) * 1989-11-30 1992-11-16 현대전자산업 주식회사 콘택홀의 패턴형성방법
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5240872A (en) * 1990-05-02 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
DE69229265T2 (de) * 1991-03-18 1999-09-23 Univ Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
US6953703B2 (en) * 1991-03-18 2005-10-11 The Trustees Of Boston University Method of making a semiconductor device with exposure of sapphire substrate to activated nitrogen
US5633192A (en) * 1991-03-18 1997-05-27 Boston University Method for epitaxially growing gallium nitride layers
US5231043A (en) * 1991-08-21 1993-07-27 Sgs-Thomson Microelectronics, Inc. Contact alignment for integrated circuits
US5250464A (en) * 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
US5302551A (en) * 1992-05-11 1994-04-12 National Semiconductor Corporation Method for planarizing the surface of an integrated circuit over a metal interconnect layer
KR950011986B1 (ko) * 1992-12-16 1995-10-13 현대전자산업주식회사 고집적 반도체 접속장치 제조방법
US5399533A (en) * 1993-12-01 1995-03-21 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback
US5597764A (en) * 1996-07-15 1997-01-28 Vanguard International Semiconductor Corporation Method of contact formation and planarization for semiconductor processes
US5994228A (en) * 1997-04-11 1999-11-30 Vanguard International Semiconductor Corporation Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes
US7777321B2 (en) * 2002-04-22 2010-08-17 Gann Keith D Stacked microelectronic layer and module with three-axis channel T-connects
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US8686002B2 (en) 2005-08-21 2014-04-01 AbbVie Deutschland GmbH & Co. KG Heterocyclic compounds and their use as binding partners for 5-HT5 receptors
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
WO2013032906A1 (en) * 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
US8921136B2 (en) * 2013-01-17 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Self aligned contact formation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057895A (en) * 1976-09-20 1977-11-15 General Electric Company Method of forming sloped members of N-type polycrystalline silicon
US4319954A (en) * 1981-02-27 1982-03-16 Rca Corporation Method of forming polycrystalline silicon lines and vias on a silicon substrate
US4464824A (en) * 1982-08-18 1984-08-14 Ncr Corporation Epitaxial contact fabrication process
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
US4508815A (en) * 1983-11-03 1985-04-02 Mostek Corporation Recessed metallization
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
JPS61260639A (ja) * 1985-05-14 1986-11-18 Sony Corp 半導体装置の製造方法
JPS63248145A (ja) * 1987-04-03 1988-10-14 Seiko Instr & Electronics Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669193A (ja) * 1991-11-15 1994-03-11 American Teleph & Telegr Co <Att> 半導体集積回路の製造方法
KR100451500B1 (ko) * 1998-12-28 2004-12-08 주식회사 하이닉스반도체 반도체소자의제조방법

Also Published As

Publication number Publication date
EP0365492A3 (en) 1992-07-08
US4966867A (en) 1990-10-30
DE68916165T2 (de) 1994-09-22
EP0365492A2 (en) 1990-04-25
IT8883674A0 (it) 1988-10-20
IT1225624B (it) 1990-11-22
DE68916165D1 (de) 1994-07-21
EP0365492B1 (en) 1994-06-15

Similar Documents

Publication Publication Date Title
JPH02164027A (ja) 集積ｍｉｓｆｅｔ構造中の自己整列金属―半導体コンタクトの形成方法
US4735917A (en) Silicon-on-sapphire integrated circuits
US4610078A (en) Method of making high density dielectric isolated gate MOS transistor
JP2776960B2 (ja) 半導体装置の製造方法
US6489234B1 (en) Method of making a semiconductor device
JP3191896B2 (ja) 半導体装置の製造方法
KR950006491B1 (ko) 수직형 박막트랜지스터의 제조방법
JPH03109739A (ja) 薄膜半導体装置の製法
KR960016230B1 (ko) 단차비가 감소된 반도체 소자의 콘택홀 형성방법
KR100230349B1 (ko) 금속배선 콘택형성방법
JP2850865B2 (ja) 半導体装置の製造方法
KR960004087B1 (ko) 자기 정렬된 실리사이드에 의한 콘택트홀 형성 방법
KR0122506B1 (ko) 반도체소자의 콘택홀 제조방법
JP3271090B2 (ja) 半導体装置の製法
JPS62156874A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0834309B2 (ja) Ｍｏｓ型半導体装置の製造方法
KR0172298B1 (ko) 반도체 소자의 평탄화 방법
JPS62114240A (ja) 半導体装置の製造方法
KR930008892B1 (ko) 커패시터 제조방법
KR930008584B1 (ko) 반도체 메모리 셀 제조방법
KR970000220B1 (ko) 디램(dram)셀 커패시터 제조방법
KR20020050423A (ko) 반도체 소자의 캐패시터 제조 방법
JPH08236608A (ja) 半導体装置の製造方法
JPS63119579A (ja) 薄膜トランジスター
JPS6150385B2 (ja)