JP2850865B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2850865B2 JP2850865B2 JP8200704A JP20070496A JP2850865B2 JP 2850865 B2 JP2850865 B2 JP 2850865B2 JP 8200704 A JP8200704 A JP 8200704A JP 20070496 A JP20070496 A JP 20070496A JP 2850865 B2 JP2850865 B2 JP 2850865B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- insulating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にMOSFETを有する半導体集積回路の
コンタクト形成にかかわる製造方法に関する。
法に関し、特にMOSFETを有する半導体集積回路の
コンタクト形成にかかわる製造方法に関する。
【0002】
【従来の技術】電界効果トランジスタ(MOSFET)
の微細化とともに配線層との接続のためのコンタクト孔
も微細化される。MOSFETとコンタクト孔を自己整
合的に形成するための従来の製造方法の例としてシンポ
ジウム・オン・ブイエルエスアイ・テクノロジー,ダイ
ジェスト・オブ・テクニカル・ペーパース(Sympo
sium On VLSI Technology,D
igest of Technical Paper
s)誌、1987年、第93頁〜第94頁にシリコンゲ
ート電極MOSFETの自己整合コンタクト形成方法が
記載されているが、図4(a)に示すようにゲート電極
を形成する多結晶シリコン膜3aの周囲を酸化シリコン
膜5aと厚さ200nmの酸化シリコンでなる絶縁性ス
ペーサ16で囲む。次に、図4(b)に示すように、厚
さ50nmの酸化シリコン膜17、厚さ80nmの窒化
シリコン膜(エッチング阻止膜18)、厚さ200nm
の層間絶縁膜11を化学気相成長法(CVD)で堆積し
た後フォトレジスト膜19をマスクに層間絶縁膜11を
エッチング除去する。この時層間絶縁膜11と窒化シリ
コン膜のエッチング速度の差(選択比)を利用しエッチ
ング阻止膜18は残す。次に、エッチング阻止膜18と
酸化シリコン膜17を順次にエッチング除去することに
より図4(c)に示すようにコンタクト孔12を開孔し
ていた。
の微細化とともに配線層との接続のためのコンタクト孔
も微細化される。MOSFETとコンタクト孔を自己整
合的に形成するための従来の製造方法の例としてシンポ
ジウム・オン・ブイエルエスアイ・テクノロジー,ダイ
ジェスト・オブ・テクニカル・ペーパース(Sympo
sium On VLSI Technology,D
igest of Technical Paper
s)誌、1987年、第93頁〜第94頁にシリコンゲ
ート電極MOSFETの自己整合コンタクト形成方法が
記載されているが、図4(a)に示すようにゲート電極
を形成する多結晶シリコン膜3aの周囲を酸化シリコン
膜5aと厚さ200nmの酸化シリコンでなる絶縁性ス
ペーサ16で囲む。次に、図4(b)に示すように、厚
さ50nmの酸化シリコン膜17、厚さ80nmの窒化
シリコン膜(エッチング阻止膜18)、厚さ200nm
の層間絶縁膜11を化学気相成長法(CVD)で堆積し
た後フォトレジスト膜19をマスクに層間絶縁膜11を
エッチング除去する。この時層間絶縁膜11と窒化シリ
コン膜のエッチング速度の差(選択比)を利用しエッチ
ング阻止膜18は残す。次に、エッチング阻止膜18と
酸化シリコン膜17を順次にエッチング除去することに
より図4(c)に示すようにコンタクト孔12を開孔し
ていた。
【0003】従来のMOSFETの構造でゲート電極の
側面に窒化シリコン膜を形成する例が1989年(平成
元年)、春季、第36回応用物理学界予稿集、第2分
冊、第707頁 2a−ZH−9に記載されている。図
5(a)に示すように、酸化シリコン膜20を介して窒
化シリコン膜でなる絶縁性スペーサ8を設ける方法と図
5(b)に示すようにゲート電極を形成するシリコン膜
3Aa及びシリコン基板表面に直接窒化シリコン膜でな
る絶縁性スペーサ8Aを設ける方法があった。
側面に窒化シリコン膜を形成する例が1989年(平成
元年)、春季、第36回応用物理学界予稿集、第2分
冊、第707頁 2a−ZH−9に記載されている。図
5(a)に示すように、酸化シリコン膜20を介して窒
化シリコン膜でなる絶縁性スペーサ8を設ける方法と図
5(b)に示すようにゲート電極を形成するシリコン膜
3Aa及びシリコン基板表面に直接窒化シリコン膜でな
る絶縁性スペーサ8Aを設ける方法があった。
【0004】
【発明が解決しようとする課題】前述の図4を参照して
説明した自己整合コンタクト形成方法ではコンタクト孔
形成部分とゲート電極とは絶縁性スペーサにより絶縁さ
れるが、ゲート電極の間の距離を短くすると酸化シリコ
ン膜17とエッチング阻止膜18を堆積した時コンタク
ト孔形成部分が窒化シリコン膜で埋まってしまうのでコ
ンタクト孔形成のためのエッチング阻止膜である窒化シ
リコンのエッチングが困難になるという問題点があっ
た。
説明した自己整合コンタクト形成方法ではコンタクト孔
形成部分とゲート電極とは絶縁性スペーサにより絶縁さ
れるが、ゲート電極の間の距離を短くすると酸化シリコ
ン膜17とエッチング阻止膜18を堆積した時コンタク
ト孔形成部分が窒化シリコン膜で埋まってしまうのでコ
ンタクト孔形成のためのエッチング阻止膜である窒化シ
リコンのエッチングが困難になるという問題点があっ
た。
【0005】また、図5(a)を参照して説明したよう
に、ゲート電極の側壁部分を酸化シリコン膜の代りに窒
化シリコン膜を層間絶縁膜をエッチングするときのエッ
チング阻止層として用い、コンタクト孔形成部分とゲー
ト電極を窒化シリコンで絶縁することで前述の問題点を
解決しようとするとホットキャリア効果によるMOSF
ETの劣化が大きいという問題が生ずる。
に、ゲート電極の側壁部分を酸化シリコン膜の代りに窒
化シリコン膜を層間絶縁膜をエッチングするときのエッ
チング阻止層として用い、コンタクト孔形成部分とゲー
ト電極を窒化シリコンで絶縁することで前述の問題点を
解決しようとするとホットキャリア効果によるMOSF
ETの劣化が大きいという問題が生ずる。
【0006】自己整合コンタクトを形成する目的ではな
いが、ポリサイドゲート電極の形成方法において高融点
金属シリサイドの上部及び側壁部を絶縁膜で囲う方法が
ある。例えば、特開昭61−245552号公報に記載
された方法は図6(a)に示すようにSiO2 などの絶
縁膜22をモリブデンシリサイドなどの高融点金属シリ
サイド膜21上に形成してこの2層膜のパターニングを
行う。次に図6(b)に示すように側面部分にSiO2
などの絶縁性スペーサ23を形成した後図6(c)に示
すように多結晶シリコン膜3とゲート酸化膜2を選択的
に除去している。
いが、ポリサイドゲート電極の形成方法において高融点
金属シリサイドの上部及び側壁部を絶縁膜で囲う方法が
ある。例えば、特開昭61−245552号公報に記載
された方法は図6(a)に示すようにSiO2 などの絶
縁膜22をモリブデンシリサイドなどの高融点金属シリ
サイド膜21上に形成してこの2層膜のパターニングを
行う。次に図6(b)に示すように側面部分にSiO2
などの絶縁性スペーサ23を形成した後図6(c)に示
すように多結晶シリコン膜3とゲート酸化膜2を選択的
に除去している。
【0007】絶縁膜22と絶縁性スペーサ23を窒化シ
リコン膜にした方法が特開平7−183513号公報に
記載されている。図7(a)に示すように窒化シリコン
膜24を高融点金属シリサイド膜21上を形成してこの
2層膜の選択的エッチングによりゲート電極のパターニ
ングを行う。次に図7(b)に示すように側壁に窒化シ
リコン膜でなる絶縁性スペーサ25を形成した後図7
(c)に示すように窒化シリコン膜24,25をマスク
に多結晶シリコン膜3のエッチングを行う。その次に熱
処理(熱酸化)を行い、図7(d)に示すように側壁酸
化膜26を形成する。
リコン膜にした方法が特開平7−183513号公報に
記載されている。図7(a)に示すように窒化シリコン
膜24を高融点金属シリサイド膜21上を形成してこの
2層膜の選択的エッチングによりゲート電極のパターニ
ングを行う。次に図7(b)に示すように側壁に窒化シ
リコン膜でなる絶縁性スペーサ25を形成した後図7
(c)に示すように窒化シリコン膜24,25をマスク
に多結晶シリコン膜3のエッチングを行う。その次に熱
処理(熱酸化)を行い、図7(d)に示すように側壁酸
化膜26を形成する。
【0008】従って、図7(d)の状態から層間絶縁膜
を堆積し窒化シリコン膜24と25をコンタクト孔形成
のための層間絶縁膜エッチング時のエッチング阻止膜と
して用いることにより自己整合コンタンクトが形成で
き、コンタクト孔部分とゲート電極の多結晶シリコン膜
との絶縁は側壁酸化膜26によってなされる。また窒化
シリコン膜とシリコン基板とが直接接していないのでホ
ットキャリア効果によるMOSFETの劣化も抑制でき
る。
を堆積し窒化シリコン膜24と25をコンタクト孔形成
のための層間絶縁膜エッチング時のエッチング阻止膜と
して用いることにより自己整合コンタンクトが形成で
き、コンタクト孔部分とゲート電極の多結晶シリコン膜
との絶縁は側壁酸化膜26によってなされる。また窒化
シリコン膜とシリコン基板とが直接接していないのでホ
ットキャリア効果によるMOSFETの劣化も抑制でき
る。
【0009】しかし、窒化シリコン膜(Si3 N4 )の
比誘電率(6〜7程度)は酸化シリコン膜の比誘電率
(3.7〜3.9程度)に比べ大きいのでゲート電極の
寄生容量が大きくなり、MOSFETの動作速度が遅く
なるという欠点がある。
比誘電率(6〜7程度)は酸化シリコン膜の比誘電率
(3.7〜3.9程度)に比べ大きいのでゲート電極の
寄生容量が大きくなり、MOSFETの動作速度が遅く
なるという欠点がある。
【0010】従って、本発明の目的は、ホットキャリア
による特性の劣化及びゲート電極の寄生容量による動作
速度の低下を抑制でき、再現性よく自己整合コンタクト
を形成できる半導体装置の製造方法を提供することにあ
る。
による特性の劣化及びゲート電極の寄生容量による動作
速度の低下を抑制でき、再現性よく自己整合コンタクト
を形成できる半導体装置の製造方法を提供することにあ
る。
【0011】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面にゲート絶縁膜を形成し、
シリコン膜、高融点金属若しくはそのシリサイド膜、酸
化シリコン膜及び第1の窒化シリコン膜を順次に堆積す
る工程と、前記第1の窒化シリコン膜、酸化シリコン膜
及び高融点金属若しくはそのシリサイド膜をパターニン
グして前記シリコン膜を選択的に露出させ、熱酸化を行
なって前記露出したシリコン膜の表面及び高融点金属若
しくはそのシリサイド膜パターンの側面に第1の絶縁膜
を形成し、第2の窒化シリコン膜を全面に堆積し異方性
エッチングを行ない前記第1の窒化シリコン膜パターン
の側面及び高融点金属若しくはそのシリサイド膜パター
ン側面の第1の絶縁膜表面に絶縁性スペーサを形成し、
前記絶縁性スペーサと自己整合的に前記シリコン膜をエ
ッチングしてパターニングし、熱酸化を行なって前記シ
リコン膜パターンの側面に第2の絶縁膜を形成すること
によりゲート電極を形成する工程と、層間絶縁膜を堆積
し、窒化シリコンに対して選択性のあるエッチングを行
なって前記ゲート電極と自己整合するコンタクト孔を設
ける工程とを有するというものである。
造方法は、半導体基板の表面にゲート絶縁膜を形成し、
シリコン膜、高融点金属若しくはそのシリサイド膜、酸
化シリコン膜及び第1の窒化シリコン膜を順次に堆積す
る工程と、前記第1の窒化シリコン膜、酸化シリコン膜
及び高融点金属若しくはそのシリサイド膜をパターニン
グして前記シリコン膜を選択的に露出させ、熱酸化を行
なって前記露出したシリコン膜の表面及び高融点金属若
しくはそのシリサイド膜パターンの側面に第1の絶縁膜
を形成し、第2の窒化シリコン膜を全面に堆積し異方性
エッチングを行ない前記第1の窒化シリコン膜パターン
の側面及び高融点金属若しくはそのシリサイド膜パター
ン側面の第1の絶縁膜表面に絶縁性スペーサを形成し、
前記絶縁性スペーサと自己整合的に前記シリコン膜をエ
ッチングしてパターニングし、熱酸化を行なって前記シ
リコン膜パターンの側面に第2の絶縁膜を形成すること
によりゲート電極を形成する工程と、層間絶縁膜を堆積
し、窒化シリコンに対して選択性のあるエッチングを行
なって前記ゲート電極と自己整合するコンタクト孔を設
ける工程とを有するというものである。
【0012】この場合、酸化シリコン膜及び第1の窒化
シリコン膜の2層膜の代りに、厚さ方向にSiO2 から
Si3 N4 へと組成が変化するSiOx Ny 膜(0≦
x,y≦2)を形成してもよい。
シリコン膜の2層膜の代りに、厚さ方向にSiO2 から
Si3 N4 へと組成が変化するSiOx Ny 膜(0≦
x,y≦2)を形成してもよい。
【0013】ゲート電極上方の窒化シリコン膜と絶縁性
スペーサとが、層間絶縁膜をエッチングするときのエッ
チング阻止膜となり、ゲート電極と自己整合的にコンタ
クト孔を形成できる。又、ゲート電極は窒化シリコン膜
より誘電率の低い酸化シリコン膜を主とする膜で囲うこ
とができる。
スペーサとが、層間絶縁膜をエッチングするときのエッ
チング阻止膜となり、ゲート電極と自己整合的にコンタ
クト孔を形成できる。又、ゲート電極は窒化シリコン膜
より誘電率の低い酸化シリコン膜を主とする膜で囲うこ
とができる。
【0014】
【発明の実施の形態】本発明の第1の実施の形態につい
て図1,2を参照して説明する。まず、図1(a)に示
すようにP型シリコン半導体基板1の表面に厚さ8〜1
5nmのゲート酸化膜2を形成し、CVD法により厚さ
20〜150nmのリンを添加した多結晶もしくは非晶
質のシリコン膜3を形成し、CVD法またはスパッタ法
により厚さ100〜300nmのWSix (2≦x≦
3)膜4を形成し、CVD法により厚さ10〜50nm
の酸化シリコン膜5Aを形成し、CVD法により厚さ3
0〜100nmの窒化シリコン膜6を形成する。次にフ
ォトリソグラフィ技術と異方性ドライエッチングによ
り、図1(b)のように窒化シリコン膜6と酸化シリコ
ン膜5AとWSix 膜4を選択的にエッチングしてゲー
ト電極を形成するための第1次パターニングを行う。続
いて800〜900℃の酸素雰囲気中で熱酸化し図1
(c)に示すように厚さ10〜20nmの第1の絶縁膜
7を形成する。次にCVD法により厚さ50〜150n
mの窒化シリコン膜を堆積した後異方性ドライエッチン
グにより窒化シリコン膜でなる図1(d)に示すように
絶縁性スペーサ8Bを形成し、シリコン膜3上の第1の
絶縁膜7とシリコン膜3を選択的にエッチングしてゲー
ト電極を形成するための第2次パターニングを行う。続
いて800〜950℃でパイロジェニック酸化法による
加湿酸化を行ない図2(a)に示すように厚さ30〜1
00nmの第2の絶縁膜9を形成する。続いてリンイオ
ンをエネルギー30〜50keV、ドーズ量1×1013
〜1×1016cm-2の条件で注入する。N+ 型ソース・
ドレイン領域10を形成するためである。次に図2
(b)に示すようにBPSGからなる層間絶縁膜11を
堆積する。次にフォトリソグラフィ技術と例えばCHF
3 ガスを使用した異方性ドライエッチングにより、図2
(c)に示すように窒化シリコン膜6aと絶縁性スペー
サ8Bに対して選択的に層間絶縁膜11をエッチングし
てコンタクト孔12をゲート電極と自己整合的に形成す
る。次にリンを添加した多結晶シリコン膜やタングステ
ン膜などを堆積しパターニングして、図2(d)に示す
ように、配線層13を形成する。
て図1,2を参照して説明する。まず、図1(a)に示
すようにP型シリコン半導体基板1の表面に厚さ8〜1
5nmのゲート酸化膜2を形成し、CVD法により厚さ
20〜150nmのリンを添加した多結晶もしくは非晶
質のシリコン膜3を形成し、CVD法またはスパッタ法
により厚さ100〜300nmのWSix (2≦x≦
3)膜4を形成し、CVD法により厚さ10〜50nm
の酸化シリコン膜5Aを形成し、CVD法により厚さ3
0〜100nmの窒化シリコン膜6を形成する。次にフ
ォトリソグラフィ技術と異方性ドライエッチングによ
り、図1(b)のように窒化シリコン膜6と酸化シリコ
ン膜5AとWSix 膜4を選択的にエッチングしてゲー
ト電極を形成するための第1次パターニングを行う。続
いて800〜900℃の酸素雰囲気中で熱酸化し図1
(c)に示すように厚さ10〜20nmの第1の絶縁膜
7を形成する。次にCVD法により厚さ50〜150n
mの窒化シリコン膜を堆積した後異方性ドライエッチン
グにより窒化シリコン膜でなる図1(d)に示すように
絶縁性スペーサ8Bを形成し、シリコン膜3上の第1の
絶縁膜7とシリコン膜3を選択的にエッチングしてゲー
ト電極を形成するための第2次パターニングを行う。続
いて800〜950℃でパイロジェニック酸化法による
加湿酸化を行ない図2(a)に示すように厚さ30〜1
00nmの第2の絶縁膜9を形成する。続いてリンイオ
ンをエネルギー30〜50keV、ドーズ量1×1013
〜1×1016cm-2の条件で注入する。N+ 型ソース・
ドレイン領域10を形成するためである。次に図2
(b)に示すようにBPSGからなる層間絶縁膜11を
堆積する。次にフォトリソグラフィ技術と例えばCHF
3 ガスを使用した異方性ドライエッチングにより、図2
(c)に示すように窒化シリコン膜6aと絶縁性スペー
サ8Bに対して選択的に層間絶縁膜11をエッチングし
てコンタクト孔12をゲート電極と自己整合的に形成す
る。次にリンを添加した多結晶シリコン膜やタングステ
ン膜などを堆積しパターニングして、図2(d)に示す
ように、配線層13を形成する。
【0015】窒化シリコン膜6aと8B(絶縁性スペー
サ)が、層間絶縁膜11をエッチングするときのエッチ
ング阻止膜となるので、ゲート電極(シリコン膜3bと
WSix膜4bとの積層膜)と自己整合的にコンタクト
孔12を形成できる。図4を参照して説明した従来例の
ように絶縁性スペーサを形成したのちに酸化シリコン膜
17、エッチング素子膜18を堆積しないでよいので、
コンタクト孔形成部分に窒化シリコン膜で埋まってしま
いコンタクト孔の形成が困難となるという問題点は解決
される。
サ)が、層間絶縁膜11をエッチングするときのエッチ
ング阻止膜となるので、ゲート電極(シリコン膜3bと
WSix膜4bとの積層膜)と自己整合的にコンタクト
孔12を形成できる。図4を参照して説明した従来例の
ように絶縁性スペーサを形成したのちに酸化シリコン膜
17、エッチング素子膜18を堆積しないでよいので、
コンタクト孔形成部分に窒化シリコン膜で埋まってしま
いコンタクト孔の形成が困難となるという問題点は解決
される。
【0016】また、N+ 型ソース・ドレイン領域10と
窒化シリコン膜(8B)との間に第2の絶縁膜9(酸化
シリコン膜)があるのでホットエレクトロンにより劣化
は抑制される。更にゲート電極が主として酸化シリコン
膜で囲まれているので寄生容量が小さくできる。
窒化シリコン膜(8B)との間に第2の絶縁膜9(酸化
シリコン膜)があるのでホットエレクトロンにより劣化
は抑制される。更にゲート電極が主として酸化シリコン
膜で囲まれているので寄生容量が小さくできる。
【0017】次に本発明の第2の実施の形態について説
明する。図3(a)に示すように、P型シリコン半導体
基板1の表面に厚さ8〜15nmのゲート酸化膜2を形
成し、CVD法により厚さ20〜150nmのリンを添
加した非晶質のシリコン膜3を形成し、CVD法により
厚さ100〜300nmのWSix 膜又はタングステン
膜14を形成し、750℃〜800℃の減圧CVD法に
より始めにSiH4 ガスとN2 Oガスを用いてSiO2
膜を形成した後N2 Oガスを減じながらSiH4 ガス,
NH3 ガスとN2 ガスを用いて組成がSiO2 からSi
3 N4 と連続的に変化するSiOx Sy 膜15(厚さ4
0〜300nm)を形成する。以後は第1の実施の形態
と同様にしてゲート電極を形成するための第1次パター
ニングと第2次パターニングを行い、自己整合にコンタ
クト孔を形成し図3(b)に示すように配線層13を形
成する。
明する。図3(a)に示すように、P型シリコン半導体
基板1の表面に厚さ8〜15nmのゲート酸化膜2を形
成し、CVD法により厚さ20〜150nmのリンを添
加した非晶質のシリコン膜3を形成し、CVD法により
厚さ100〜300nmのWSix 膜又はタングステン
膜14を形成し、750℃〜800℃の減圧CVD法に
より始めにSiH4 ガスとN2 Oガスを用いてSiO2
膜を形成した後N2 Oガスを減じながらSiH4 ガス,
NH3 ガスとN2 ガスを用いて組成がSiO2 からSi
3 N4 と連続的に変化するSiOx Sy 膜15(厚さ4
0〜300nm)を形成する。以後は第1の実施の形態
と同様にしてゲート電極を形成するための第1次パター
ニングと第2次パターニングを行い、自己整合にコンタ
クト孔を形成し図3(b)に示すように配線層13を形
成する。
【0018】SiO2 膜をSi3 N4 膜との2層膜を形
成する代りに組成の連続的に変化するSiOx Ny 膜を
形成するので、2つのCVD装置を使用しなくてよいの
で作業能率がよい利点がある。
成する代りに組成の連続的に変化するSiOx Ny 膜を
形成するので、2つのCVD装置を使用しなくてよいの
で作業能率がよい利点がある。
【0019】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極を主として酸化シリコン膜で囲い、その上でゲ
ート電極上部の表面と側面を窒化シリコン膜が被覆した
状態で、層間絶縁膜を選択的に除去する時、その窒化シ
リコン膜をエッチング阻止層として利用することによ
り、ゲート電極と自己整合的なコンタクト孔を形成でき
る。しかも、ゲート絶縁膜とこの窒化シリコン膜が離れ
ているのでホットエレクトロンによる特性劣化は抑制さ
れ、ゲート電極コンタクト孔との間に窒化シリコンによ
り低誘電率の酸化シリコン膜が存在するのでゲート電極
の寄生容量を小さくできる。
ート電極を主として酸化シリコン膜で囲い、その上でゲ
ート電極上部の表面と側面を窒化シリコン膜が被覆した
状態で、層間絶縁膜を選択的に除去する時、その窒化シ
リコン膜をエッチング阻止層として利用することによ
り、ゲート電極と自己整合的なコンタクト孔を形成でき
る。しかも、ゲート絶縁膜とこの窒化シリコン膜が離れ
ているのでホットエレクトロンによる特性劣化は抑制さ
れ、ゲート電極コンタクト孔との間に窒化シリコンによ
り低誘電率の酸化シリコン膜が存在するのでゲート電極
の寄生容量を小さくできる。
【図1】本発明の第1の実施の形態について説明するた
めの(a)〜(d)に分図して示す工程順断面図。
めの(a)〜(d)に分図して示す工程順断面図。
【図2】図1に続いて(a)〜(d)に分図して示す工
程順断面図。
程順断面図。
【図3】本発明の第2の実施の形態について説明するた
めの(a),(b)に分図して示す工程順断面図。
めの(a),(b)に分図して示す工程順断面図。
【図4】従来の自己整合コンタクトの形成方法について
説明するための(a)〜(c)に分図して示す工程順断
面図。
説明するための(a)〜(c)に分図して示す工程順断
面図。
【図5】従来の絶縁性スペーサに窒化シリコン膜を用い
たLDD−MOSFETの第1の例(図5(a))及び
第2の例(図5(b))を示す断面図。
たLDD−MOSFETの第1の例(図5(a))及び
第2の例(図5(b))を示す断面図。
【図6】従来のポリサイドゲート電極MOSFETの第
1の例について説明するための(a)〜(c)に分図し
て示す工程順断面図。
1の例について説明するための(a)〜(c)に分図し
て示す工程順断面図。
【図7】従来のポリサイドゲート電極MOSFETの第
2の例について説明するための(a)〜(d)に分図し
て示す工程順断面図。
2の例について説明するための(a)〜(d)に分図し
て示す工程順断面図。
【符号の説明】 1 P型シリコン基板 2 ゲート酸化膜 3,3a,3Aa シリコン膜 4,4a,4b WSix 膜 5,5A,5Aa 酸化シリコン膜 6,6a 窒化シリコン膜 7 第1の絶縁膜 8,8A,8B 絶縁性スペーサ 9 第2の絶縁膜 10,10−2 N+ 型ソース・ドレイン領域 10−1 N- 型ソース・ドレイン領域 11 層間絶縁膜 12 コンタクト孔 13 配線層 14 タングステン膜 15 SiOx Ny 膜 16 絶縁性スペーサ 17 酸化シリコン膜 18 エッチング素子膜 19 フォトレジスト膜 20 酸化シリコン膜 21 高融点金属シリサイド膜 22 絶縁膜 23 絶縁性スペーサ 24 窒化シリコン膜 25 絶縁性スペーサ 26 側壁酸化膜
Claims (2)
- 【請求項1】 半導体基板の表面にゲート絶縁膜を形成
し、シリコン膜、高融点金属若しくはそのシリサイド
膜、酸化シリコン膜及び第1の窒化シリコン膜を順次に
堆積する工程と、前記第1の窒化シリコン膜、酸化シリ
コン膜及び高融点金属若しくはそのシリサイド膜をパタ
ーニングして前記シリコン膜を選択的に露出させ、熱酸
化を行なって前記露出したシリコン膜の表面及び高融点
金属若しくはそのシリサイド膜パターンの側面に第1の
絶縁膜を形成し、第2の窒化シリコン膜を全面に堆積し
異方性エッチングを行ない前記第1の窒化シリコン膜パ
ターンの側面及び高融点金属若しくはそのシリサイド膜
パターン側面の第1の絶縁膜表面に絶縁性スペーサを形
成し、前記絶縁性スペーサと自己整合的に前記シリコン
膜をエッチングしてパターニングし、熱酸化を行なって
前記シリコン膜パターンの側面に第2の絶縁膜を形成す
ることによりゲート電極を形成する工程と、層間絶縁膜
を堆積し、窒化シリコンに対して選択性のあるエッチン
グを行なって前記ゲート電極と自己整合するコンタクト
孔を設ける工程とを有することを特徴とする半導体装置
の製造方法。 - 【請求項2】 酸化シリコン膜及び第1の窒化シリコン
膜の2層膜の代りに、厚さ方向にSiO2 からSi3 N
4 へと組成が変化するSiOx Ny 膜(0≦x,y≦
2)を形成する請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200704A JP2850865B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200704A JP2850865B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050631A JPH1050631A (ja) | 1998-02-20 |
JP2850865B2 true JP2850865B2 (ja) | 1999-01-27 |
Family
ID=16428850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8200704A Expired - Fee Related JP2850865B2 (ja) | 1996-07-30 | 1996-07-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2850865B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100363710B1 (ko) * | 2000-08-23 | 2002-12-05 | 삼성전자 주식회사 | 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법 |
JP4143589B2 (ja) | 2004-10-15 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-07-30 JP JP8200704A patent/JP2850865B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1050631A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3092790B2 (ja) | キャパシタを含む半導体装置及びその製造方法 | |
US5578524A (en) | Fabrication process of a semiconductor device with a wiring structure | |
US20060081949A1 (en) | Semiconductor device and process for producing the same | |
JPH045265B2 (ja) | ||
JPH1117166A (ja) | 半導体装置の製造方法 | |
US6180515B1 (en) | Method of fabricating self-align contact window with silicon nitride side wall | |
KR100275733B1 (ko) | 2중층스페이서를갖는모스트랜지스터형성방법 | |
KR0141950B1 (ko) | 반도체소자의 제조방법 | |
US6329252B1 (en) | Method of forming self-aligned contacts | |
US6200846B1 (en) | Semiconductor device with capacitor formed on substrate and its manufacture method | |
KR19990000815A (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
JP2850865B2 (ja) | 半導体装置の製造方法 | |
US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
JP2000114372A (ja) | 半導体装置の製造方法 | |
JPS59144174A (ja) | 半導体装置 | |
JP3203733B2 (ja) | Mosic及びその製造方法 | |
KR0141949B1 (ko) | 반도체소자의 제조방법 | |
JPH07226502A (ja) | Mosトランジスタ及びその製造方法 | |
JPH0142147B2 (ja) | ||
JP4045699B2 (ja) | 半導体装置の製造方法およびエッチング方法 | |
KR0159018B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
JP2673678B2 (ja) | 半導体メモリ素子の製造方法 | |
KR100359155B1 (ko) | 반도체소자의전하저장전극의제조방법 | |
JP3254900B2 (ja) | 半導体装置の製造方法 | |
KR20000003467A (ko) | 티타늄실리사이드를 이용한 반도체 소자의 게이트 전극 및 비트라인 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
LAPS | Cancellation because of no payment of annual fees |