JPS63248145A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63248145A
JPS63248145A JP8241787A JP8241787A JPS63248145A JP S63248145 A JPS63248145 A JP S63248145A JP 8241787 A JP8241787 A JP 8241787A JP 8241787 A JP8241787 A JP 8241787A JP S63248145 A JPS63248145 A JP S63248145A
Authority
JP
Japan
Prior art keywords
layer
sio2
resist
onto
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8241787A
Other languages
English (en)
Inventor
Kunihiro Takahashi
邦博 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP8241787A priority Critical patent/JPS63248145A/ja
Publication of JPS63248145A publication Critical patent/JPS63248145A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方決に関するものである。
〔発明の(既要〕
この発明は多腎配線構造を存する半導体装置において、
配線上又は配線間の絶縁層の平坦化を目的としたもので
ある。凹凸のある絶縁層の上にフォトレジストを塗り、
その後、絶縁物の最も高い箇所が現れる近くまでフォト
レジストを除去し、その後不純物のイオン注入を行う。
不純物を多く含む絶縁物、特にシリコン酸化膜5iOz
Nは、不純物の量が多い程速くエツチングされ易い、絶
縁物の凹部に残っているフォトレジストを除去した後、
絶縁物のエツチングを行うと、絶縁物の凸部にはイオン
注入された不純物が多層に含まれエツチングされ易い。
ある時間エツチングした後、絶縁物の凹凸の度合はエツ
チング前よりはるかに緩やかになっており、平坦化され
る。
〔従来の技術〕
第2図は従来の多層配線の実際例を示す断面図である。
21は半導体シリコン、22はゲート酸化膜、23.2
4は多結晶シリコン又は金属アルミ、25はシリコン酸
化膜等の絶縁膜、26はシリコン酸化膜上に配した金属
アルミを示している。絶縁膜25の凹凸があまり大、赤
いと、金属アルミ配線はその凹凸を完全におおうことが
出来ず、2フや28の箇所で配置、切れが生じ°た。
C発明が解決しようとする問題点】 本発明は、絶1敗の凹凸を少なくして、m1al15I
上の配線切れを防ぐことを目的としたものであるc問題
点を解決するための手段〕 絶縁膜の凹凸を少なくするために、本発明では不純物の
イオン注入を利用する。絶縁物中にイオン注入される不
純物の量が多い程、絶霧1物例えばシリコン酸化膜の原
子配向はより多く乱される。
この原子配向の乱れが多い程、絶縁膜をエンチングする
時のエンチング速度は速い。
そこで本発明は、凹凸のある絶縁膜の凸部上により多(
の不純物を注入することを特徴とする。
(作用) 絶縁物の凹部より凸部により多(の不純物を注入するた
め、@縁切をエツチングする時、凸部の方が凹部よりよ
り速くエツチングされる。その結果、絶縁物の凹凸の程
度は少なくなり、絶縁物の平坦化が実現される。
(実施例) 以下図面を参照し、本発明の詳細な説明する。
第j ril(al −(r)に本発明の実施例を示す
、第1図(j)において、11は半導体シリコン基板、
12はゲー、   ト酸化膜、13と14はIFJ目の
配線、例えば多結晶シリコン又は金属アルミを示してい
る。 +5は1層目の配線をおおう様に堆積された絶縁
膜、例えばシリコン酸化膜を示している。1層目の配線
の段差のため、絶縁F115は凹凸を持っている。絶縁
膜15の上にフォトレジスト16を塗布する。フォトレ
ジスト16を100〜200IxCの温膚でベータした
後、第1図(b)に示す様に絶縁膜15の凸部が現れる
位まで、7オトレジスト16をエツチングする。
その後第1図(elに示す様に、不純物(例えばリンや
アルゴン)のイオン注入17を行う。
ここで、s縁部の凹部にはフォトレジストが残っており
、不純物のイオン注入時、そのフォトレジストが7不り
となり、不純物は絶縁物の凹部には殆ど注入されない。
その後、フォトレジスト16を除去すると、第1図(d
)に示す様に、絶縁物の凸部18.19に不純物11O
を多量に含み、凹#1Hには不純物は殆ど含まれない、
更に!Ia綽物夏物16る厚みだけエツチングすると、
凸部18.19の箇所は速くエツチングされ。
凹部111のエツチングは遅いため、その結果として第
1図C句に示す様に、絶縁物16の凹凸はかなり穏和さ
れ、平坦化が実現される。
この後、第2層目の配線、例えば金属アルミ層112を
スバフク等で形成して6、第1図it>に示す様に絶縁
物の凹凸が少ないため、配線切れが起こらないで済む。
(発明の効果〕 以上詳細に説明した襟に、本発明による多層配線を持つ
半導体vinの!1′a方法によれば、中間絶&1ll
lの平坦化が実現され、上層の配線の配線切れが生じな
くなり、fi幀性の高い半導体uffを提供できる優れ
た効果を有する。
【図面の簡単な説明】
11!1図(烏)〜(flは、本発明の半導体装置の製
造工f!順を示す断面図、第2図は従来の多層配線構造
を持つ半導体!allのWIIi1図である。 11・・・・・半導体シリコン基板 12・・・・・ゲート酸化膜 13、14  ・・・IN目の配線 15・・・・・絶縁膜 16・・・・・フォトレジスト 17・・・・・イオン注入 112  ・・・・2層目の配線 以上 −二一一 第1図 ヂを米の十田寧イオ」蔓名j茗フドT1雪1D図第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体ウエハ上に単層あるいは複数層の絶縁物及び導電
    性配線層を形成する工程において、途中の工程の段階で
    最上層にある絶縁物の上にフォトレジストを塗り、その
    フォトレジストのある厚みを除去し、その後不純物をイ
    オン注入し、その後残りのフォトレジストを除去し、更
    に絶縁物の一部を除去する工程を持つことを特徴とする
    半導体装置の製造方法。
JP8241787A 1987-04-03 1987-04-03 半導体装置の製造方法 Pending JPS63248145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8241787A JPS63248145A (ja) 1987-04-03 1987-04-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8241787A JPS63248145A (ja) 1987-04-03 1987-04-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63248145A true JPS63248145A (ja) 1988-10-14

Family

ID=13774013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8241787A Pending JPS63248145A (ja) 1987-04-03 1987-04-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63248145A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966867A (en) * 1988-10-20 1990-10-30 Sgs-Thomson Microelectrics S.R.L. Process for forming self-aligned, metal-semiconductor contacts in integrated MISFET structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4966867A (en) * 1988-10-20 1990-10-30 Sgs-Thomson Microelectrics S.R.L. Process for forming self-aligned, metal-semiconductor contacts in integrated MISFET structures

Similar Documents

Publication Publication Date Title
JPH0923001A (ja) 半導体装置の製造方法
JPH027451A (ja) 半導体集積回路装置の製造方法
JPS61180458A (ja) 半導体装置の製造方法
KR940010240A (ko) 표면적이 극대화된 도전층 제조 방법
JPH09251996A (ja) 半導体装置の製造方法
JPS63248145A (ja) 半導体装置の製造方法
JPH0214784B2 (ja)
US5723371A (en) Method for fabricating a thin film transistor having a taper-etched semiconductor film
JPS6042868A (ja) 非晶質シリコン薄膜電界効果トランジスタの製造方法
JPH0322567A (ja) 半導体装置およびその製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JPS61263138A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
KR970002428B1 (ko) 반도체소자 제조방법
JPH03239348A (ja) 半導体装置及びその製造方法
KR0141943B1 (ko) 반도체소자의 제조방법
JPS63119579A (ja) 薄膜トランジスター
JPS599937A (ja) 半導体装置の製造方法
JPS6321850A (ja) 半導体装置の製造方法
JPS58115834A (ja) 半導体装置の製造方法
JPH0487339A (ja) 半導体装置およびその製造方法
JPH08124927A (ja) 半導体装置の製造方法
JPS61208224A (ja) 半導体装置の製造方法
JPH02271543A (ja) 電荷転送素子の製造方法
JPS63177445A (ja) 半導体装置の製造方法