JPH0156591B2 - - Google Patents
Info
- Publication number
- JPH0156591B2 JPH0156591B2 JP57166800A JP16680082A JPH0156591B2 JP H0156591 B2 JPH0156591 B2 JP H0156591B2 JP 57166800 A JP57166800 A JP 57166800A JP 16680082 A JP16680082 A JP 16680082A JP H0156591 B2 JPH0156591 B2 JP H0156591B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emphasis circuit
- emphasis
- signal
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004069 differentiation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は記録再生装置に係り、特にクリツプに
よる画質劣化を伴わないようプリエンフアシスを
行なつた映像信号を記録媒体に記録し、再生映像
信号に所要のデイエンフアシスを行なう記録再生
装置に係る。
よる画質劣化を伴わないようプリエンフアシスを
行なつた映像信号を記録媒体に記録し、再生映像
信号に所要のデイエンフアシスを行なう記録再生
装置に係る。
従来技術
第１図は一般的な磁気記録再生装置の映像回路
系の概略のブロツク系統図を示す。同図中、入力
端子１に入来した記録されるべき映像信号はプリ
エンフアシス回路２に供給され、ここで高域周波
数成分が増強された後FM変調回路３に供給さ
れ、ここで映像信号のシンクチツプレベル及びホ
ワイトピークレベル夫々が所定の周波数となるよ
うな周波数変調を受ける。FM変調回路３から取
り出されたFM映像信号は記録増幅器（図示せ
ず）等を経て磁気ヘツド４に供給され、これによ
り磁気テープ５上に記録される。
系の概略のブロツク系統図を示す。同図中、入力
端子１に入来した記録されるべき映像信号はプリ
エンフアシス回路２に供給され、ここで高域周波
数成分が増強された後FM変調回路３に供給さ
れ、ここで映像信号のシンクチツプレベル及びホ
ワイトピークレベル夫々が所定の周波数となるよ
うな周波数変調を受ける。FM変調回路３から取
り出されたFM映像信号は記録増幅器（図示せ
ず）等を経て磁気ヘツド４に供給され、これによ
り磁気テープ５上に記録される。
一方、再生時には磁気ヘツド６により磁気テー
プ５上の既記録FM映像信号が再生され、再生増
幅器（図示せず）等を経てFM復調回路７により
FM復調された後デイエンフアシス回路８に供給
される。デイエンフアシス回路８はプリエンフア
シス回路２で増強された高周波数成分を減衰して
もとに戻すために設けられており、その出力再生
映像信号は出力信号９より取り出される。
プ５上の既記録FM映像信号が再生され、再生増
幅器（図示せず）等を経てFM復調回路７により
FM復調された後デイエンフアシス回路８に供給
される。デイエンフアシス回路８はプリエンフア
シス回路２で増強された高周波数成分を減衰して
もとに戻すために設けられており、その出力再生
映像信号は出力信号９より取り出される。
周知のように、FM映像信号は高域周波数成分
ほどＳ／Ｎ（信号対雑音比）が劣化するので、プ
リエンフアシス回路２により高域周波数成分をレ
ベル増強してその周波数に対する変調度を高める
ことによつて高域周波数のＳ／Ｎを改善すること
ができる。
ほどＳ／Ｎ（信号対雑音比）が劣化するので、プ
リエンフアシス回路２により高域周波数成分をレ
ベル増強してその周波数に対する変調度を高める
ことによつて高域周波数のＳ／Ｎを改善すること
ができる。
ここで、従来はプリエンフアシス回路２として
第２図Ａに示すCRを用いたフイルタにより構成
して入力映像信号の高周波数成分に対して低周波
数成分を減衰し、他方デイエンフアシス回路８と
して第２図Ｂに示すCRを用いたフイルタにより
構成して入力映像信号の高周波数成分を低周波数
成分よりも抑圧することが行なわれていた。これ
らのCRを用いたフイルタは現時点の情報を現時
点よりも過去の情報を重み付けして加え合わせる
ことにより構成されていると考えることができる
ので、フオワード型のプリエンフアシス回路及び
デイエンフアシス回路であるとみなすことができ
る。この考えにたつた他のフイルタとしては、後
述するフオワード型トランスバーサルフイルタが
知られている。
第２図Ａに示すCRを用いたフイルタにより構成
して入力映像信号の高周波数成分に対して低周波
数成分を減衰し、他方デイエンフアシス回路８と
して第２図Ｂに示すCRを用いたフイルタにより
構成して入力映像信号の高周波数成分を低周波数
成分よりも抑圧することが行なわれていた。これ
らのCRを用いたフイルタは現時点の情報を現時
点よりも過去の情報を重み付けして加え合わせる
ことにより構成されていると考えることができる
ので、フオワード型のプリエンフアシス回路及び
デイエンフアシス回路であるとみなすことができ
る。この考えにたつた他のフイルタとしては、後
述するフオワード型トランスバーサルフイルタが
知られている。
発明が解決しようとする問題点
上記のプリエンフアシス回路２は高域周波数成
分を相対的に増強するので、例えば第６図Ａに示
すような波形をプリエンフアシスすると、その立
上り及び立下りの部分に同図Ｂに示す如くオーバ
ーシユートが生じる。このオーバーシユートが或
る一定レベルを越えると、第６図Ｂに示す波形の
信号で周波数変調を行なつて記録再生を行なう
と、上記のオーバーシユート部分で黒と白が逆転
する所謂反転現象が起きることが知られている。
そこで、従来はこの反転現象を防止するために、
オーバーシユートの先端の振幅を所定値以上にな
らないようにクリツプする回路がFM変調回路３
の入力段に設けられていたが、クリツプをあまり
行なうと波形の立上り、立下りのエツジにおいて
何らかの画質劣化を伴うという問題点があつた。
分を相対的に増強するので、例えば第６図Ａに示
すような波形をプリエンフアシスすると、その立
上り及び立下りの部分に同図Ｂに示す如くオーバ
ーシユートが生じる。このオーバーシユートが或
る一定レベルを越えると、第６図Ｂに示す波形の
信号で周波数変調を行なつて記録再生を行なう
と、上記のオーバーシユート部分で黒と白が逆転
する所謂反転現象が起きることが知られている。
そこで、従来はこの反転現象を防止するために、
オーバーシユートの先端の振幅を所定値以上にな
らないようにクリツプする回路がFM変調回路３
の入力段に設けられていたが、クリツプをあまり
行なうと波形の立上り、立下りのエツジにおいて
何らかの画質劣化を伴うという問題点があつた。
そこで、本発明はフオワード型とバツクワード
型のプリエンフアシス回路を組合せることによ
り、クリツプによる画質劣化を伴うことなく、好
適にプリエンフアシス及びデイエンフアシスを行
ない得る記録再生装置を提供することを目的とす
る。
型のプリエンフアシス回路を組合せることによ
り、クリツプによる画質劣化を伴うことなく、好
適にプリエンフアシス及びデイエンフアシスを行
ない得る記録再生装置を提供することを目的とす
る。
問題点を解決するための手段
本発明は、プリエンフアシス回路を、現時点の
出力情報を現時点よりも過去の入力情報を重み付
けして加え合わせて得るフオワード型のプリエン
フアシス回路と、出力時点の出力情報を出力時点
よりも未来の入力情報に重み付けして加え合わせ
て得るバツクワード型のプリエンフアシス回路と
を夫々継続接続した構成とし、デイエンフアシス
回路を、フオワード型のデイエンフアシス回路
と、出力時点の出力情報を出力時点よりも未来の
入力情報に重み付けして加え合わせて得るバツク
ワード型のデイエンフアシス回路とを夫々継続接
続した構成とすることにより、前記問題点を解決
したものであり、第３図以下の図面と共にその実
施例について説明する。
出力情報を現時点よりも過去の入力情報を重み付
けして加え合わせて得るフオワード型のプリエン
フアシス回路と、出力時点の出力情報を出力時点
よりも未来の入力情報に重み付けして加え合わせ
て得るバツクワード型のプリエンフアシス回路と
を夫々継続接続した構成とし、デイエンフアシス
回路を、フオワード型のデイエンフアシス回路
と、出力時点の出力情報を出力時点よりも未来の
入力情報に重み付けして加え合わせて得るバツク
ワード型のデイエンフアシス回路とを夫々継続接
続した構成とすることにより、前記問題点を解決
したものであり、第３図以下の図面と共にその実
施例について説明する。
実施例
第３図は本発明装置の一実施例のブロツク系統
図で、第１図と同一構成部分には同一符号を付
し、その説明を省略する。第３図において、入力
端子１に入来した記録されるべき映像信号はバツ
クワード型プリエンフアシス回路１０及びフオワ
ード型プリエンフアシス回路１１を夫々通して
FM変調回路３に供給される。バツクワード型プ
リエンフアシス回路１０は第４図Ａに示す如き構
成とされており、入力端子１５から加算器１９に
到る信号伝送路に遅延時間τo、τo-1、…、τ2、τ1
のｎ個の遅延回路１６1〜１６oが縦続接続されて
おり、また遅延回路１６1〜１６oの各入力信号は
二分岐されて一方は微分回路１７1〜１７o及び係
数回路１８1〜１８oを介して加算器１９に供給さ
れる。更にｎ個の遅延回路１６1〜１６oのうち最
終段の遅延回路１６oの出力信号は二分岐され、
一方は微分回路１７o+1及び係数回路１８o+1を
夫々介して加算器１９に供給され、他方は直接加
算器１９に供給される。
図で、第１図と同一構成部分には同一符号を付
し、その説明を省略する。第３図において、入力
端子１に入来した記録されるべき映像信号はバツ
クワード型プリエンフアシス回路１０及びフオワ
ード型プリエンフアシス回路１１を夫々通して
FM変調回路３に供給される。バツクワード型プ
リエンフアシス回路１０は第４図Ａに示す如き構
成とされており、入力端子１５から加算器１９に
到る信号伝送路に遅延時間τo、τo-1、…、τ2、τ1
のｎ個の遅延回路１６1〜１６oが縦続接続されて
おり、また遅延回路１６1〜１６oの各入力信号は
二分岐されて一方は微分回路１７1〜１７o及び係
数回路１８1〜１８oを介して加算器１９に供給さ
れる。更にｎ個の遅延回路１６1〜１６oのうち最
終段の遅延回路１６oの出力信号は二分岐され、
一方は微分回路１７o+1及び係数回路１８o+1を
夫々介して加算器１９に供給され、他方は直接加
算器１９に供給される。
係数回路１８1，１８2，…，１８o-1，１８o，
１８o+1は入力微分信号に−ao，−ao-1，…，−a2，
−a1，−a0なる係数を乗算して加算器１９に出力
する。加算器１９はこれらの入力信号を加算合成
して得た信号を出力端子２０へ出力する。
１８o+1は入力微分信号に−ao，−ao-1，…，−a2，
−a1，−a0なる係数を乗算して加算器１９に出力
する。加算器１９はこれらの入力信号を加算合成
して得た信号を出力端子２０へ出力する。
かかる構成のバツクワード型プリエンフアシス
回路１０は微分回路１７1〜１７o+1により映像信
号の高周波数成分が低周波数成分に対して相対的
に増強して出力され、更に係数回路１８1〜１８o
＋１の各係数を所定の値として重み付けを行なうこ
とにより、所定のプリエンフアシス特性を得る回
路であり、遅延回路１６oより（τo＋τo-1＋…＋τ2
＋τ1）なる時間だけ遅延されて取り出された映像
信号を出力時点における信号と考えると、この遅
延映像信号に対してτ1、（τ1＋τ2）、…、（τ1＋τ
2＋
τ3＋…＋τo）なる時間だけ未来の時点の各微分映
像信号に重み付けを行なつてからこれらの信号を
出力時点における遅延映像信号に加え合わせるこ
とにより、出力信号を得ている回路である。この
バツクワード型プリエンフアシス回路１０の入力
端子１５に第６図Ａに示す波形の信号が入来した
場合は、出力端子２０には同図Ｄに示す如く高周
波数成分が増強された波形の信号が取り出され
る。
回路１０は微分回路１７1〜１７o+1により映像信
号の高周波数成分が低周波数成分に対して相対的
に増強して出力され、更に係数回路１８1〜１８o
＋１の各係数を所定の値として重み付けを行なうこ
とにより、所定のプリエンフアシス特性を得る回
路であり、遅延回路１６oより（τo＋τo-1＋…＋τ2
＋τ1）なる時間だけ遅延されて取り出された映像
信号を出力時点における信号と考えると、この遅
延映像信号に対してτ1、（τ1＋τ2）、…、（τ1＋τ
2＋
τ3＋…＋τo）なる時間だけ未来の時点の各微分映
像信号に重み付けを行なつてからこれらの信号を
出力時点における遅延映像信号に加え合わせるこ
とにより、出力信号を得ている回路である。この
バツクワード型プリエンフアシス回路１０の入力
端子１５に第６図Ａに示す波形の信号が入来した
場合は、出力端子２０には同図Ｄに示す如く高周
波数成分が増強された波形の信号が取り出され
る。
一方、フオワード型プリエンフアシス回路１１
は例えば第５図Ａに示す如きトランスバーサルフ
イルタの構成とされており、入力端子２８に入来
した映像信号は加算器３２に直接供給される一
方、微分回路２９により高周波数成分が低周波数
成分に対して相対的に増強された後、遅延時間
τ1、τ2、…、τoを有するｎ個の縦続接続された遅
延回路３０1〜３０oを順次通して（τ1＋τ2＋…＋
τo）なる時間遅延され、更に係数aoを乗じる係数
回路３１o+1を経て加算器３２に供給される。ま
た微分回路２９、遅延回路３０1〜３０o-1の各出
力信号は各別に係数回路３１1〜３１oに供給さ
れ、ここで係数a0〜ao-1と乗算された後加算器３
２に供給される。加算器３２はこれらの入力信号
を加算合成して得た信号を出力端子３３へ出力す
る。
は例えば第５図Ａに示す如きトランスバーサルフ
イルタの構成とされており、入力端子２８に入来
した映像信号は加算器３２に直接供給される一
方、微分回路２９により高周波数成分が低周波数
成分に対して相対的に増強された後、遅延時間
τ1、τ2、…、τoを有するｎ個の縦続接続された遅
延回路３０1〜３０oを順次通して（τ1＋τ2＋…＋
τo）なる時間遅延され、更に係数aoを乗じる係数
回路３１o+1を経て加算器３２に供給される。ま
た微分回路２９、遅延回路３０1〜３０o-1の各出
力信号は各別に係数回路３１1〜３１oに供給さ
れ、ここで係数a0〜ao-1と乗算された後加算器３
２に供給される。加算器３２はこれらの入力信号
を加算合成して得た信号を出力端子３３へ出力す
る。
かかる構成のフオワード型プリエンフアシス回
路１１は入力端子２８に入来した現時点の映像信
号に、現時点よりもτ1、（τ1＋τ2）、…、（τ1＋τ
2＋
…＋τo）なる時間だけ過去の時点の各微分映像信
号に夫々重み付けを行なつてからこれらの信号を
加算することにより、プリエンフアシス特性が付
与された現時点の出力映像信号情報を出力端子３
３へ出力するトランスバーサルフイルタである。
路１１は入力端子２８に入来した現時点の映像信
号に、現時点よりもτ1、（τ1＋τ2）、…、（τ1＋τ
2＋
…＋τo）なる時間だけ過去の時点の各微分映像信
号に夫々重み付けを行なつてからこれらの信号を
加算することにより、プリエンフアシス特性が付
与された現時点の出力映像信号情報を出力端子３
３へ出力するトランスバーサルフイルタである。
すなわち、フオワード型プリエンフアシス回路
１１は現在のプリエンフアシス特性が付与された
出力信号を得るのに、現在及び過去の入力情報を
用いており、いわば時間の流れの方向に沿つたフ
オワード型の信号処理を行なう。第５図Ａに示す
フオワード型プリエンフアシス回路１１の入力端
子２８に第６図Ａに示す波形の信号が入来した場
合は、出力端子３３には同図Ｃに示す如く高周波
数成分が増強された信号が取り出される。
１１は現在のプリエンフアシス特性が付与された
出力信号を得るのに、現在及び過去の入力情報を
用いており、いわば時間の流れの方向に沿つたフ
オワード型の信号処理を行なう。第５図Ａに示す
フオワード型プリエンフアシス回路１１の入力端
子２８に第６図Ａに示す波形の信号が入来した場
合は、出力端子３３には同図Ｃに示す如く高周波
数成分が増強された信号が取り出される。
ここで、第４図Ａに示すバツクワード型プリエ
ンフアシス回路１０の遅延回路１６1〜１６oの各
遅延量と、係数回路１８1〜１８o+1の各重み付け
係数とを、第５図Ａに示すフオワード型プリエン
フアシス回路１１の遅延回路３０1〜３０oの各遅
延量及び係数回路３１1〜３１o+1の各重み付け係
数に対して逆の順序で並べ、かつ、重み付け係数
の符号を逆にすることにより、プリエンフアシス
回路１０，１１の各出力信号波形は同一の入力信
号波形に対して第６図Ｄ，Ｃに示す如く時間軸上
で対称な応答波形が得られる。またバツクワード
型プリエンフアシス回路１０及びフオワード型プ
リエンフアシス回路１１のＳ／Ｎ改善度は夫々同
等である。
ンフアシス回路１０の遅延回路１６1〜１６oの各
遅延量と、係数回路１８1〜１８o+1の各重み付け
係数とを、第５図Ａに示すフオワード型プリエン
フアシス回路１１の遅延回路３０1〜３０oの各遅
延量及び係数回路３１1〜３１o+1の各重み付け係
数に対して逆の順序で並べ、かつ、重み付け係数
の符号を逆にすることにより、プリエンフアシス
回路１０，１１の各出力信号波形は同一の入力信
号波形に対して第６図Ｄ，Ｃに示す如く時間軸上
で対称な応答波形が得られる。またバツクワード
型プリエンフアシス回路１０及びフオワード型プ
リエンフアシス回路１１のＳ／Ｎ改善度は夫々同
等である。
従つて、バツクワード型プリエンフアシス回路
１０とフオワード型プリエンフアシス回路１１と
を夫々縦続接続することにより、所要のＳ／Ｎ改
善度を達成するために必要なプリエンフアシス量
は、バツクワード型及びフオワード型のどちらか
一方を用いる場合よりも少なくて済み、またその
出力信号波形は同一入力信号波形に対してオーバ
ーシユートの発生する時間軸での位置は第６図
Ｃ，Ｄで示す如く異なるから、第６図Ａに示す信
号波形が入力端子１に入来した場合にフオワード
型プリエンフアシス回路１１よりFM変調回路３
へ出力される信号波形は第６図Ｅに示す如く、オ
ーバーシユートの高さが従来の第６図Ｂに示す信
号波形のそれに比し低くなる。従つて、本実施例
によれば、反転現象に対して強くなり、しかもク
リツプを大きくかけたときのような画質劣化を防
止することができる。
１０とフオワード型プリエンフアシス回路１１と
を夫々縦続接続することにより、所要のＳ／Ｎ改
善度を達成するために必要なプリエンフアシス量
は、バツクワード型及びフオワード型のどちらか
一方を用いる場合よりも少なくて済み、またその
出力信号波形は同一入力信号波形に対してオーバ
ーシユートの発生する時間軸での位置は第６図
Ｃ，Ｄで示す如く異なるから、第６図Ａに示す信
号波形が入力端子１に入来した場合にフオワード
型プリエンフアシス回路１１よりFM変調回路３
へ出力される信号波形は第６図Ｅに示す如く、オ
ーバーシユートの高さが従来の第６図Ｂに示す信
号波形のそれに比し低くなる。従つて、本実施例
によれば、反転現象に対して強くなり、しかもク
リツプを大きくかけたときのような画質劣化を防
止することができる。
次にデイエンフアシス回路の構成について説明
するに、第３図においてFM復調回路７より取り
出された再生映像信号は、バツクワード型デイエ
ンフアシス回路１２及びフオワード型デイエンフ
アシス回路１３を夫々経てプリエンフアシス特性
と相補的なデイエンフアシス特性が付与されて出
力端子９へ出力される。
するに、第３図においてFM復調回路７より取り
出された再生映像信号は、バツクワード型デイエ
ンフアシス回路１２及びフオワード型デイエンフ
アシス回路１３を夫々経てプリエンフアシス特性
と相補的なデイエンフアシス特性が付与されて出
力端子９へ出力される。
ここで、バツクワード型デイエンフアシス回路
１２は例えば第４図Ｂに示す如く、入力端子２２
に入来した再生映像信号を遅延する互いに縦続接
続されたｎ個の遅延回路２３1〜２３oと、入力再
生映像信号に係数boを乗ずる係数回路２４1と、
遅延回路２３1〜２３oの各出力信号に各別に係数
を乗ずる係数回路２４2〜２４o+1と、係数回路２
４1〜２４o+1の各出力信号を夫々加算合成して出
力端子２６へ出力する加算器２５とより構成され
ている。このバツクワード型デイエンフアシス回
路１２は遅延回路２４o+1の出力信号を基準に考
えると、その時点よりもτ1′、（τ1′＋τ2′）、…
、
（τ1′＋τ2′＋…＋τo′）なる時間だけ未来の時点
の
映像信号に重み付けを行なつてからこれらの信号
を加え合わせることにより出力信号を得る回路で
あり、出力時点及びそれより以前の未来の情報を
用いて、いわば時間の流れを逆にさかのぼつた信
号処理を行なうと考えることができる。入力端子
２２に第７図Ａに示す波形の信号が入来した場
合、従来の第２図Ｂに示すデイエンフアシス回路
の出力信号波形は同図Ｂに示す如き波形となるの
に対し、第４図Ｂの出力端子２６には第７図Ｄに
示す波形の信号が取り出される。
１２は例えば第４図Ｂに示す如く、入力端子２２
に入来した再生映像信号を遅延する互いに縦続接
続されたｎ個の遅延回路２３1〜２３oと、入力再
生映像信号に係数boを乗ずる係数回路２４1と、
遅延回路２３1〜２３oの各出力信号に各別に係数
を乗ずる係数回路２４2〜２４o+1と、係数回路２
４1〜２４o+1の各出力信号を夫々加算合成して出
力端子２６へ出力する加算器２５とより構成され
ている。このバツクワード型デイエンフアシス回
路１２は遅延回路２４o+1の出力信号を基準に考
えると、その時点よりもτ1′、（τ1′＋τ2′）、…
、
（τ1′＋τ2′＋…＋τo′）なる時間だけ未来の時点
の
映像信号に重み付けを行なつてからこれらの信号
を加え合わせることにより出力信号を得る回路で
あり、出力時点及びそれより以前の未来の情報を
用いて、いわば時間の流れを逆にさかのぼつた信
号処理を行なうと考えることができる。入力端子
２２に第７図Ａに示す波形の信号が入来した場
合、従来の第２図Ｂに示すデイエンフアシス回路
の出力信号波形は同図Ｂに示す如き波形となるの
に対し、第４図Ｂの出力端子２６には第７図Ｄに
示す波形の信号が取り出される。
他方、フオワード型デイエンフアシス回路１３
は例えば第５図Ｂに示すトランスバーサルフイル
タの構成とされており、入力端子３５に入来した
再生映像信号を遅延する互いに縦続接続されたｎ
個の遅延回路３６1〜３６oと、入力再生映像信号
に係数b0を乗ずる係数回路３７1と、遅延回路３
６1〜３６oの各出力信号に各別に係数を乗ずる係
数回路３７2〜３７o+1と、係数回路３７1〜３７o+
１の各出力信号を夫々加算合成して出力端子３９
へ出力する加算器３８とより構成されている。こ
のフオワード型デイエンフアシス回路１３は第５
図Ａに示したフオワード型プリエンフアシス回路
１１と同様に、現在の出力波形を得るのに現在及
び過去の入力情報を用いており、時間の流れの方
向に沿つた信号処理を行なう。
は例えば第５図Ｂに示すトランスバーサルフイル
タの構成とされており、入力端子３５に入来した
再生映像信号を遅延する互いに縦続接続されたｎ
個の遅延回路３６1〜３６oと、入力再生映像信号
に係数b0を乗ずる係数回路３７1と、遅延回路３
６1〜３６oの各出力信号に各別に係数を乗ずる係
数回路３７2〜３７o+1と、係数回路３７1〜３７o+
１の各出力信号を夫々加算合成して出力端子３９
へ出力する加算器３８とより構成されている。こ
のフオワード型デイエンフアシス回路１３は第５
図Ａに示したフオワード型プリエンフアシス回路
１１と同様に、現在の出力波形を得るのに現在及
び過去の入力情報を用いており、時間の流れの方
向に沿つた信号処理を行なう。
ここで、遅延回路３６1，３６2，３６3，…，
３６o-1，３６oの各遅延時間をバツクワード型デ
イエンフアシス回路１２を構成する遅延回路２３
１，２３2，２３3，…，２３o-1，２３oの各遅延時
間τo′、τo-1′、τo-2′、…、τ2′、τ1′とは逆
の順序
でτ1′、τ2′、τ3′、…、τo-1′、τo′とし、か
つ、係
数回路３７1，３７2，３７3，…，３７o，３７o+1
の各係数も係数回路２４1，２４2，２４3，…，
２４o，２４o+1の各係数とは逆の順序でb0、b1、
b2、…、bo、bo+1とすることにより、フオワード
型デイエンフアシス回路１３の応答特性はバツク
ワード型デイエンフアシス回路１２のそれとは時
間軸上で対称な応答特性を得ることができる。従
つて、入力端子３５に第７図Ａに示す波形の信号
が入来した場合は、出力端子３９からは第７図Ｄ
に示す波形に対して相補的な第７図に示す信号波
形が得られる。従つて、バツクワード型デイエン
フアシス回路１２とフオワード型デイエンフアシ
ス回路１３とが縦続接続された回路の入力信号波
形が第７図Ａに示す矩形波形の場合は、出力信号
波形は同図Ｅに示す如く高周波数成分が押圧され
た波形となる。
３６o-1，３６oの各遅延時間をバツクワード型デ
イエンフアシス回路１２を構成する遅延回路２３
１，２３2，２３3，…，２３o-1，２３oの各遅延時
間τo′、τo-1′、τo-2′、…、τ2′、τ1′とは逆
の順序
でτ1′、τ2′、τ3′、…、τo-1′、τo′とし、か
つ、係
数回路３７1，３７2，３７3，…，３７o，３７o+1
の各係数も係数回路２４1，２４2，２４3，…，
２４o，２４o+1の各係数とは逆の順序でb0、b1、
b2、…、bo、bo+1とすることにより、フオワード
型デイエンフアシス回路１３の応答特性はバツク
ワード型デイエンフアシス回路１２のそれとは時
間軸上で対称な応答特性を得ることができる。従
つて、入力端子３５に第７図Ａに示す波形の信号
が入来した場合は、出力端子３９からは第７図Ｄ
に示す波形に対して相補的な第７図に示す信号波
形が得られる。従つて、バツクワード型デイエン
フアシス回路１２とフオワード型デイエンフアシ
ス回路１３とが縦続接続された回路の入力信号波
形が第７図Ａに示す矩形波形の場合は、出力信号
波形は同図Ｅに示す如く高周波数成分が押圧され
た波形となる。
第８図Ａは第４図Ａ、第５図Ａに夫々示すプリ
エンフアシス回路を縦続接続したときのブロツク
系統図を示し、同図中、第４図Ａ及び第５図Ａと
同一構成部分には同一符号を付し、その説明を省
略する。加算器４１は加算器１９及び３２に相当
するものであり、入力端子１５に第６図Ａに示す
矩形波形の信号が入来したときは、出力端子４２
には前記した如く高周波数成分が増強されて第６
図Ｅに示す波形の信号が取り出される。
エンフアシス回路を縦続接続したときのブロツク
系統図を示し、同図中、第４図Ａ及び第５図Ａと
同一構成部分には同一符号を付し、その説明を省
略する。加算器４１は加算器１９及び３２に相当
するものであり、入力端子１５に第６図Ａに示す
矩形波形の信号が入来したときは、出力端子４２
には前記した如く高周波数成分が増強されて第６
図Ｅに示す波形の信号が取り出される。
また第８図Ｂは第４図Ｂ、第５図Ｂに夫々示す
デイエンフアシス回路を縦続接続したときのブロ
ツク系統図を示す。同図中、第４図Ｂ、第５図Ｂ
と同一構成部分には同一符号を付し、その説明は
省略する。係数回路４３は前記係数回路２４o+1
と３７1に相当するもので、加算器４４は前記加
算器２５，２８に相当する回路である。入力端子
２２に第７図Ａに示す矩形波状の信号が入来した
ときは、出力信号４５には前記した如く高周波数
成分が抑圧されて第７図Ｅに示す波形の信号が取
り出される。
デイエンフアシス回路を縦続接続したときのブロ
ツク系統図を示す。同図中、第４図Ｂ、第５図Ｂ
と同一構成部分には同一符号を付し、その説明は
省略する。係数回路４３は前記係数回路２４o+1
と３７1に相当するもので、加算器４４は前記加
算器２５，２８に相当する回路である。入力端子
２２に第７図Ａに示す矩形波状の信号が入来した
ときは、出力信号４５には前記した如く高周波数
成分が抑圧されて第７図Ｅに示す波形の信号が取
り出される。
応用例
なお、上記の実施例ではフオワード型プリエン
フアシス回路１１は第５図Ａに示すトランスバー
サルフイルタであるとして説明したが、第２図Ａ
に示すCRを用いた高域フイルタでもよく、同様
にフオワード型デイエンフアシス回路１３も第５
図Ｂに示すトランスバーサルフイルタの代りに第
２図Ｂに示すCRを用いたラグリードフイルタを
使用してもよい。更にバツクワード型プリエンフ
アシス回路１０とフオワード型プリエンフアシス
回路１１との接続順序を第３図とは入れ替えても
よく、同様にバツクワード型デイエンフアシス回
路１２とフオワード型デイエンフアシス回路１３
の接続順序を第３図図示の接続と逆にしてもよ
い。またトランスバーサルフイルタの代りにメモ
リを用いて同様の特性をもつ回路を構成すること
も可能である。
フアシス回路１１は第５図Ａに示すトランスバー
サルフイルタであるとして説明したが、第２図Ａ
に示すCRを用いた高域フイルタでもよく、同様
にフオワード型デイエンフアシス回路１３も第５
図Ｂに示すトランスバーサルフイルタの代りに第
２図Ｂに示すCRを用いたラグリードフイルタを
使用してもよい。更にバツクワード型プリエンフ
アシス回路１０とフオワード型プリエンフアシス
回路１１との接続順序を第３図とは入れ替えても
よく、同様にバツクワード型デイエンフアシス回
路１２とフオワード型デイエンフアシス回路１３
の接続順序を第３図図示の接続と逆にしてもよ
い。またトランスバーサルフイルタの代りにメモ
リを用いて同様の特性をもつ回路を構成すること
も可能である。
また、バツクワード型プリエンフアシス回路１
０とバツクワード型デイエンフアシス回路１２と
は、夫々アダプタとして単体で構成し、CRを用
いたフオワード型プリエンフアシス回路１１、フ
オワード型デイエンフアシス回路１３のみしか有
してない現行のVTRにこのアダプタを接続し、
プリエンフアシス回路及びデイエンフアシス回路
共にフオワード型とバツクワード型とを夫々縦続
接続するようにしても良い。更に、バツクワード
型においては、微分回路１７1〜１７o+1，２９は
必ずしも必要ではなく、遅延回路と係数回路と加
算器とから構成することもできるものである。
０とバツクワード型デイエンフアシス回路１２と
は、夫々アダプタとして単体で構成し、CRを用
いたフオワード型プリエンフアシス回路１１、フ
オワード型デイエンフアシス回路１３のみしか有
してない現行のVTRにこのアダプタを接続し、
プリエンフアシス回路及びデイエンフアシス回路
共にフオワード型とバツクワード型とを夫々縦続
接続するようにしても良い。更に、バツクワード
型においては、微分回路１７1〜１７o+1，２９は
必ずしも必要ではなく、遅延回路と係数回路と加
算器とから構成することもできるものである。
効 果
上述の如く、本発明によれば、プリエンフアシ
ス回路及びデイエンフアシス回路をいずれもバツ
クワード型とフオワード型の回路を縦続接続した
構成としたので、プリエンフアシス及びデイエン
フアシスによる映像信号の高域周波数のＳ／Ｎ改
善効果を何ら損なうことなく、プリエンフアシス
回路の出力映像信号のオーバーシユートのレベル
を従来に比し低く抑えることができ、従つて反転
現象を起きにくくでき、しかもプリエンフアシス
回路の出力映像信号を所定レベル以下に振幅制限
するクリツプ回路によりクリツプを大きくかける
必要がないので、クリツプによる画質劣化を防止
することができ、またフオワード型の回路にCR
を用いた高域フイルタやラグリードフイルタを使
用し、バツクワード型の回路にトランスバーサル
フイルタを用いることができ、この場合は回路の
簡易化や従来の高域フイルタ又はラグリードフイ
ルタの利用ができ、更にバツクワード型の回路を
アダプタとしてフオワード型のプリエンフアシス
回路やデイエンフアシス回路を有する既存の記録
再生装置に接続した場合は、互換性を保持しつ
つ、付加したバツクワード型でSN比の改善がで
きる等の特長を有するものである。
ス回路及びデイエンフアシス回路をいずれもバツ
クワード型とフオワード型の回路を縦続接続した
構成としたので、プリエンフアシス及びデイエン
フアシスによる映像信号の高域周波数のＳ／Ｎ改
善効果を何ら損なうことなく、プリエンフアシス
回路の出力映像信号のオーバーシユートのレベル
を従来に比し低く抑えることができ、従つて反転
現象を起きにくくでき、しかもプリエンフアシス
回路の出力映像信号を所定レベル以下に振幅制限
するクリツプ回路によりクリツプを大きくかける
必要がないので、クリツプによる画質劣化を防止
することができ、またフオワード型の回路にCR
を用いた高域フイルタやラグリードフイルタを使
用し、バツクワード型の回路にトランスバーサル
フイルタを用いることができ、この場合は回路の
簡易化や従来の高域フイルタ又はラグリードフイ
ルタの利用ができ、更にバツクワード型の回路を
アダプタとしてフオワード型のプリエンフアシス
回路やデイエンフアシス回路を有する既存の記録
再生装置に接続した場合は、互換性を保持しつ
つ、付加したバツクワード型でSN比の改善がで
きる等の特長を有するものである。
第１図は一般的な磁気記録再生装置の映像回路
系の概略を示すブロツク系統図、第２図Ａ，Ｂは
夫々従来のプリエンフアシス回路及びデイエンフ
アシス回路の一例を示す回路図、第３図は本発明
装置の一実施例を示すブロツク系統図、第４図
Ａ，Ｂは夫々第３図図示のブロツク系統に適用し
得るバツクワード型のプリエンフアシス回路及び
デイエンフアシス回路の一実施例を示すブロツク
系統図、第５図Ａ，Ｂは夫々第３図図示のブロツ
ク系統に適用し得るフオワード型のプリエンフア
シス回路及びデイエンフアシス回路の一実施例を
示すブロツク系統図、第６図Ａ及びＢ〜Ｅは夫々
従来装置又は本発明装置におけるプリエンフアシ
ス回路の入力信号波形及び出力信号波形を示す
図、第７図Ａ及びＢ〜Ｅは夫々従来装置又は本発
明装置におけるデイエンフアシス回路の入力信号
波形及び出力信号波形を示す図、第８図Ａ，Ｂは
夫々本発明装置におけるプリエンフアシス回路、
デイエンフアシス回路の一実施例を示すブロツク
系統図である。 １……映像信号入力端子、２……プリエンフア
シス回路、５……磁気テープ、８……デイエンフ
アシス回路、９……映像信号出力端子、１０……
バツクワード型プリエンフアシス回路、１１……
フオワード型プリエンフアシス回路、１２……バ
ツクワード型デイエンフアシス回路、１３……フ
オワード型デイエンフアシス回路、１５，２２，
２８，３５……入力端子、１６1〜１６o，２３1
〜２３o，３０1〜３０o，３６1〜３６o……遅延回
路、１７1〜１７o+1，２９……微分回路、１８1
〜１８o+1，２４1〜２４o+1，３１1〜３１o+1，３
７1〜３７o+1，４３……係数回路、１９，２５，
３２，３８，４１，４４……加算器、２０，２
６，３３，３９，４２，４５……出力端子。
系の概略を示すブロツク系統図、第２図Ａ，Ｂは
夫々従来のプリエンフアシス回路及びデイエンフ
アシス回路の一例を示す回路図、第３図は本発明
装置の一実施例を示すブロツク系統図、第４図
Ａ，Ｂは夫々第３図図示のブロツク系統に適用し
得るバツクワード型のプリエンフアシス回路及び
デイエンフアシス回路の一実施例を示すブロツク
系統図、第５図Ａ，Ｂは夫々第３図図示のブロツ
ク系統に適用し得るフオワード型のプリエンフア
シス回路及びデイエンフアシス回路の一実施例を
示すブロツク系統図、第６図Ａ及びＢ〜Ｅは夫々
従来装置又は本発明装置におけるプリエンフアシ
ス回路の入力信号波形及び出力信号波形を示す
図、第７図Ａ及びＢ〜Ｅは夫々従来装置又は本発
明装置におけるデイエンフアシス回路の入力信号
波形及び出力信号波形を示す図、第８図Ａ，Ｂは
夫々本発明装置におけるプリエンフアシス回路、
デイエンフアシス回路の一実施例を示すブロツク
系統図である。 １……映像信号入力端子、２……プリエンフア
シス回路、５……磁気テープ、８……デイエンフ
アシス回路、９……映像信号出力端子、１０……
バツクワード型プリエンフアシス回路、１１……
フオワード型プリエンフアシス回路、１２……バ
ツクワード型デイエンフアシス回路、１３……フ
オワード型デイエンフアシス回路、１５，２２，
２８，３５……入力端子、１６1〜１６o，２３1
〜２３o，３０1〜３０o，３６1〜３６o……遅延回
路、１７1〜１７o+1，２９……微分回路、１８1
〜１８o+1，２４1〜２４o+1，３１1〜３１o+1，３
７1〜３７o+1，４３……係数回路、１９，２５，
３２，３８，４１，４４……加算器、２０，２
６，３３，３９，４２，４５……出力端子。
Claims (1)
- 【特許請求の範囲】 １ プリエンフアシス回路を通した映像信号を周
波数変調して得た被変調波を記録媒体に記録し、
該記録媒体から再生した被変調波をFM復調した
後デイエンフアシス回路を通して再生映像信号を
得る記録再生装置において、 該プリエンフアシス回路を、現時点の出力情報
を該現時点よりも過去の入力情報を重み付けして
加え合わせて得るフオワード型のプリエンフアシ
ス回路と、バツクワード型のプリエンフアシス回
路とを夫々継続接続した構成とし、 該デイエンフアシス回路を、フオワード型のデ
イエンフアシス回路と、バツクワード型のデイエ
ンフアシス回路とを夫々継続接続した構成とし、 前記バツクワード型プリエンフアシス回路は、
入力信号を順次遅延する互いに継続接続された複
数個の第１の遅延回路と、該入力信号を微分する
第１の微分回路と、該複数個の第１の遅延回路の
各出力信号を夫々微分する複数個の第２の微分回
路と、該第１及び第２の微分回路の各出力信号に
重み付け係数を別々に付与する複数個の第１の係
数回路と、該複数個の第１の係数回路の各出力信
号と該複数個の第１の遅延回路のうち最終段の遅
延回路の出力信号とを夫々加算してプリエンフア
シスした信号を出力する第１の加算器とより構成
し、 前記バツクワード型デイエンフアシス回路は、
入力信号を順次遅延する互いに継続接続された複
数個の第２の遅延回路と、該入力信号及び該複数
個の第２の遅延回路の各出力信号に重み付け係数
を別々に付与する複数個の第２の係数回路と、該
複数個の第２の係数回路の各出力信号を夫々加算
合成してデイエンフアシス特性が付与された信号
を出力する第２の加算器とより構成したことを特
徴とする記録再生装置。 ２ 該バツクワード型のプリエンフアシス回路と
該バツクワード型のデイエンフアシス回路とは、
夫々該フオワード型のプリエンフアシス回路と該
フオワード型のデイエンフアシス回路とを有する
記録再生装置に接続されるアダプタとして構成さ
れることを特徴とする特許請求の範囲第１項記載
の記録再生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166800A JPS5956204A (ja) | 1982-09-25 | 1982-09-25 | 記録再生装置 |
| US06/534,638 US4587576A (en) | 1982-09-25 | 1983-09-22 | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system |
| NL8303273A NL8303273A (nl) | 1982-09-25 | 1983-09-23 | Stelsel voor verwerking van videosignalen. |
| FR8315143A FR2533787B1 (fr) | 1982-09-25 | 1983-09-23 | Systeme de traitement de signal video |
| DE19833334675 DE3334675A1 (de) | 1982-09-25 | 1983-09-24 | Videosignal-verarbeitungsanordnung |
| GB08325652A GB2128854B (en) | 1982-09-25 | 1983-09-26 | Video signal processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166800A JPS5956204A (ja) | 1982-09-25 | 1982-09-25 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956204A JPS5956204A (ja) | 1984-03-31 |
| JPH0156591B2 true JPH0156591B2 (ja) | 1989-11-30 |
Family
ID=15837909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166800A Granted JPS5956204A (ja) | 1982-09-25 | 1982-09-25 | 記録再生装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4587576A (ja) |
| JP (1) | JPS5956204A (ja) |
| DE (1) | DE3334675A1 (ja) |
| FR (1) | FR2533787B1 (ja) |
| GB (1) | GB2128854B (ja) |
| NL (1) | NL8303273A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030295A (ja) * | 1983-07-29 | 1985-02-15 | Victor Co Of Japan Ltd | 搬送色信号の記録再生装置 |
| JPS61159876A (ja) * | 1984-12-29 | 1986-07-19 | Victor Co Of Japan Ltd | 雑音除去回路 |
| JPS6258793A (ja) * | 1985-09-03 | 1987-03-14 | Victor Co Of Japan Ltd | テレビジヨン信号の同時化回路 |
| US4750037A (en) * | 1985-10-07 | 1988-06-07 | Victor Company Of Japan, Ltd. | Noise reduction system for video signal |
| US5737478A (en) * | 1987-05-15 | 1998-04-07 | Canon Kabushiki Kaisha | Recording apparatus for recording a first and a second information signal |
| JP2531699B2 (ja) * | 1987-09-08 | 1996-09-04 | 株式会社日立製作所 | 波形等化方式及び装置 |
| US5097336A (en) * | 1987-09-22 | 1992-03-17 | Canon Kabushiki Kaisha | Signal processing apparatus |
| JPH02121574A (ja) * | 1988-10-31 | 1990-05-09 | Nippon Television Network Corp | Ｔｖ垂直周波数信号の振幅特性の改善方式 |
| JPH0445671A (ja) * | 1990-06-12 | 1992-02-14 | Sony Corp | テレビジョン信号の輪郭強調回路 |
| JPH0468923A (ja) * | 1990-07-09 | 1992-03-04 | Sony Corp | ノンリニアプリエンファシス・デエンファシスシステム |
| US5321518A (en) * | 1991-06-07 | 1994-06-14 | Matsushita Electric Industrial Co., Ltd. | Video signal recording and reproducing apparatus using an added specific signal during recording |
| KR20050076981A (ko) * | 2004-01-26 | 2005-07-29 | 엘지전자 주식회사 | 엠퍼시스 회로 |
| US7531989B2 (en) * | 2005-11-02 | 2009-05-12 | 02Micro International Ltd. | Battery fuel gauge circuit |
| US7375573B2 (en) * | 2006-05-25 | 2008-05-20 | Micron Technology, Inc. | De-emphasis system and method for coupling digital signals through capacitively loaded lines |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428981Y2 (ja) * | 1974-06-17 | 1979-09-17 | ||
| JPS5412714A (en) * | 1977-06-29 | 1979-01-30 | Matsushita Electric Ind Co Ltd | Recorder-reproducer |
| JPS55117712A (en) * | 1979-02-28 | 1980-09-10 | Matsushita Electric Ind Co Ltd | Noise reduction circuit of video signal recording and reproducing device |
| DE2950764A1 (de) * | 1979-12-17 | 1981-07-23 | Basf Ag, 6700 Ludwigshafen | Anordnung zur entzerrung eines breitbandsignals, insbesondere eines videosignals mit oder ohne farbinformation in einem signal-aufzeichnungs/wiedergabe-system |
| US4385326A (en) * | 1980-06-26 | 1983-05-24 | Rca Corporation | Video disc systems with plural preemphasis/deemphasis networks |
| US4316210A (en) * | 1980-08-28 | 1982-02-16 | Rca Corporation | Video signal processing apparatus |
-
1982
- 1982-09-25 JP JP57166800A patent/JPS5956204A/ja active Granted
-
1983
- 1983-09-22 US US06/534,638 patent/US4587576A/en not_active Expired - Lifetime
- 1983-09-23 NL NL8303273A patent/NL8303273A/nl not_active Application Discontinuation
- 1983-09-23 FR FR8315143A patent/FR2533787B1/fr not_active Expired
- 1983-09-24 DE DE19833334675 patent/DE3334675A1/de active Granted
- 1983-09-26 GB GB08325652A patent/GB2128854B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
Also Published As
| Publication number | Publication date |
|---|---|
| US4587576A (en) | 1986-05-06 |
| GB2128854A (en) | 1984-05-02 |
| DE3334675A1 (de) | 1984-03-29 |
| NL8303273A (nl) | 1984-04-16 |
| GB8325652D0 (en) | 1983-10-26 |
| GB2128854B (en) | 1985-12-04 |
| FR2533787A1 (fr) | 1984-03-30 |
| FR2533787B1 (fr) | 1987-11-20 |
| JPS5956204A (ja) | 1984-03-31 |
| DE3334675C2 (ja) | 1987-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0156591B2 (ja) | ||
| US4618893A (en) | Noise reducing system for video signal | |
| JPH039679B2 (ja) | ||
| US4607285A (en) | Noise reducing system for video signal | |
| JPH0241951B2 (ja) | ||
| US4750037A (en) | Noise reduction system for video signal | |
| EP0365330B1 (en) | Magnetic reproducing apparatus | |
| US4802016A (en) | Video noise reduction system with signal emphasis preceding FM modulation upper-band luminance | |
| JPH0215464A (ja) | 磁気録画再生装置 | |
| JPH0142559B2 (ja) | ||
| JPH02131088A (ja) | 輝度信号処理回路 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JPH05325406A (ja) | 情報信号の記録再生装置 | |
| JP2831996B2 (ja) | 信号記録装置 | |
| JPS5946046B2 (ja) | 記録再生装置 | |
| JP2591356B2 (ja) | 記録再生装置 | |
| JPH01220585A (ja) | ビデオ信号処理装置 | |
| JPH01309582A (ja) | 映像信号処理回路 | |
| JPH01192062A (ja) | 磁気録画再生装置 | |
| JP2834140B2 (ja) | 映像信号記録方法 | |
| JPH04291578A (ja) | 非線形エンファシス装置 | |
| JPH0439148B2 (ja) | ||
| JPS61269485A (ja) | 映像信号処理回路 | |
| JPH0548928A (ja) | 映像信号処理装置 | |
| JPS61182385A (ja) | 信号処理装置 |