FR2533787A1 - Systeme de traitement de signal video - Google Patents

Abstract

LE SYSTEME DE TRAITEMENT DE SIGNAL VIDEO EST PREVU POUR ETRE APPLIQUE A UN SYSTEME D'ENREGISTREMENT ET DE REPRODUCTION QUI ENREGISTRE UN SIGNAL VIDEO SUR UN SUPPORT D'ENREGISTREMENT ET REPRODUIT LE SIGNAL VIDEO ENREGISTRE SUR LE SUPPORT D'ENREGISTREMENT. LE SYSTEME DE TRAITEMENT COMPREND DES MOYENS DE PREACCENTUATION 12 ET DES MOYENS DE DESACCENTUATION 22. LES MOYENS DE PREACCENTUATION 12 COMPRENNENT UN CIRCUIT DE PREACCENTUATION DE TYPE DIRECT EN AVANT 14 ET UN CIRCUIT DE PREACCENTUATION DE TYPE INVERSE EN ARRIERE 13. LES MOYENS DE DESACCENTUATION 22 COMPRENNENT UN CIRCUIT DE DESACCENTUATION DE TYPE DIRECT EN AVANT 24 ET UN CIRCUIT DE DESACCENTUATION DE TYPE INVERSE EN ARRIERE 23.

Description

i La présente invention concerne de manière générale des

systèmes de traitement de signaux vidéo, et elle s'appli-

que plus particulièrement à un système de traitement de signal vidéo pour un système de traitement de signal qui effectue une préaccentuation dans un système d'enregistre-

ment qui enregistre un signal vidéo sur un support dtenre-

gistrement et effectue une désaccentuation dans un système de reproduction qui reproduit le signal enregistré sur le

support d'enregistrement O Le système de traitement de si-

gnal conforme à la présente invention peut amener le niveau

de dépassement d'un signal de sortie d'un circuit de pré-

accentuation jusqu'à un niveau relativement bas (niveau de

suppression), et il est inutile d'écrêter fortement le ni-

veau du signal de sortie du circuit de préaccentuation.

De manière générale, dans un système de traitement de signal vidéo qui effectue une préaccentuation vis-à-vis du signal dans le système d'enregistrement et effectue une désaccentuation dans le système de reproduction, le signal vidéo d'entrée qui doit être reproduit est tout d'abord appliqué à un circuit de préaccentuation du système d'en registrement afin d'accentuer la composante haute fréquence du signal vidéo d'entrée Le signal de sortie du circuit de préaccentuation est appliqué à un circuit d 1 écrêtage

dans lequel le niveau du signal est écrêté pour que le ni-

veau à l'extrémité pointue du dépassement du signal nex-e cède pas un niveau prédéterminé Le signal de sortie du circuit d'eécrêtage est appliqué à un circuit de modulation

de fréquence dans lequel une porteuse est modulée en fré-

quence par ce signal Le signal vidéo modulé en fréquence de sortie du circuit de modulation de fréquence est enres

gistré sur une bande magnétique à l'aide d'une tête magné-

tique Dans le système de reproduction, le signal qui est

reproduit à partir de la bande magnétique par l'int-ermé-

diaire de la tête magnétique est appliqué à un circuit de démodulation de fréquence dans lequel le signal reproduit est démodulé Le signal de sortie démodulé du circuit de démodulation de fréquence est appliqué à un circuit de désaccentuation dans lequel la composante haute fréquence qui avait été accentuée dans le circuit de préaccentuation du système d'enregistrement est désaccentuée ou atténuée

afin de remettre le signal vidéo sous sa forme d'origine.

Le signal de sortie du circuit de désaccentuation est ob-

tenu sous la forme du signal vidéo reproduit.

Comme cela est bien connu, le rapport signal sur bruit (S/B) se détériore vis-à-vis des composantes de fréquence supérieure du signal vidéo modulé en fréquence par les

opérations d'enregistrement et de reproduction du signal.

Ainsi, le rapport S/B dans les hautes fréquences peut être amélioré en accentuant dans le circuit de préaccentuation le niveau de la composante haute fréquence, comme décrit ci-dessus, et en augmentant le facteur de modulation

vis-à-vis des hautes fréquences.

Le circuit de préaccentuation connu est conçu pour

atténuer la composante basse fréquence vis-à-vis de la com-

posante haute fréquence du signal vidéo d'entrée par l'in-

termédiaîre d'un filtre comportant un condensateur et des résistances Par ailleurs, le circuit de désaccentuation connu est conçu pour davantage supprimer la composante

haute fréquence du signal vidéo d'entrée que les compo-

santes basses fréquences par l'intermédiaire d'un fiitre comportant un condensateur et des résistances De tels circuits connus de préaccentuat on et de désaccentuation qui utilisent chacun un filtre comportant un condensateur

et des résistances peuvent être considérés comme un cir-

cuit effectuant une pondération vis-à-vis d'une informa-

tion obtenue avant l'information actuelle et ajoutant une telle information pondérée à l'information actuelle Dans

la présente description, le type de circuit qui effectue

une pondération vis-à-vis de l'information obtenue avant l'information actuelle et qui ajoute, de cette façon, une telle information pondérée à l'information actuelle est appelé circuit "de type direct en avant" En tant que

filtre de type direct en avant autre que les filtres ci-

dessus comportant un condensateur et des résistances, il existe un filtre transversal de type direct en avant com-

portant plusieurs circuits retard, plusieurs multiplica-

teurs de coefficient ainsi qu'un additionneur.

Toutefois, dans le circuit connu de préaccentuation

utilisant un filtre quelconque du type ci-dessus, un dé-

passement important est introduit au niveau de la montée et de la descente du signal préaccentué si un signal de

forme carrée est soumis-à une telle préaccentuation Lors-

qu'un dépassement important dépassant un certain niveau

existe dans le signal préaccentué, un phénomène dit d'in-

version se produit si un signal vidéo modulé en fréquence obtenu en modulant en fréquence une porteuse par un tel signal préaccentué est enregistré sur la bande magnétique

puis reproduit à partir de celle-ci Le phénomène d'inver-

sion est le phénomène dans lequel s'inversent le noir et le blanc au niveau de parties de l'image reproduite qui correspondent aux dépassements En conséquence, de manière à empêcher l'apparition d'un tel phénomène d'inversion on prévoyait dans le circuit connu, un circuit d'écrêtage

entre le circuit de préaccentuation et le circuit de modu-

lation de fréquence Un tel circuit écrêtait le niveau du

signal de telle manière que le niveau, à l'extrémité poin-

tue du dépassement du signal ne dépassait pas un niveau prédéterminé. Cependant, si le circuit d'écrêtage écrête fortement le dépassement du signal préaccentué afin d'empêcher

l'apparition du phénomène d'inversion, la qualité de l'ima-

ge reproduite se déteriore au niveau des parties qui cor-

respondent aux dépassements qui ont été fortement écrêtés.

La présente invention a ainsi pour objet: un système de traitement de signal vidéo qui est

nouveau et particulièrement utile et dans lequel les in-

convénients décrits ci-dessus ont été éliminés; un système de traitement de signal vidéo dans lequel le système d'enregistrement comprend une liaison en série d'un circuit de préaccentuation de type direct en avant qui effectue une pondération vis-à-vis d'une information d'entrée passée obtenue avant l'information actuelle et

ajoute une telle information pondérée à l'information ac-

tuelle de sortie ainsi qu'un circuit de préaccentuation

du type ci-après appelé "type inverse en arrière" qui ef-

fectue une pondération vis-à-vis d'une information d'entrée future obtenue après un temps de sortie o une information de sortie est obtenue et ajoute une telle information

pondérée à l'information de sortie, le système de repro-

duction comprenant une liaison en série d'un circuit de désaccentuation de type direct en avant et un circuit de

désaccentuation de type inverse en arrière lequel effec-

tue une pondération vis-à-vis d'une information d'entrée future qui est obtenue après un temps de sortie o une information est obtenue et ajoute une telle information

pondérée à l'information de sortie.

Conformément au système de la présente invention, le

circuit de préaccentuation et le circuit de désaccentua-

tion comprennent chacun une liaison en série de circuits

de type direct en avant et de type inverse en arrière.

Le niveau de dépassement du signal vidéo de sortie du cir-

cuit de préaccentuation peut ainsi être supprimé ou plu-

tôt amené à un niveau faible par rapport à ce que l'on obtient avec le circuit connu, et cela sans détériorer l'effet d'amélioration sur le rapport S/B du signal vidéo

dans les hautes fréquences qui est obtenu par les opéra-

tions de préaccentuation et de désaccentuation Il est

pour cette raison peu probable que le phénomène d'inver-

sion se produise Il n'existe en outre aucune détérioration dans la qualité de l'image provoquée par l'écrêtage effectué dans un circuit d'écrêtage qui écrête le niveau du signal vidéo de sortie du circuit de préaccentuation

pour l'amener à un niveau inférieur à un niveau prédéter-

miné, du fait qu'il n'est pas nécessaire de fortement écrêter le niveau du signal vidéo.

Diverses autres caractéristiques de 19 invention res-

sortent d'ailleurs de la description détaillée qui suit.

Des formes de réalisation de l'objet de l'invention sont représentées, à titre d'exemples non limitatifs, au

dessin annexé.

Les fig 1 A et l B sont des schémas synoptiques illus-

trant respectivement une forme de réalisation d'un système d'enregistrement et d'un système de reproduction d'un

système de traitement de signal vidéo conforme à la pré-

sente invention.

La fig 2 est un schéma synoptique d'une forme de réa-

lisation du circuit de préaccentuation de type inverse en arrière illustré à la fig 1 A. La fig 3 est un schéma synoptique d'un exemple du

circuit de préaccentuation de type direct en avant illus-

tré à la fig l A -

La fig 4 est un schéma synoptique d'une forme de réalisation du circuit de désaccentuation de type inverse en arrière illustré à la fig l B. La fig 5 est un schéma synoptique d'un exemple du

circuit de désaccentuation de type direct en avant illus-

tré à la fig l B. Les fig 6 (A) à 6 (E) sont des graphiques permettant d'expliquer les formes des signaux d'entrée et de sortie

du circuit de préaccentuation.

Les fig 7 (A) & 7 (E) sont des graphiques permettant d'expliquer les formes des signaux d'entrée et de sortie

du circuit de désaccentuation.

La fig 8 est un schéma de réalisation d'une variante du circuit de préaccentuation de type inverse en arrière

2533787.

illustré à la fig 2.

La fig 9 est un schéma d'une forme de réalisation d'un multiplicateur de coefficient se trouvant dans le

circuit de la fig 8.

La fig 10 est un schéma de réalisation du circuit

de désaccentuation du type inverse en arrière de la fig 3.

La fig 11 est un schéma synoptique d'un circuit de préaccentuation dans lequel sont combinés des circuits de

type inverse en arrière et direct en avant.

La fig 12 est un schéma synoptique d'un circuit de désaccentuation dans lequel sont combinés des circuits de

type inverse en arrière et direct en avant.

La fig 13 est un schéma synoptique d'une autre forme

de réalisation d'un circuit de préaccentuation.

La fig 14 est un schéma synoptique d'une autre forme

de réalisation d'un circuit de désaccentuation.

Une forme de réalisation d'un système d'enregistrement de signal vidéo du circuit de traitement de signal vidéo selon la présente invention est illustrée à la fig 1 A, une forme de réalisation d'un système de reproduction étant illustrée à la fig l B Tout d'abord, à la fig IA, un signal vidéo qui doit être enregistré est appliqué par une borne d'entrée 11 sur un circuit de préaccentuation 12 qui constitue une partie essentielle du système conforme à la présente invention Le signal vidéo appliqué au circuit

de préaccentuation 12 est successivement fourni à un cir-

cuit de préaccentuation de type inverse en arrière 13 et à un circuit de préaccentuation de type direct en avant 14

qui sont reliés en série et forment le circuit de préac-

centuation 12 Le signal vidéo dont la composante haute fréquence est accentuée est appliqué à un modulateur de fréquence 15 dans lequel la fréquence du signal module une porteuse Le signal vidéo modulé en fréquence de sortie du modulateur de fréquence 15 est enregistré sur une bande

magnétique 17 par l'intermédiaire d'une tête magnétique 16.

A la fig l B, le signal, qui a été enregistré sur la bande magnétique 17 de la manière décrite ci-dessusq est

reproduit par la tête magnétique 16 Le signal ainsi re-

produit à partir de la tête magnétique 16 est appliqué à un démodulateur de fréquence 21 dans lequel le signal est démodulé Le signal vidéo ainsi démodulé est appliqué à un circuit de désaccentuation 22 qui constitue une partie essentielle de la présente invention Le signal démodulé

appliqué au circuit de désaccentuation 22 est fourni suc-

cessivement à un circuit de désaccentuation de type inver-

se en arrière 23 et à un circuit de désaccentuation de

type direct en avant 24 qui sont reliés en série et cons-

tituent le circuit de désaccentuation 220 Le signal -vidéo dont la composante haute fréquence a été supprimée et qui est ramené à sa forme d'origine est obtenu sur une borne

de sortie 25 en tant que signal vidéo reproduit.

Une forme de réalisation du circuit de préaccentuation de type inverse en arrière 13 du circuit de préaccentuation 12 illustré à la fig 1 A est représentée à la fig 2 Des circuits retard 321, 322,, 32 n 1, et 32 n, présentant respectivement des temps de retard tn, tn_ 1,,t 2 et tl, sont reliés en série entre une borne d'entrée 31 qui-reçoit le signal vidéo provenant de la borne d'entrée 11 et un additionneur 35 Les entrées des circuits à retard 321 à 32 N sont reliées respectivement à des différentiateurs 331, 332 et 33 n La sortie du circuit retard 33 N est reliée à un différentiateur 33 N + 1 o Les signaux de sortie des

différentiateurs 331 à 33 n+ 1 sont appliqués chacun à l'ad-

ditionneur 35 par l'intermédiaire de multiplicateurs de coefficient 34 1, 342,,34 N et 34 n+ 1 Les multiplicateurs de coefficient 341 à 34 N + 1 multiplient respectivement par des coefficients an, anl, -a 2, a et a les signaux de sortie des différentiateurs 33 a à 33 n+ 1 et

appliquent, à l'additionneur 35, les signaux ainsi multi-

pliés L'additionneur 35 ajoute de tels signaux multipliés,

et le signal de sortie de l'additionneur 35 qui est obte-

nu sur une borne de sortie 36 est appliqué au circuit de préaccentuation de type direct en avant 14 Les valeurs des temps de retard des circuits retard 32 à 32 N peuvent être les mêmes Cependant, dans la présente forme de réa- lisation, les temps de retard sont choisis tels qu'existe

la relation t > t tl En outre, les coef-

ficients des multiplicateurs de coefficients 341 à 34 + 1 sont choisis tels qu'existe la relation

ao> al >anl >na.

Dans le circuit de préamplification de type inverse

en arrière 13 qui est conçu comme décrit ci-dessus, la com-

posante haute fréquence du signal vidéo est accentuée vis-

à-vis de la composante basse fréquence dans les différen-

tiateurs 331 à 33 n+ 1 On obtient en outre une caractéristi-

que de préaccentuation déterminée à l'avance en réglant chacun des coefficients des multiplicateurs de coefficients 34 à 34 n+ 1 à des valeurs prédéterminées et en effectuant 1 n+ 1 une pondération On suppose dans ce qui suit que le temps "actuel" représente un temps de sortie lorsque le signal vidéo est obtenu à partir du circuit retard 32 N après avoir

été retardé d'un temps de retard (tn + tn 1 + * + t 2 + tl).

Alors, les signaux vidéo qui seront obtenus aux temps (t 1 +t 2 + tn-l + tn), t (t 1 + t 2) et t 1 après le temps actuel, c'est-à-dire dans le futur par rapport au temps actuel, sont

obtenus respectivement à partir du c 8 té d'entrée du cir-

cuit retard 321 et des côtés de sortie des circuits retard

321 à 32 nl.

Lorsqu'un signal présentant la forme illustrée à la fig 6 (A) est appliqué à la borne d'entrée 31 du circuit de préaccentuation de type inverse en arrière 13, on obtient sur la borne de sortie 36 un signal présentant une forme dans laquelle la composante haute fréquence est accentuée

comme illustré à la fig 6 (D).

Le signal obtenu sur la borne de sortie 36 est appliqué

à une borne d'entrée 41 d'une-forme de réalisation du cir-

cuit de préaceentuation de type direct en avant 14 illus-

tré à la fig 3 La présente forme de réalisation du cir-

cuit de préaccentuation de type direct en avant 14 est conçue en tant que filtre transversal. Le signai vidéo qui est appliqué à la borne d'entrée 41 est fourni directement à un additionneur 45 et il est également appliqué à un différentiateur 42 dans lequel la composante haute fréquence du signal vidéo est accentuée par rapport à la composante basse fréquence Le signal de sortie du différentiateur 42 est amené successivement à

traverser N circuits retard 431 à 43 N qui présentent res-

pectivement des temps de retard tl, t 2, et tn et est retardé d'un temps de retard (t 1 + t 2 +oo tn) La sortie du circuit retard 43 est appliquée à un multiplicateur

de coefficient 44 n+ 1 dans lequel un coefficient an multi-

plie le signal En outre, chacune des sorties du diffé-

rentiateur 42 et des circuits retard 431 43 n_ 1 est res-

pectivement reliée à des multiplicateurs de coefficient

2044 à 4

441 à 44 n-I De tels multiplicateurs de coefficient 441 44 n_ 1 multiplient respectivement par des coefficients a O à an_ 1 les signaux d'entrée respectifs, et chacune des sorties de multiplicateurs de coefficient-441 à 44 n_ 1 est reliée à l'additionneur 45 L'additionneur 45 ajoute les signaux qui lui sont appliqués et produit un signal de sortie sur une borne de sortie 46 Dans le circuit de préaccentuation de type direct en avant 14 qui est conçu comme décrit plus haut, l'addie tionneur 45 ajoute 9 au signal vidéo actuel qui est obtenu sur la borne d'entrée 41, des signaux qui sont obtenus en pondérant chacun des signaux vidéo différentiés à des temps tl, (t 1 + t 2),, (t 1 + t 2 +o +>tné) avant le temps actuel, c'est-à-dire dans le passé par rapport au temps actuel Un signal auquel est donné une caractéristique de préaccentuation est ainsi obtenu à partir du circuit de

préaccentuation de type direct en avant 14.

Le circuit de préaccentuation de type direct en avant 14 utilise l'information d'entrée actuelle et passée afin d'obtenir un signal auquel est donnée une caractéristique de préaccentuation actuelle Le circuit de préaccentuation de type direct en avant 14 effectue ainsi un traitement

de signal de type direct en avant qui est conforme à l'é-

coulement du temps.

Lorsque le signal présentant la forme illustrée à la fig 6 (A) est appliqué à la borne d'entrée 41, on obtient sur une borne de sortie 46 un signal présentant une forme dans laquelle la composante haute fréquence est accentuée

comme illustré à la fig 6 (C).

Chacun des temps de retard t à t des circuits re-

n I tard 321 à 32 N l'intérieur du circuit de préaccentuation de type inverse en arrière 13 illustré à la fig 2 est prévu selon une séquence inverse à chacun des temps de retard t à tn des circuits retard 321 à 43 N à ltintérieur du circuit de préaccentuation de type direct 14 en avant illustré à la fig 3 o En outre, chacun des coefficients de pondération an à -a des multiplicateurs de coefficient 341 à 34 n+ 1 à l'intérieur du circuit de préaccentuation de type inverse en arrière 13 est prévu selon une séquence inverse à chacun des coefficients de pondération a à an

des multiplicateurs de coefficients 44 à 44 n+ 1 à l'inté-

1 n+l rieur du circuit de préaccentuation de type direct en

avant 14, et la polarité de chacun des coefficients de pon-

dération des multiplicateurs de coefficients 34 à 1 34 n+ 1 est opposée à la polarité de chacun des coefficients de pondération des multiplicateurs de coefficients 441 à

44 n+ 1 En conséquence, pour une même forme de signal d'en-

trée, la forme du signal de sortie du circuit de préaccen-

tuation de type inverse en arrière 13 et la forme du signal de sortie du circuit de préaccentuation de type direct en avant 14 sont symétriques par rapport à la base de temps,

comme cela se voit bien en comparant les fig 6 (D) et 6 (C).

Les facteurs d'amélioration du rapport S/B du circuit de

préaccentuation de type inverse en arrière 13 et du cir-

cuit de préaccentuation de type direct en avant 14 sont réglés pour Atre essentiellement les mêmes. De manière connue 9 un circuit de préaccentuation est

constitué uniquement à partir d'un circuit de préaccentua-

tion de type inverse en arrière ou d'un circuit de préacu centuation de type direct en avant C'est pourquoi pour la forme de signal d'entrée illustrée à la fig 6 (A), la forme du signal de sortie du circuit de préaccentuation de type connu devient comme illustré à la fig 6 (B) o Si le degré de préaccentuation est augmenté dans un tel circuit

de préaccentuation de type connu afin d'obtenir un fac-

teur d'amélioration du rapport S/B désiré, les dépassements dans la forme du signal illustré à la fig 6 (B) deviennent

plus grands Cependant, lorsque les dépassements sont im-

portants, le phénomène d'inversion décrit précédemment se produit alors Le signal préaccentué était ainsi amené à passer à travers un circuit d'écrêtage afin dtempêcher l'apparition d'un tel phénomène deinversiono Toutefois, si les dépassements sont écrêtés, la qualité de l'image est

alors détériorée.

Par ailleurs, conformément au système de la présente invention, le circuit de préaccentuation de type inverse

en arrière 13 et le circuit de préaccentuation de type di-

rect en avant 14 sont reliés en série Ainsi, conformément à la disposition ci-dessus, le degré de préaccentuation

qui est nécessaire pour obtenir le facteur désiré d'amélio-

ration du rapport S/B peut être faible par rapport au

degré de préaccentuation nécessaire dans le circuit de pré-

accentuation de type connu constitué uniquement à partir d'un circuit de préaccentuation de type direct en avant,

par exemple En outre, pour une même forme de signal d'en-

trée, les positions o se produisent les dépassements dans les signaux de sortie des circuits de préaccentuation de type inverse en arrière et de type direct en avant 13 et 14 diffèrent comme on peut le voir d'après les fig 6 (D) et 6 (C) En conséquence, lorsque le signal présentant la forme illustrée à la fig 6 (A) est appliqué à la borne d'entrée 31, la forme du signal de sortie du circuit de

préaccentuation de type direct en avant 14 nui est appli-

qué au modulateur de fréquence 15 prend l'aspect illustré à la fig 6 (E) Comme on peut le voir d'après la fig 6 (E), il est possible de réduire la hauteur des dépassements

par rapport à la forme du signal illustré à la fig 6 (B).

Par conséquent et conformément au système de la présente invention, le phénomène d'inversion n'est pas susceptible

de se produire De plus, il est inutile d'écrêter les dé-

passements ou, même si un tel écrêtage est nécessaire, l'écrêtage qui est nécessaire est excessivement faible par rapport à l'écrêtage qui était nécessaire dans le circuit de préaccentuation connu La qualité de l'image ne sera pas

détériorée par un tel écrêtage excessivement faible.

On décrit maintenant la réalisation du circuit de dé-

saccentuation 22 Le signal vidéo démodulé obtenu à la sortie du démodulateur de fréquence 21 est successivement appliqué au circuit de désaccentuation de type inverse en arrière 23 et au circuit de désaccentuation de type direct

en avant 24 Une forme de réalisation du circuit de désac-

centuation de type inverse en arrière 23 est illustrée à la fig 4, tandis qu'une forme de réalisation du circuit de désaccentuation de type direct en avant 24 est illustrée à la fig 5 Le circuit de désaccentuation 22 donne au

signal une caractéristique de désaccentuation qui est com-

plémentaire à la caractéristique de préaccentuation donnée dans le circuit de préaccentuation 12 Le signal auquel est donné cette caractéristique de préaccentuation est obtenu

sur la borne de sortie 25.

Le circuit de désaccentuation de type inverse en arrière 23 illustré à la fig 4 comporte N circuits retard 521 à 52 N des multiplicateurs de coefficient 531 à 53 n+ 1 ainsi qu'un additionneur 54 Les N circuits retard 521 à 52 N présentent respectivement des temps de retard Tn à T et sont reliés en série Les circuits retard 521 à 52 n retardent respectivement le signal vidéo démodulé d'entrée

qui est appliqué sur une borne d 8 entrée 51 o Le multipli-

cateur de coefficient 531 multiplie par un coefficient de pondération bn le signal vidéo démodulé d'entrée Les mule

tiplicateurs de coefficient 532 à 53 n+ 1 multiplient res-

pectivement, par des coefficients de pondération bn 1 à b 0, les signaux de sortie respectifs des circuits retard 521 a 52 n Les signaux de sortie des multiplicateurs de coefficient 531 a 53 n+ 1 sont ajoutés dans l'additionneur 54, et le signal de sortie correspondant est produit sur

une borne de sortie 55.

On suppose qugun temps de référence est le temps ou

on obtient 1 signal de sortie du multiplicateur de poef-

ficient 53 n+ 1 Dans ce case le circuit de désaccentuation de type inverse en arrière 23 est un circuit qui effectue une pondération par rapport art signaux vidéo aux temps T 1, (T 1 + T 2), o et (T 1 T 2 o o T) après ce temps de référence, c'est-à-dire dans le futur par rapport au temps de références et ajoute les signaux vidéo ainsi pondérés

au signal vidéo et cela au temps de référence qui est obte-

nu à partir du multiplicateur de coefficient 53 n+ 1 En

conséquence, comme dans le cas du circuit de préaccentua-

tion de type inverse en arrière 13 décrit plus haut, le circuit de désaccentuation de type inverse en arrière 23 utilise l'information future obtenue après linformation

actuelle et effectue un traitement de signal qui est con-

traire à l'écoulement du temps Ainsi, lorsqu'un signal de la forme illustrée à la fig 7 (A) est appliqué à la borne d'entrée 51, on obtient, sur la borne de sortie 55 du circuit de désaccentuation 23 illustré à la fig 4, un signal de la forme représentée à la fig 7 (D) D'autre part, si le même signal que celui illustré à la fig 7 (A) est appliqué à un circuit de désaccentuation de type connu

constitué uniquement à partir d'un circuit de désaccentua-

tion de type direct en avant, le signal de sortie prend alors la forme illustrée à la fig 7 (B) Les coefficients des multiplicateurs de coefficient 531 a 53 n+ 1 sont choisis 1 n+ 1 E tels qu'existe la relation bn < b 1 < < b 1 bo En outre, les valeurs des temps de retard des circuits retard -

521 à 52 peuvent être les mêmes Toutefois, dans le pré-

n sent mode de réalisation, les temps de retard sont choisis tels qu'existe la relation T 1 / T 2 < T 1 < T. 1 '% 2 \ <Tî n T Le circuit de désaccentuation de type direct en avant

24 illustré à la fig 5 est conçu en tant que filtre trans-

versal et comprend N circuits retard 621 62 n, des multi-

plicateurs de coefficient 631 à 63 n+l ainsi qu'un addition-

neur 64 Les N circuits retard 621 à 62 N présentent respec- tivement des temps de retard T 1 à Tn et sont reliés en

série Les circuits retard 621 à 62 N retardent respective-

ment le signal d'entrée qui est appliqué sur une berne d'entrée 61 Le multiplicateur de coefficient 631 multiplie

par un coefficient de pondération b le signal d'entrée.

o Les multiplicateurs de coefficient 632 à 63 n+ 1 multiplient respectivement par des coefficients b 1 à bn les signaux de sortie respectifs des circuits retard 621 à 62 n Les signaux de sortie des multiplicateurs de coefficient 631 à 63 N 1

sont ajoutés dans l'additionneur 64, et le signal de sor-

tie correspondant est produit sur une borne de sortie 65.

* Comme dans le cas du circuit de préaccentuation de type direct en avant 14 décrit précédemment en liaison avec la fig 3, le circuit de désaccentuation de type direct en avant 24 utilise l'information d'entrée actuelle et passée afin d'obtenir la forme du signal de sortie actuel, et il

effectue un traitement de signal qui est conforme à 'lécou-

lement du temps.

Chacun des temps de retard T 1 a T des circuits retard 621 à 62 à l'intérieur du circuit de désaccentuation de

type direct en avant 24 est prévu selon une séquence in-

verse à chacun des temps de retard T à T des circuits n i retard 521 à 53 à l'intérieur du circuit de désaccentua tion de type inverse en arrière 23 En outre, chacun des coefficients de pondération b à b des multiplicateurs de o n

coefficients 64 à 64 N à l'intérieur du circuit de dé-

1 n+l saccentuation de type direct en avant 24 est prévu selon

une séquence inverse à chacun des coefficients de pondéra-

tion bn à b des multiplicateurs de coefficients 541 à 54 n+ 1 à l'intérieur du circuit de désaccentuation de type inverse en arrière 23 En conséquence, pour une meme forme de signal d'entrée, la forme du signal de sortie du circuit de désaccentuation de type direct-en avant 24 et la forme du signal de sortie du circuit de désaccentuation de type inverse en arrière 23 sont symétriques par rapport

à la basé de temps Il résulte de ce qui précède que lors-

que le signal présentant la forme illustrée à la fig 7 (A) est appliqué à la borne d'entrée 61, on obtient sur la borne de sortie 65 un signal présentant la forme illustrée à la fig 7 (C) et qui est complémentaire à la forme du signal illustré à la fig 7 (D) o Ainsi, lorsque le signal de forme carrée illustré à la fig 7 (A) est appliqué au circuit de désaccentuation 22 comprenant le circuit de désaccentuation

de type inverse en arrière 23 et le circuit de désaccentua-

tion de type direct en avant 24, un signal de désaccentua-

tion présentant la forme illustrée à la fig 7 (E) est pro-

duit à la sortie du circuit de désaccentuation 22 Comme on peut le voir d'après la fig 7 (E);la composante haute fréquence du signal est supprimé Par conséquent, le signal qui est préaccentué comme illustré à la fig 6 (E) dans le système d'enregistrement est désaccentué dans les circuits de désaccentuation 23 et 24 et ramené à la forme du signal

carré illustré à la fig 6 (A) ou à la fig 7 (A).

Dans le circuit de préaccentuation de type inverse

en arrière 13 illustré à la fig 2, on peut ne pas utili-

ser les différentiateurs 331 à 33 n+ 1 Un schéma de réali-

sation du circuit de préaccentuation de type inverse en arrière i 3 ne comprenant pas les différentiateurs est il- lustré à la fig 8 A la fig 8, les éléments qui sont les mêmes que les éléments correspondants de la fig 2 sont

désignés par les mêmes références Les sorties des multi-

plicateurs de coefficient 341 a 34 n+ 1 sont reliées à une borne d'entrée inverseuse d'un amplificateur opérationnel 71 qui constitue l'additionneur 35 Le signal de sortie du

circuit retard 32 N est appliqué au multiplicateur de coef-

ficient 34 n+, et il est également appliqué à une borne d'entrée non inverseuse de l'amplificateur opérationnel 71 par l'intermédiaire d'un circuit retard 32 n+l La sortie de l'amplificateur opérationnel 71 est reliée à sa borne

d'entrée inverseuse par l'intermédiaire d'une résistance.

Le signal de sortie de l'amplificateur opérationnel 71 est obtenu sur la borne de sortie 36 en tant que signal de sortie du circuit de préaccentuation de type inverse en arrière 13 Dans la présente forme de réalisation, chacun des circuits retard 321 à 32 n+ présente le même temps de 1 n+l

retard t (par exemple 0,13)sec).

Un schéma de réalisation du multiplicateur de coef-

ficient 341 est illustré à la fig 9, multiplicateur de

coefficient 341 qui comprend des transistors Q 1 et Q 2, des ré-

sistances R 1 à R 6 et un condensateur C 1 qui sont reliés comme illustré à la fig 9 Les autres multiplicateurs de

coefficients 342 à 34 n+ 1 sont réalisés de manière analogue.

Les multiplicateurs de coefficients 341 à 34 n+ 1 sont réglés pour présenter des coefficients différents en choisissant

de manière appropriée la valeur de la résistance varia-

ble R 2.

Un schéma de réalisation du circuit de désaccentuation de type inverse en arrière 23 illustré à la fig 4 est représenté à la fig 10 A la fig 10, les éléments qui sont les mêmes que les éléments correspondants de la fig 4 sont désignés par les mêmes références Les signaux de sortie des multiplicateurs de coefficient 531 à 53 n+ 1 sont appliqués à une borne d'entrée non inverseuse d'un amplificateur opérationnel 75 qui constitue i'additionneur

54 La sortie de l'amplificateur opérationnel 75 est re-

liée à sa borne d'entrée inverseuse par l'intermédiaire

d'une résistance, La borne d'entrée inverseuse de leampli-

ficateur opérationnel 75 est mise à la masse par 1 'inter-

médiaire d'une autre résistance et d'un condensateur qui

sont reliés en série Le signal de sortie de l'amplifica-

teur opérationnel 75 est obtenu sur la borne de sortie 55 en tant que signal de sortie du circuit de désaccentuation de type inverse en arrière 23 Dans le présent mode de réalisation, chacun des circuits retard 521 à 52 présente n le même temps de retard T Un tel temps de retard T peut être le même que le temps de retard t du circuit de préac= centuation Les multiplicateurs de coefficient 531 à 53 n+ 1

peuvent également être réalisées comme illustré à la figo 9 g.

Dans la forme de réalisation décrite précédemment, le

circuit de préaccentuation comprend le circuit de préac-

centuation de type inverse en arrière 13 et le circuit de préaccentuation de type direct enavant 14 qui constituent des circuits indépendants et qui sont reliés en série, De manière analogue, le circuit de désaccentuation comprend le circuit de désaccentuation de type inverse en arrière 23 et le circuit de désaccentuation de type direct en avant 24 qui sont des circuits indépendants et qui sont reliés en série Toutefois, les circuits de type inverse en arrière et de type direct en avant peuvent être reliés

pour former un tout comme illustré aux fig 11 et 12.

La fig 11 montre un circuit de préaccentuation 12 A

en tant qu'autre forme de réalisation du circuit de préac-

centuation 12 A la fig 11, les éléments qui sont les mêmes que les éléments correspondants des fig 2 et 3 sont désignés par les mêmes références et ne sont pas décrits en détail dans ce qui suit Conformément au présent mode de réalisation, le circuit de préaccentuation correspond à un circuit dans lequel le circuit de préaccentuation de type inverse en arrière 13 illustré à la fig 2 et le

circuit de préaccentuation de type direct en avant 14 re-

présenté à la fig 3 sont reliés en un tout Le signal de

sortie du circuit retard 32 N est appliqué au différentia-

teur 33 n+ 1 et il est également appliqué à un additionneur

81 et au différentiateur 42 L'additionneur 81 est utili-

sé communément pour les additionneurs 35 et 45 illustrés aux fig 2 et 3 Les signaux de sortie des multiplicateurs de coefficient 341 à 34 n+ 1, du circuit retard 32 N et des multiplicateurs de coefficient 441 à 44 n+ 1/sont appliqués respectivement à l'additionneur 81 dans lequel de tels

signaux de sortie sont ajoutés Le signal de sortie préac-

centué de l'additionneur 81 est obtenu sur la borne de sortie 46 En conséquence, lorsque le signal présentant la forme illustrée à la fig 6 (A) est appliqué à la borne d'entrée 31, on obtient sur la borne de sortie 46 le signal

présentant la forme illustrée à la fig 6 (E) Dans le pré-

sent mode de réalisation, les différentiateurs 331 a 33 n+l

peuvent également être supprimés.

La fig 12 illustre un circuit de désaccentuation 22 A

en tant qu'autre forme de réalisation du circuit de désac-

centuation 22 A la fig 12, les éléments qui sont les mêmes que les éléments correspondants des fig 4 et 5 sont désignés par les mêmes références et ne sont pas décrits en détail dans ce qui suit Conformément au présent mode de réalisation, le circuit de désaccentuatlon correspond à un circuit dans lequel le circuit de désaccentuation de type inverse en arrière 23 illustré à la fig 4 et le circuit de désaccentuation de type direct en avant 24 représenté à la fig 5 sont reliés en un tout Le signal de sortie du circuit retard 52 est appliqué à un additionneur 92 par l'intermédiaire d'un multiplicateur de coefficient 91 qui multiplie par un coefficient bo Le signal de sortie du o

circuit retard 52 N est également appliqué au circuit re-

tard 621 Le multiplicateur de coefficient 91 est communé- ment utilisé pour les multiplicateurs de coefficient 53 n+ 1 et 531 illustrés aux fig 4 et 5 En outre, l'additionneur 92 est communément utilisé pour les additionneurs 54 et 64 représentés aux fig 4 et 5 Les signaux de sortie des multiplicateurs du coefficient 531 à 53 n, 91 et 632 à 63 n+l sont appliqués respectivement à l'additionneur 92 o ces

signaux de sortie sont ajoutés Le signal de sortie désac-

centué de l'additionneur 92 est obtenu sur la borne de sortie 65 En conséquence, lorsque le signal présentant la forme illustrée à la fig 7 (A) est appliqué à la borne d'entrée 51, on obtient sur la borne de sortie 65 le signal présentant la forme illustrée à la fig 7 (E)0 Lorsque le signal présentant la forme illustrée à la fig 6 (E) est appliqué à la borne d'entrée 51, on obtient sur la borne de sortie 65 le signal présentant la forme illustrée à la

fig 6 (A) (ou à la fig 7 (A)).

Dans chacune des formes de réalisation décrites jus-

qu'à présent, le circuit de préaccentuation de type direct en avant 14 est relié en série au niveau d'un étage suivant le circuit de préaccentuation de type inverse en arrière 13 La liaison peut toutefois être inverse, c'est-à-dire que le circuit de préaccentuation de type direct en avant 14 peut être relié en série au niveau d'un étage antérieur

au circuit de préaccentuation de type inverse en arrière 13.

De même le circuit de désaccentuation de type direct en avant 24 peut être relié en série au niveau d'un étage antérieur au circuit de désaccentuation de type inverse en arrière 23 En d'autres termes, les circuits de type inverse en arrière et de type direct en avant peuvent être

reliés en série dans n'importe quelle séquence.

En outre, dans les formes de réalisation décrites précédemment, le circuit de préaccentuation de type direct en avant 14 et le circuit de désaccentuation de type direct

en avant 24 sont chacun conçus en tant que filtre trans-

versai Cependant' les circuits 14 et 24 ne sont pas limi- tés à de tels filtres transversaux et on peut utiliser

d'autres circuits connus Par exemple, le circuit de préac-

centuation de type direct en avant 14 peut être réalisé

sous la forme d'un filtre passe-haut comprenant un conden-

sateur et des résistances, le circuit de désaccentuation de type direct en avant 24 pouvant alors être réalisé sous

la forme d'un filtre retard-avant comprenant un condensa-

teur et des résistances En outre, on peut utiliser des mé-

moires à la place des filtres ci-dessus afin d'obtenir

des caractéristiques analogues.

Supplémentairement, le circuit de préamplification de type inverse en arrière 14 et le circuit de désaccentuation

de type inverse en arrière 23 peuvent être tous deux réa-

lisés sous la forme d'un adaptateur Dans un tel cas, l'adaptateur est relié à un appareil d'enregistrement et de reproduction qui présente déjà un circuit incorporé de

préaccentuation de type direct en avant et un circuit in-

corporé de désaccentuation de type direct en avant.

La fig 13 illustre une autre forme de réalisation du circuit de préaccentuation A la fig 13, un circuit de préaccentuation de type direct en avant 102 comprend un condensateur Cll et des résistances Rll et R 12 et est de

réalisation connue Le signal vidéo d'enregistrement pro-

venant de la borne d'entrée 11 de la fig l A est appliqué à une borne d'entrée 102 La borne d'entrée 31 du circuit

de préaccentuation de type inverse en arrière 13 est re-

liée à une borne de sortie 103.

La fig 14 illustre une autre forme de réalisation du circuit de désaccentuation A la fig 14, un circuit de désaccentuation de type direct en avant 112 comprend un

condensateur C 12 et une résistance R 13 et est de cons-

truction connue Le signal de sortie du démodulateur de fréquence 21 illustré à la fig i(B) est appliqué à une borne d'entrée 111 La borne d'entrée 51 du circuit de désaccentuation de type inverse en arrière 23 est reliée

àa une borne de sortie 113.

Conformément au circuit de préaccentuation illustré à la fig 13 et au circuit de désaccentuation représenté à la fig 14, il est également possible d'obtenir de mas nière analogue-la même caractéristique désirée de préacu centuation et de désaccentuation que dans les formes de

réalisation décrites précédemment.

L'invention n'eet pas limitée aux exemples de réali= sation représentés et décrits en détail, car diverses mon difications peuvent y être apportées sans sortir de son cadre.

Claims (14)

REVENDICATIONS

1 Système de traitement de signal vidéo prévu pour

être appliqué a un système d'enregistrement et de reproduc-

tion qui enregistre un signal vidéo sur un support d'enre-

gistrement et reproduit le signal vidéo enregistré sur le

support d'enregistrement, le système de traitement de si-

gnal vidéo comprenant des moyens de préaccentuation ( 12) permettant d'accentuer une composante haute fréquence d'un signal video d'enregistrement qui doit Ètre enregistré par rapport à la composante basse fréquence du signal vidéo d'enregistrement; et des moyens de désaccentuation ( 22) permettant de supprimer une composante haute fréquence

d'un signal vidéo reproduit à partir dudit moyen d'enre-

gistrement par rapport à une composante basse fréquence du signal vidéo reproduit, caractérisé en ce que les moyens

de préaccentuation ( 12) comprennent un circuit de préac-

centuation de type direct en avant ( 14) permettant de pon-

dérer un signal vidéo d'entrée passé qui a été appliqué au circuit de préaccentuation de type direct à un temps passé

par rapport à un temps d'entrée o un signal vidéo d'en-

trée est en train de lui être appliqué, et permettant de produire un signal vidéo de sortie en ajoutant le signal vidéo d'entrée passé pondéré au signal vidéo d'entrée qui

est en train d'être appliqué, et un circuit de préaccen-

tuation de type inverse en arrière ( 13) permettant de pon-

dérer un signal vidéo d'entrée futur qui a été appliqué au circuit de préaccentuation de type inverse en arrière a un temps suivant par rapport à un temps de sortie o un signal vidéo de sortie est en train d'être produit, et

permettant de produire un signal vidéo de sortie en ajou-

tant le signal vidéo d'entrée futur pondéré au signal vidéo

du temps de sortie, et en ce que les moyens de désaccentua-

tion ( 22) comprennent un circuit de désaccentuation de type direct en avant ( 24) permettant de pondérer un signal vidéo d'entrée passé qui a été appliqué au circuit de

2533787 '

désaccentuation de type direct en avant à un temps passé

par rapport à un temps d 9 entrée o un signal vidéo d'en-

trée est en train de lui être appliqué et pour produire un

signal vidéo de sortie en ajoutant le signal vidéo d'en-

trée pondéré au signal vidéo d Oentrée qui est en train d'être appliqué, et un circuit de désaccentuation de type inverse en arrière ( 23) prévu pour pondérer un signal vidéo d'entrée futur qui a été appliqué au circuit de

désaccentuation de type inverse en arrière à un temps ulté-

rieur par rapport à un temps de sortie o un signal vidéo de sortie est en train d'être produit, et pour produire le

signal vidéo de sortie en-ajoutant le signal vidéo d'en-

trée futur pondéré au signal vidéo du temps de sortie.

2 Système de traitement de'signal vidéo selon la

revendication 1, -caractérisé en ce que le circuit de préac-

centuation de type inverse en arrière ( 13) comprend un premier ensemble de circuits retard reliés en série ( 32 32 n) permettant de retarder successivement n signal

vidéo d'entrée du circuit de préaccentuation de type in-

verse en arrière, un premier ensemble de multiplicateurs de coefficient ( 341 a 34 n+ 1) recevant chacun un signal

d'entrée provenant de chacun des circuits retard du pre-

mier ensemble de circuits retard-afin de multiplier par un coefficient de pondération chacun des signaux d Oentrée desdits circuits retard du premier ensemble de circuits

retard, et un premier additionneur ( 35) permettant d'ajou-

ter chacun des signaux de sortie desdits multiplicateurs de-coefficient du premier ensemble de multiplicateurs de coefficient et un signal de sortie d'un circuit retard

( 32 n) qui est prévu dans un étage final dudit premier en-

semble de circuits retard poir produire le signal vidéo de sortie, et en ce que le circuit de désaccentuation de type

inverse en arrière ( 23) comprend un second ensemble de cir-

cuits retard reliés en série ( 521 à 52 n) permettant de re-

tarder successivement un signal vidéo d'entrée du circuit de désaccerntuation de type inverse en arrière, un second ensemble de multiplicateurs de coefficient ( 53, 53 1) recevant chacun un signal d'entrée provenant de chacun des circuits retard dudit premier ensemble de circuits retard et un signal de sortie d'un circuit retard ( 52 n) qui est prévu à un étage final dudit second ensemble de circuits retard afin de multiplier par un coefficient de pondération

chacun des signaux d'entrée des circuits retard dudit se-

cond ensemble de circuits retard et le signal de sortie du circuit retard prévu à l'étage final dudit second ensemble

de circuits retard, et un second additionneur ( 54) permet-

tant d'ajouter chacun des signaux de sortie des multipli-

cateurs de coefficient dudit second ensemble de multipli-

cateurs de coefficient pour produire le signal vidéo de

sortie.

3 Système de traitement de signal vidéo selon la

revendication 2, caractérisé en ce que le circuit de préac-

centuation de type inverse en arrière ( 13) comprend en ou-

tre un premier ensemble de différentiateurs ( 3 < 31 33 + 1) recevant chacun des signaux de sortie des circuits retard du premier ensemble de circuits retard et le signal de sortie du circuit retard prévu à l'étage final dudit premier ensemble de circuits retard afin de différentier chacun des signaux de sortie du premier ensemble de circuits retard et le signal de sortie du circuit retard prévu dans l'étage final dudit premier ensemble de circuits retard, le premier ensemble de multiplicateurs de coefficient ( 34-1 34 n+) étant relié en correspondance avec ledit premier ensemble de différentiateurs ( 331 33 n+) de telle manière que

chacun des multiplicateurs de coefficient du premier ensem-

ble de multiplicateurs de coefficient reçoive le signal de

sortie d'un différentiateur correspondant parmi les diffé-

rentiateurs dudit premier ensemble de différentiateurs.

4 Système de traitement de signal vidéo selon la revendication 2, caractérisé en ce que les temps de retard

: 2533787

(tn tl) des circuits retard du premier ensemble de cir-

cuits retard ( 321 32 n) prévu dans le circuit de préac-

centuation de type inverse en arrière sont choisis tels qu'un circuit retard qui est prévu A un étage antérieur dudit premier ensemble de circuits retard présente un fort temps de retard et que le circuit retard qui est prévu à un étage postérieur dudit premier ensemble de circuits retard présente un faible temps de retard 9 et en ce que les temps de retard (tn tl) des circuits retard du second ' ensemble de circuits retard ( 521-52 n) prévu dans le circuit de désaccentuation de type inverse en arrière sont choisis de telle manière qu'un circuit retard qui est prévu à un étage antérieur du second ensemble des circuits retard présente un fort temps de retard et'que le circuit retard qui est prévu à un étage postérieur dudit second ensemble

de circuits retard présente un faible temps de retard.

Système de traitement de signal vidéo selon la revendication 2, caractérisé en ce que les coefficients de

pondération (-an -ao) du premier ensemble de multipli-

cateurs de coefficients ( 341 34 n+ 1) prévu dans le cir-

cuit de préaccentuation de type inverse en arrière sont choisis tels qu'un multiplicateur de coefficient qui est

prévu à un étage antérieur du premier ensemble de multipli-

cateurs de coefficient présente un coefficient négatif avec

une faible valeur absolue et qugun multiplicateur de coef-

ficient qui est prévu à un étage postérieur du premier en-

semble de multiplicateurs de coefficient présente un coef-

ficient négatif avec une forte valeur absolue, et en ce que les coefficients de pondération (bn b 0) du second ensemble de multiplicateurs de coefficient prévus dans le circuit de désaccentuation de type inverse en arrière sont choisis tels qu'un multiplicateur de coefficient qui est

prévu à un étage antérieur du second ensemble de multipli-

cateurs de coefficient présente un faible coefficient et qu'un multiplicateur de coefficient qui est prévu à un étage postérieur du second ensemble de multiplicateurs de

coefficient présente un fort coefficient.

6 Système de traitement de signal vidéo selon la

revendication 2, caractérisé en ce que le circuit de préac-

centuation de type direct en avant ( 14) comprend un troi-

sième ensemble de circuits retard reliés en série ( 431 -

43 n) permettant de retarder successivement le signal vidéo d'entrée du circuit de préaccentuation'de type direct en avant, un différentiateur ( 42) permettant de différentier le signal vidéo d'entrée dudit circuit de préaccentuation de type direct en avant et d'appliquer un signal vidéo différentié à un circuit retard ( 431) qui est prévu à un étage initial dudit troisième ensemble de circuits retard, un troisième ensemble de multiplicateurs de coefficient ( 441 ' 44 n+ 1) recevant chacun un signal d'entrée de chacun des circuits retard du troisième ensemble de circuits retard afin de multiplier par un coefficient de pondération

chacun des signaux d'entrée du troisième ensemble de cir-

cuits retard, et un troisième additionneur ( 45) permettant

d'ajouter le signal vidéo d'entrée dudit circuit de préac-

centuation de type direct en avant et chacun des signaux de sortie dudit troisième ensemble de multiplicateurs de coefficient pour produire le signal vidéo de sortie, le circuit de préaccentuation de type inverse en arrière 13) et le circuit de préaccentuation de type direct en avant

( 14) étant reliés en série, et en ce que le circuit de dé-

saccentuation de type direct en avant ( 24) comprend un quatrième ensemble de circuits retard reliés en série ( 621 62 n) pour retarder de manière successive le signal vidéo d'entrée dudit circuit de désaccentuation de type direct en avant, un quatrième ensemble de multiplicateurs de coefficient ( 631 63 n+ 1) recevant chacun un signal

d'entrée provenant de chacun des circuits retard du qua-

trième ensemble de circuits retard et un signal de sortie d'un circuit retard ( 62 n) qui est prévu à un étage final

dudit quatrième ensemble de circuits retard afin de mul-

tiplier par un coefficient de pondération chacun des cir-

cuits d'entrée des circuits retard dudit quatrième ensem-

ble de circuits retard et le signal de sortie du circuit retard prévu à l'étage final dudit quatrième ensemble de

circuits retard, et un quatrième additionneur ( 64) permet-

tant d'ajouter chacun des signaux de sortie du quatrième ensemble de multiplicateurs de coefficient pour produire le signal de sortie dudit circuit de désaccentuation de type direct en avant, le circuit de désaccentuation de type inverse en arrière ( 23) et le circuit de désaccentuation

de type direct en avant ( 24) étant reliés en série.

7 Système de traitement de signal vidéo selon la revendication 6, caractérisé en ce que les temps de retard

(tn t Y) des circuits retard du premier ensemble de cir-

cuits retard ( 321 32 n) prévu dans le circuit de préac-

centuation de type inverse en arrière ( 13) sont choisis

tels qu'un circuit retard qui est prévu à un étage anté-

rieur du premier ensemble de circuits retard présente un

fort temps de retard et que le circuit retard qui est pré-

vu à un étage postérieur dudit premier ensemble de circuits retard présente un faible temps de retard, et en ce que

les temps de retard (t 1 tn) des circuits retard du troi-

sième ensemble de circuits retard ( 431 43 n) prévu dans le circuit de préaccentuation de type direct en avant ( 14) sont choisis tels que le circuit retard qui est prévu à un étage antérieur dudit troisième ensemble de circuits retard présente un temps de retard faible et qu'un circuit retard qui est prévu à un étage postérieur dudit troisième ensemble de circuits retard présente un fort temps de retard. 8 Système de traitement de signal vidéo selon la revendication 7, caractérisé en ce qu'une séquence avec laquelle les temps de retard (tn tl) des circuits retard du premier ensemble de circuits retard reliés en série

( 321 32 n) sont réglés à partir de l'étage initial jus-

qu'à l'étage final dudit premier-ensemble de circuits retard est en relation inverse de la séquence avec laquelle

les temps de retard (t 1 t) des circuits retard du troi-

sième ensemble de circuits retard reliés en série ( 431 - 43 n) sont réglés depuis l'étage initial jusqu'à l'étage

final du troisième ensemble de circuits retard.

9 Système de traitement de signal vidéo selon la revendication 6, caractérisé en ce que les coefficients de pondération (-a 1 a) des multiplicateurs de coefficient d'un premier ensemble de multiplicateurs de coefficient ( 3411 34 n) prévu dans le circuit de préaccentuation de

type inverse en arrière ( 13) sont choisis tels qu'un multi-

plicateur de coefficient qui est prévu à un étage antérieur dudit premier ensemble de multiplicateurs de coefficient

présente un coefficient négatif avec une faible valeur ab-

solue et qu'un multiplicateur de coefficient qui est prévu

à un étage postérieur dudit premier ensemble de multipli-

cateurs de coefficient présente un coefficient négatif avec une forte valeur absolue, et que les coefficients de pondération (a an) des multiplicateurs de coefficient du troisième ensemble de multiplicateurs de coefficient ( 441 44 n+ 1) prévu dans ledit circuit de préaccentuation

de type direct en avant ( 14) sont choisis tels qu'un mul-

tiplicateur de coefficient qui est prévu à un étage anté-

rieur dudit troisième ensemble de multiplicateurs de coef-

ficient présente un fort coefficient et qu'un multiplica-

teur de coefficient qui est prévu à un étage postérieur du troisième ensemble de multiplicateurs de coefficient

présente un faible coefficient.

Système de traitement de signal vidéo selon la revendication 9, caractérisé en ce que la séquence avec laquelle les valeurs absolues ( 1 an | 1 a O) des coefficients des multiplicateurs de coefficient du premier ensemble de multiplicateurs de coefficient ( 341 34 n+l) sont réglées depuis l'étage initial jusqu'à l'étage final dudit premier ensemble de multiplicateurs de coefficient est en relation inverse de la séquence avec laquelle les

coefficients (a an) du troisième ensemble de multipli-

cateurs de coefficient ( 441 44 + 1) sont réglés depuis

l'étage initial jusqu'à l'étage final dudit troisième en-

semble de multiplicateurs de coefficient.

11 Système de traitement de signal vidéo selon la

revendication 6, caractérisé en ce que les temps de re-

tard (T T 1) des circuits retard du second ensemble de circuits retard ( 521 52) du circuit de désaccentuation de.type inverse en retard ( 23) sont choisis tels qu'un circuit retard qui est prévu à un étage antérieur dudit second ensemble de circuits retard présente un fort temps de retard et que le circuit retard qui est prévu à un étage postérieur dudit second ensemble de circuits retard

présente un faible temps de retard et que les temps de re-

tard (T 1 Tn> des circuits retard du quatrième ensemble de circuits retard ( 621 62 n) prévu dans le circuit de désaccentuation de ty'pe direct en avant ( 24) sont choisis

tels que le circuit retard qui est prévu à un étage anté-

rieur dudit quatrième ensemble de circuits retard présente un faible temps de retard et que le circuit retard qui est prévu à un étage postérieur dudit quatrième ensemble de

circuits retard présente un fort temps de retard.

12 Système de traitement de signal vidéo selon la revendication 11, caractérisé en ce que la séquence avec laquelle les temps de retard (Tn T 1) des circuits retard du second ensemble de circuits retard reliés en série ( 521 52 n) sont réglés depuis l'étage initial jusqu'à l'étage final dudit second ensemble de circuits retard est en relation inverse de la séquence avec laquelle les temps de retard (T 1 Tn) des-circuits retard du quatrième ensemble de circuits retard reliés en série sont réglés depuis l'étage initial jusqu'à l'étage final dudit

quatrième ensemble de circuits retard.

13 Système de traitement de signal vidéo selon la revendication 6, caractérisé en ce que des coefficients de pondération (bn b) des coefficients multiplicateurs o' du second ensemble de coefficients multiplicateurs ( 531 - 53 + 1) prévus dans le circuit de désaccentuation de type

inverse en retard ( 23) sont choisis tels qu'un multipli-

cateur de coefficient qui est prévu à un étage antérieur dudit second ensemble de multiplicateurs de coefficient présente un faible coefficient, et qu'un multiplicateur de coefficient qui est prévu à un étage postérieur dudit second ensemble de multiplicateurs de coefficient présente

un fort coefficient, et en ce que les coefficients de pon-

dération (b bn) des multiplicateurs de coefficient du quatrième ensemble de multiplicateurs de coefficient ( 631 63 n) prévus dans le circuit de désaccentuation de type direct en avant ( 24) sont choisis de telle manière qu'un multiplicateur de coefficient qui est prévu à un étage antérieur dudit quatrième ensemble de multiplicateurs

de coefficient présente un fort coefficient et qu'un mul-

tiplicateur de coefficient qui est prévu à un étage posté-

rieur dudit quatrième ensemble de multiplicateurs de

coefficient présente un faible coefficient.

14 Système de traitement de signal vidéo selon la revendication 13, caractérisé en ce que la séquence avec laquelle les coefficients (bn bo) des multiplicateurs de coefficients du second ensemble de multiplicateurs de

coefficient ( 531 53 n+ 1) sont réglés depuis l'étage ini-

tial jusqu'à l'étage final dudit second ensemble de multi-

plicateurs de coefficient se trouve dans une relation

inverse par rapport à la séquence avec laquelle les coef-

ficients (b O bn) des multiplicateurs de coefficient du quatrième ensemble de multiplicateurs de coefficient ( 631 63 n+ 1) sont réglés depuis l'étage initial jusqu'à l'étage final dudit quatrième ensemble de multiplicateurs

de coefficient.

Système de traitement de signal vidéo selon la

revendication 6, caractérisé en ce que les premier et troi-

sième additionneurs ( 35, 45) sont constitués par un ad-

ditionneur unique ( 81) permettant d'actionner en commun les premier et troisième additionneurs et en ce que les second et quatrième additionneurs ( 54, 64) sont constitués

par un autre additionneur unique ( 92) permettant d'ac-

tionner en commun lesdits second et quatrième additionneurs.

16 Système de traitement de signal vidéo selon la

revendication 2, caractérisé en ce que le circuit de pré-

accentuation de type direct en avant ( 102) comprend un

filtre passe-haut qui est constitué à partir d'un conden-

sateur et de résistances, ledit circuit depréaccentuation

de type direct en avant ( 102) et ledit circuit de préac-

centuation de type inverse en arrière ( 13) étant reliés en série, et en ce que le circuit de désaccentuation de type direct en avant ( 112) comprend un filtre passe-bas

qui est constitué à partir de résistances et d'un conden-

sateur, le circuit de désaccentuation de type direct en avant ( 112) et le circuit de désaccentuation de type

inverse en arrière ( 23) étant reliés en série.