JPH01309582A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術（第２図） Ｄ発明が解決しようとする問題点（第２図）Ｅ問題点を
解決するための手段（第１図）Ｆ作用（第１図及び第２
図） Ｇ実施例（第１図及び第２図） Ｈ発明の効果 Ａ産業上の利用分野 本発明は映像信号処理回路に関し、例えばビデオ信号を
磁気テープ上に記録又は再生する際に用いられる信号処
理回路に適用し得るものである。

Ｂ発明の概要 本発明は、映像信号処理回路において、入力映像信号の
立上り波形部及び立下り波形部の開始端及び終了端にそ
れぞれプリシュート波形を付加するようなエンファシス
処理を行うことにより、処理回路のダイナミックレンジ
を拡大することなく、しかもＳ／Ｎ比を一段と改善した
再生映像信号を得ることができる。

Ｃ従来の技術 従来、ビデオテープレコーダ（ＶＴＲ）として、映像信
号を記録する際にエンファシスを２回行って高い周波数
の信号成分を強調することにより、Ｓ／Ｎ比が良好な再
生映像信号を得るように工夫したものがある。

すなわち第２図に示すように例えば矩形波形状の入力映
像信号ＳＶ　　（第２図（Ａ））に対して第１のエンフ
ァシス回路によって高い周波数の［成分を強調してその
立上り波形部ＰＵ及び立下り波形部ＰＤにそれぞれ立上
り方向及び立下り方向にオーバーシュートするプリシュ
ート波形ＰＲＩＡ及びＰＲＩＢ　（以下これを立上りプ
リシュート波形及び立下りプリシュート波形と呼ぶ）を
付加してなる第１の高域強調信号ＳＰ＋　（第２図（Ｂ
））を得た後、当該第１の高域強調信号ＳＰＩを続く第
２のエンファシス回路に入力することにより、さらにそ
の立上り波形部及び立下り波形部に重ねるように立上り
プリシュート波形ＰＲ２Ａ及び立下りプリシュート波形
ＰＲ２Ｂを付加してなる第２の高域強調信号Ｓ□（第２
図（Ｃ））を得てこれを記録信号として記録媒体として
の磁気テープに記録する。

このようにすれば、再生時に上述の第１及び第２のエン
ファシス回路と逆動作する第１及び第２のデエンフアシ
ス回路によって記録映像信号から再生映像信号を復調す
ることにより、−段とＳ／Ｎ比が良好な再生映像信号を
得ることができる。

Ｄ発明が解決しようとする問題点 ところがこの従来の手法によって２回続けてエンファシ
ス処理をすると、第２図（Ｃ）に示すように、第２の高
域強調信号ＳＦＳの立上りプリシュート波形ＰＲ２Ａ及
び立下りプリシュート波形ＰＲ２Ｂの波高値が大きくな
り、その結果ダイナミックレンジＲＥＮＧＩを拡大する
必要があり、回路構成を変更するなど回路全体としての
構成が複雑になることを避は得ない。

因に、高域強調信号ＳＰ、の処理回路はその最大波高値
から最小波高値までの範囲の信号の変化に応動し得るよ
うなダイナミックレンジが必要であリ、第２のブリアン
ファシス回路の動作によって立上りプリシュート波形Ｐ
Ｒ２Ａの波高値が立上り方向に高くなると同時に立下り
プリシュート波形ＰＲ２Ｂの波高値が立下り方向に低く
なっているために、処理回路に要求されるダイナミック
レンジが格段的に大きくなることを避は得ない。

本発明は以上の点を考慮してなされたもので、簡易な回
路構成でダイナミックレンジを拡大せずにＳ／Ｎ比を改
善し得る映像信号処理回路を提案しようとするものであ
る。

Ｅ問題点を解決するための手段 かかる問題点を解決するため第１の発明においては、入
力映像信号Ｓｖの高い周波数の信号成分を強調する第１
のプリエンファシス回路３と、第１のプリエンファシス
回路３の出力を第１のディジタル信号に変換する第１の
アナログ／ディジタル変換回路５Ａと、第１のアナログ
／ディジタル変換回路５Ａから出力される第１のディジ
タル信号を記憶する第１のメモリ回路５Ｃと、第１のデ
ィジタル信号を第１の書込アドレス信号ＳＷＩによって
第１のメモリ回路５Ｃに書き込ませると共に、第１の書
込アドレス信号５ｉ１１に対して逆方向の時間軸を有す
る第１の読出アドレス信号５ｉ１１によって、第１のデ
ィジタル信号に対して時間軸が反転した第２のディジタ
ル信号を第１のメモリ回路５Ｃから出力させる第１のア
ドレス制御回路５Ｂと、第２のディジタル信号を第１の
アナログ信号に変換する第１のディジタル／アナログ変
換回路５Ｄと、第１のディジクル／アナログ変換回路５
Ｄの第１のアナログ信号の高い周波数成分を強調して記
録媒体１３への記録信号として送出する第２のプリエン
ファシス回路６とを設けるようにする。

また第２の発明においては、記録媒体１３から得た記録
信号ＳＦの高い周波数の信号成分を抑制する第１のデエ
ンフアシス回路２８と、第１のデエンフアシス回路２８
の出力を第３のディジタル信号に変換する第２のアナロ
グ／ディジタル変換回路３１Ａと、第２のアナログ／デ
ィジタル変換回路３１Ａから出力される第３のディジタ
ル信号を記憶する第２のメモリ回路３１Ｃと、第３のデ
ィジタル信号を第２の書込アドレス信号ｓ１．ｌ□によ
って第２のメモリ回路３１Ｃに書き込ませる際にアドレ
ス制御すると共に、当該第２の書込アドレス信号ＳＷ！
に対して逆方向の時間軸を有する第２の読出アドレス信
号ＳＲ’ｌによって、第３のディジタル信号に対して時
間軸が反転した第４のディジタル信号を第２のメモリ回
路３１Ｃから出力させる第２のアドレス制御回路３１Ｂ
と、第４のディジタル信号を第２のアナログ信号に変換
する第２のディジタル／アナログ変換回路３１Ｄと、第
２のディジタル／アナログ変換回路３１Ｄの第２のアナ
ログ信号の高い周波数成分を抑制して再生信号として送
出する第２のデエンフアシス回路３２とを設けるように
する。

Ｆ作用 記録回路ＩＡにおいて、第１のプリエンファシス回路３
から出力される第１の高域強調信号ｓｐ＋の時間軸を時
間軸反転回路部５において反転した後、第２のプリエン
ファシス回路６において高い周波数成分を強調するよう
にしたことにより、立上り波形部の開始端及び終了端の
両側に分けるように（重畳しないように）立上りプリシ
ュート波形ＰＲ３Ａ及び立下りプリシュート波形ＰＲＩ
Ｂを形成することができると共に、立下り波形部の開始
端及び終了端の両側に分けるように（重畳しないように
）立上りプリシュート波形ＰＲＩＡ及び立下りプリシュ
ート波形ＰＲ３Ｂを形成することができる。

従って第１及び第２の発明によれば、第２のプリエンフ
ァシス回路６による＠画処理によって、高域強調信号Ｓ
Ｐｔの最大波高値及び最小波高値間の値を増大させない
ようにでき、この分処理回路に必要なダイナミックレン
ジを拡大させないようにできる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

第１図は全体としてビデオテープレコーダ（■ＴＲ）の
映像信号処理回路１を示し、記録回路ＩＡ及び再生回路
ＩＢを有する。

記録回路ＩＡにおいて入力映像信号Ｓｖは、増幅回路２
を介して第１のプリエンファシス回路３によってプリエ
ンファシス処理されて立上り波形部ＰＵ及び立下り波形
部ＰＤ（第２図（Ａ））において立上りプリシュート波
形ＰＲＩＡ及び立下りプリシュート波形ＰＲＩＢを形成
した後、これを第２図（Ｂ）について上述したと同様の
第１の高域強調信号ＳＰＩとして増幅回路４を介して時
間軸反転回路部５に供給される。

時間軸反転回路部５は、供給された第１の高域強調信号
ＳＰＩをアナログ／ディジタル変換回路５Ａによってデ
ィジタル信号に変換した後、アドレス制御回路５Ｂによ
ってアドレス制御されるラインメモリ構成のメモリ回路
５Ｃに書き込む。

メモリ回路５Ｃは、アドレス信号ＳＫＩに従って、第１
の高域強調信号ＳＰＩを１水平期間ごとに順次記憶する
と共に、書込アドレス信号Ｓ□とは逆方向の時間軸をも
つ読出アドレス信号ＳＲＩに従って１水平期間ごとに順
次読み出し、かくして読み出されたディジタル信号をデ
ィジタル／アナログ変換回路５Ｄによってアナログ信号
に変換して第２のプリエンファシス回路６に送出する。

かくして時間軸反転回路部５は、第１のプリエンファシ
ス回路３から出力される第１の高域強調信号ＳＰＩの時
間軸を反転することにより、第２図（Ｄ）に示すように
、立上り波形部（入力映像信号Ｓｖの立下り波形部ＰＤ
に相当する）の開始端に立下りプリシュート波形ＰＲＩ
Ｂを有し、かつ立下り波形部（入力映像信号Ｓｖの立上
り波形部ＰＵに相当する）の開始端に立上りプリシュー
ト波形ＰＲＩＡをもつような波形の時間軸反転信号Ｓｃ
＋（第２図（Ｄ））を得る。

第２のプリエンファシス回路６は、時間軸反転信号ＳＣ
Ｉをプリエンファシス処理することにより、その立上り
波形部及び立下り波形部において第２の立上りプリシュ
ート波形ＰＲ３Ａ及び立下りプリシュート波形ＰＲ３Ｂ
を形成することにより、立上り波形部の開始端及び終了
端に立下りプリシュート波形ＰＲＩＢ及び立上りプリシ
ュート波形ＰＲ３Ａを有すると共に、立下り波形部の開
始端及び終了端に立上りプリシュート波形ＰＲＩＡ及び
立下りプリシュート波形ＰＲ３Ｂを有する第２の高域強
調信号Ｓ、２（第２図（Ｅ））を得、これを増幅回路７
を介してローパスフィルタ回路８に送出する。

ローパスフィルタ回路８は、第１及び第２のプリエンフ
ァシス回路３及び６と時間軸反転回路部５とにおいて第
２の高域強調信号ＳＰ□に混入したノイズ成分を除去し
た後、これを周波数変調回路９に送出する。

周波数変調回路９は、高域強調信号ＳＰｔを周波数変調
することにより記録信号ＳＦを形成し、これを増幅回路
１０、ロータリトランス１１及び記録ヘッド１２を介し
て磁気テープ１３でなる記録媒体上に記録する。

これに対して再生回路ＩＢにおいては、第１の読出回路
２０Ａの再生ヘッド２１Ａが磁気テープ１３から読み出
した記録信号ＳＦを増幅回路２２Ａ、ロークリトランス
２３Ａ及び増幅回路２４Ａを順次介して切換回路２５の
第１の切換入力端ａに送出する。

また第２の読出回路２０Ｂの再生ヘッド２４Ｂが磁気テ
ープ１３から読み出した記録信号ＳＦを増幅回路２２Ｂ
、ロータリトランス２３Ｂ及び増幅回路２４Ｂを順次介
して切換回路２５の第２の切換入力端すに送出する。

切換回路２５は、回転ドラム（図示せず）に同期して切
換動作することにより、第１及び第２の再生ヘッドを順
次切り換えながら記録信号ＳＦを読み出して、これを増
幅回路２６を介して周波数復調回路２７に送出し、周波
数復調回路２７は記録信号ＳＦを周波数復調して周波数
復調信号ＳＴを得たのち、これを第１のデエンフアシス
回路２８に送出する。

ここで、周波数復調信号ＳＴは第２図（Ｅ）について上
述したように、記録信号の立上り波形部において順次立
下りプリシュート波形ＰＲＩＢ及び立上りプリシュート
波形ＰＲ３Ｂをもつと共に、立下り波形部において順次
立上りプリシュート波形ＰＲＩＡ及び立下りプリシュー
ト波形ＰＲ３Ｂをもつ。

そこで、第１のデエンフアシス回路２８は、立上り波形
部の立上りプリシュート波形ＰＲ３Ａ及び立下り波形部
の立下りプリシュート波形ＰＲ３Ｂを抑制して第２図（
Ｄ）について上述したと同様の波形をもつ第１の高域抑
制信号ＳＤＩを得、当該第１の高域抑制信号ＳＤＩをロ
ーパスフィルタ回路２９及び増幅回路３０を介して時間
軸反転回路部３１に送出する。

時間軸反転回路部３１は、高域抑制信号ＳＤＩをアナロ
グ／ディジタル変換回路３１Ａによってディジタル信号
に変換した後、アドレス制御回路３１Ｂによってアドレ
ス制御されるラインメモリ構成のメモリ回路３１Ｃに書
き込む。

メモリ回路３１Ｃは、アドレス制御回路３１Ｂから順次
出力される書込アドレス信号Ｓ、１□に従って、高域抑
制信号ＳＤＩを１水平期間ごとに順次記憶すると共に、
書込アドレス信号５ｉｌｔとは逆方向の時間軸をもつ読
出アドレス信号Ｓ□に従って１水平期間ごとに順次読み
出し、かくして読み出されたディジタル信号をディジタ
ル／アナログ変換回路３１Ｄによってアナログ信号に変
換して第２のデエンフアシス回路３２に送出する。

このようにして時間軸反転回路部３１は、高域抑制信号
ＳＤＩの立上り波形部を立下り波形に入れ換えると共に
、高域抑制信号ＳＤＩの立下り波形部を立上り波形に入
れ換えることにより第２図（Ｂ）について上述したと同
様の映像信号としての波形をもつ反転信号Ｓｃ！を得、
これを第２のデエンフアシス回路３２に与える。

ここで、第２のデエンフアシス回路３２は、第２図（Ｂ
）について上述した動作とは逆動作して、映像信号の立
上り波形部に形成された立上りプリシュート波形ＰＲＩ
Ａを抑制すると共に、映像信号の立下り波形部に形成さ
れた立下りプリシュート波形ＰＲＩＢを抑制し、これに
より第２図（Ａ）について上述したと同様の波形をもつ
第２の高域抑制信号Ｓ０として得、これを増幅回路３３
を介して再生映像信号として映像表示回路（図示せず）
に送出する。

以上の構成において、記録時に映像信号ＳＶは第１のプ
リエンファシス回路３において立上り波形部に立上りプ
リシュート波形ＰＲＩＡを形成すると共に、立下り波形
部に立下りプリシュート波形ＰＲＩＢを形成した後、時
間軸反転回路部５において時間軸反転される。

そして続く第２のプリエンファシス回路６において、第
２の立上りプリシュート波形ＰＲ３Ａ及び立下りプリシ
ュート波形ＰＲ３Ｂを形成することにより、第２図（Ｅ
）に示すようにダイナミックレンジＲＥＮＧ２を拡大し
ないようにして第２の高域強調信号ｓｒｚを形成し、当
該第２の高域強調信号ＳＰ！を周波数変調して記録信号
ＳＦを得る。

これに対して再生時には、読み出された記録信号Ｓ２を
周波数復調回路２７において再生映像信号ｓｒに復調し
た後、第１のデエンフアシス回路２８において第２の立
上りプリシュート波形ＰＲ３Ａ及び立下りプリシュート
波形ＰＲ３Ｂを抑制して復調する。

これにより再生映像信号Ｓｙの立上り波形部及び立下り
波形部において第２の立上りプリシュート波形ＰＲ３Ａ
及び立下りプリシュート波形ＰＲ３Ｂを抑制した分、Ｓ
／Ｎ比が改善された第１の高域抑制信号ＳＤＩを得る。

さらに第１の高域抑制信号ＳＤＩは、時間軸反転回路部
３１において時間軸を反転した後、第２のデエンフアシ
ス回路３２に与えられることにより、第１の立上りプリ
シュート波形ＰＲＩＡ及び立下りプリシュート波形ＰＲ
ＩＢを抑制して復調する。

これにより第１の高域抑制信号ＳＤＩの立上り波形部及
び立下り波形部において第１の立上りプリシュート波形
ＰＲＩＡ及び立下りプリシュート波形ＰＲＩＢを抑制し
た分、Ｓ／Ｎ比が改善された第２の高域抑制信号５Ｄｔ
（すなわち再生信号）を得る。

以上の構成によれば、記録信号のうち、入力映像信号Ｓ
ｖの立上り波形部ＰＵに対応する立上り波形部分の開始
端及び終了端に第１の立上りプリシュート波形ＰＲＩＡ
及び第２の立下りプリシュート波形ＰＲ３Ｂを形成する
と共に、立下り波形部ＰＤに対応する立下り波形部分の
開始端及び終了端に第１の立下りプリシュート波形ＰＲ
ＩＢ及び第２の立上りプリシュート波形ＰＲ３Ａを形成
するようなエンファシス処理を行うようにしたことによ
り、従来の方法として入力映像信号Ｓｖの立上り波形部
ＰＵに第１及び第２のプリエンファシス処理を重畳して
立上りプリシュート波形ＰＲ２Ａ（第２図（Ｃ））を形
成すると共に、立下り波形部ＰＤに第１及び第２のプリ
エンファシス処理を重畳して立下りプリシュート波形Ｐ
Ｒ２Ｂ　（第２図（Ｃ））を形成した場合と比して、記
録信号に対する相対的なエンファシス量を変えることな
く映像信号全体としてダイナミックレンジを抑制して記
録信号Ｓ、２（第２図（Ｅ））を形成することができ、
かくして映像信号処理回路１全体として簡易な構成でＳ
／Ｎ比を一段と改善することができる。

因に、メモリ回路５Ｃ及び３１Ｃを用いる代わりに、記
録回路及び再生回路にそれぞれトランスバーサルフィル
タを設けて、第１の高域強調信号ＳＰ＋　（第２図（Ｂ
））を時間軸反転してなる信号Ｓｃ＋（第２図（Ｄ））
をエンファシス処理することにより、第２図（Ｅ）に示
すように、それぞれ立上り方向及び立下り方向共に立上
りプリシュート波形ＰＲ３Ａ、ＰＲＩＡ及び立下りプリ
シュート波形ＰＲＩＢ、ＰＲ３Ｂを形成するようにアナ
ログ的に処理する方法も考えられるが、トランスバーサ
ルフィルタを用いてエンファシス処理を行う場合、遅延
回路を多段設けることにより、回路が複雑になると共に
、記録信号にリンギング等の波形特性の劣化が生じるな
どの問題があるが、上述の構成によれば、このような問
題を生じさせないようにし得る。

なお上述の実施例においては、時間軸反転する際にディ
ジタル変換された入力信号を１水平期間ごとに順次記憶
するようにしたが、本発明はこれに限らず、複数の水平
期間ごと又は１水平期間を所望の期間に区切って順次記
憶するようにしてもよい。

さらに上述の実施例においては、本発明をＶＴＲ（ビデ
オテープレコーダ）に適用した場合について述べたが、
本発明はこれに限らず、要は入力信号をエンファシス回
路を介して記録再生する装置、例えばビデオディスク装
置などの映像信号処理装置に広く適用することができる
。

Ｈ発明の効果 上述のように本発明によれば、記録回路において第１及
び第２のプリエンファシス回路の間に第１の時間軸反転
回路部を設けると共に、再生回路において第１及び第２
のデエンフアシス回路の間に第２の時間軸反転回路部を
設けることにより、映像信号の立上り波形部及び立下り
波形部の開始端及び終了端に振り分けるように、それぞ
れに立上りプリシュート波形及び立下りプリシュート波
形を形成するようなエンファシス処理を行うことにより
、処理回路に必要なダイナミックレンジを−２１＝ 拡大することなく記録信号を形成し得、かくして回路全
体を複雑にすることなくＳ／Ｎ比を一段と改善し得る映
像信号処理回路を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
その動作の説明に供する信号波形図である。 １・・・・・・映像信号処理回路、ＩＡ・・・・・・記
録回路、ＩＢ・・・・・・再生回路、３．６・・・・・
・プリエンファシス回路、５．３１・・・・・・時間軸
反転回路部、５Ａ、３１Ａ・・・・・・アナログ／ディ
ジタル変換回路、５Ｂ、３１Ｂ・・・・・・アドレス制
御回路、５Ｃ，３１Ｃ・・・・・・メモリ回路、５Ｄ、
３１Ｄ・・・・・・ディジタル／アナログ変換回路、８
．２９・・・・・・ローパスフィルタ回路、２８．３２
・・・・・・デエンフアシス回路。

Claims (2)

【特許請求の範囲】
1. （１）入力映像信号の高い周波数の信号成分を強調する
   第１のプリエンフアシス回路と、 上記第１のプリエンフアシス回路の出力を第１のディジ
   タル信号に変換する第１のアナログ／ディジタル変換回
   路と、 上記第１のアナログ／ディジタル変換回路から出力され
   る上記第１のディジタル信号を記憶する第１のメモリ回
   路と、 上記第１のディジタル信号を第１の書込アドレス信号に
   よつて上記第１のメモリ回路に書き込ませると共に、当
   該第１の書込アドレス信号に対して逆方向の時間軸を有
   する第１の読出アドレス信号によつて、上記第１のディ
   ジタル信号に対して時間軸が反転した第２のディジタル
   信号を上記第１のメモリ回路から出力させる第１のアド
   レス制御回路と、 上記第２のディジタル信号を第１のアナログ信号に変換
   する第１のディジタル／アナログ変換回路と、 上記第１のディジタル／アナログ変換回路の上記第１の
   アナログ信号の高い周波数成分を強調して記録媒体への
   記録信号として送出する第２のプリエンフアシス回路と を具えることを特徴とする映像信号処理回路。
2. （２）記録媒体から得た記録信号の高い周波数の信号成
   分を抑制する第１のデエンフアシス回路と、上記第１の
   デエンフアシス回路の出力を第３のディジタル信号に変
   換する第２のアナログ／ディジタル変換回路と、 上記第２のアナログ／ディジタル変換回路から出力され
   る第３のディジタル信号を記憶する第２のメモリ回路と
   、 上記第３のディジタル信号を第２の書込アドレス信号に
   よつて上記第２のメモリ回路に書き込ませる際にアドレ
   ス制御すると共に、当該第２の書込アドレス信号に対し
   て逆方向の時間軸を有する第２の読出アドレス信号によ
   つて、上記第３のディジタル信号に対して時間軸が反転
   した第４のディジタル信号を上記第２のメモリ回路から
   出力させる第２のアドレス制御回路と、 上記第４のディジタル信号を第２のアナログ信号に変換
   する第２のディジタル／アナログ変換回路と、 上記第２のディジタル／アナログ変換回路の上記第２の
   アナログ信号の高い周波数成分を抑制して再生信号とし
   て送出する第２のデエンフアシス回路と を具えることを特徴とする映像信号処理回路。