JPH04291578A - 非線形エンファシス装置 - Google Patents
非線形エンファシス装置Info
- Publication number
- JPH04291578A JPH04291578A JP3056640A JP5664091A JPH04291578A JP H04291578 A JPH04291578 A JP H04291578A JP 3056640 A JP3056640 A JP 3056640A JP 5664091 A JP5664091 A JP 5664091A JP H04291578 A JPH04291578 A JP H04291578A
- Authority
- JP
- Japan
- Prior art keywords
- time series
- output
- filter
- period
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 2
- 101000964795 Homo sapiens Zinc finger protein 84 Proteins 0.000 description 1
- 101000743781 Homo sapiens Zinc finger protein 91 Proteins 0.000 description 1
- 102100040636 Zinc finger protein 84 Human genes 0.000 description 1
- 102100039070 Zinc finger protein 91 Human genes 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオテープレコーダ
（ＶＴＲ）などに用いて信号の雑音を低減する非線形エ
ンファシス、ないしは非線形ディエンファシスを行なう
信号処理装置に関するものである。
（ＶＴＲ）などに用いて信号の雑音を低減する非線形エ
ンファシス、ないしは非線形ディエンファシスを行なう
信号処理装置に関するものである。
【０００２】
【従来の技術】近年のＶＴＲにおいては、記録時に小振
幅の高域成分を強調する非線形プリエンファシスを行い
、再生時には記録時と逆特性の非線形ディエンファシス
を行なうことにより、雑音を低減する技術が用いられて
いる。
幅の高域成分を強調する非線形プリエンファシスを行い
、再生時には記録時と逆特性の非線形ディエンファシス
を行なうことにより、雑音を低減する技術が用いられて
いる。
【０００３】（図９）は従来の非線形エンファシス回路
の構成図である。（図９）において、入力端子１から入
力された信号は抵抗およびコンデンサからなる高域通過
フィルタ（ＨＰＦ）２にて高域成分を抽出されたのち、
リミッタ３にて振幅制限され、加算回路４にてもとの入
力信号と加算され、出力端子５より出力される。（図１
０）は、（図９）の非線形エンファシス回路の各部の波
形を示している。（図１０（ａ））は入力端子１に入力
された信号、（図１０（ｂ））はＨＰＦ２の出力信号、
（図１０（ｃ））はリミッタ３の出力信号、（ｄ）は出
力端子５より出力される信号である。（図１０（ｄ））
で示される非線形エンファシスされた信号は、再生時に
は記録時と逆特性の非線形ディエンファシスされ、（図
１０（ａ））の波形に再び戻される。この際、記録再生
過程で混入した高域の小振幅雑音が低減される。
の構成図である。（図９）において、入力端子１から入
力された信号は抵抗およびコンデンサからなる高域通過
フィルタ（ＨＰＦ）２にて高域成分を抽出されたのち、
リミッタ３にて振幅制限され、加算回路４にてもとの入
力信号と加算され、出力端子５より出力される。（図１
０）は、（図９）の非線形エンファシス回路の各部の波
形を示している。（図１０（ａ））は入力端子１に入力
された信号、（図１０（ｂ））はＨＰＦ２の出力信号、
（図１０（ｃ））はリミッタ３の出力信号、（ｄ）は出
力端子５より出力される信号である。（図１０（ｄ））
で示される非線形エンファシスされた信号は、再生時に
は記録時と逆特性の非線形ディエンファシスされ、（図
１０（ａ））の波形に再び戻される。この際、記録再生
過程で混入した高域の小振幅雑音が低減される。
【０００４】
【発明が解決しようとする課題】ところで、（図２）に
Ｔ１で示したのは、ＨＰＦ２の出力信号がリミッタ３に
よって振幅制限を受ける期間を示している。再生時に非
線形ディエンファシスを行っても、この期間Ｔ１におけ
る雑音は低減されない。したがって、信号が急峻に変化
するエッジ部のみに期間Ｔ１にわたって集中して雑音が
残留するため、見ずらい再生画像となるという課題があ
った。しかも、エッジの後部のみに雑音が集中して残留
してしまうため、いっそう不自然で目障りな雑音となっ
てしまうという課題がある。
Ｔ１で示したのは、ＨＰＦ２の出力信号がリミッタ３に
よって振幅制限を受ける期間を示している。再生時に非
線形ディエンファシスを行っても、この期間Ｔ１におけ
る雑音は低減されない。したがって、信号が急峻に変化
するエッジ部のみに期間Ｔ１にわたって集中して雑音が
残留するため、見ずらい再生画像となるという課題があ
った。しかも、エッジの後部のみに雑音が集中して残留
してしまうため、いっそう不自然で目障りな雑音となっ
てしまうという課題がある。
【０００５】そこで本発明は、雑音が残留期間が短い非
線形エンファシス装置を提供することを目的としている
。また、雑音が残留する部分がエッジの前後両側に分割
されて、残留雑音がよりいっそう目だたない非線形エン
ファシス装置を提供することも目的としている。またさ
らなる目的は、比較的小さな回路規模で上記の目的を達
成することである。
線形エンファシス装置を提供することを目的としている
。また、雑音が残留する部分がエッジの前後両側に分割
されて、残留雑音がよりいっそう目だたない非線形エン
ファシス装置を提供することも目的としている。またさ
らなる目的は、比較的小さな回路規模で上記の目的を達
成することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明の非線形エンファシス装置は、入力信号を所定
時間遅延する遅延手段と、通常の時系列で信号を処理す
るフィルタおよび信号の時系列を逆転した時系列でフィ
ルタ処理して再びもとの時系列に戻す時系列逆転フィル
タから構成され前記入力信号を処理する直線位相フィル
タ手段と、前記直線位相フィルタ手段の出力の振幅を非
線形変換する非線形入出力手段と、前記遅延手段の出力
と前記非線形入出力手段の出力とを加算する加算手段と
を備えたものである。
、本発明の非線形エンファシス装置は、入力信号を所定
時間遅延する遅延手段と、通常の時系列で信号を処理す
るフィルタおよび信号の時系列を逆転した時系列でフィ
ルタ処理して再びもとの時系列に戻す時系列逆転フィル
タから構成され前記入力信号を処理する直線位相フィル
タ手段と、前記直線位相フィルタ手段の出力の振幅を非
線形変換する非線形入出力手段と、前記遅延手段の出力
と前記非線形入出力手段の出力とを加算する加算手段と
を備えたものである。
【０００７】
【作用】本発明は上記した構成により、直線位相フィル
タを用いるためフィルタを通過した信号振幅がエッジ部
の前後に均等に分割される。このため、振幅制限される
期間が短くなり、再生時に残留する雑音が少ない。また
、残留する雑音部分がエッジの両側にあるため、いっそ
う雑音が目だたない。さらに、時系列逆転フィルタを用
いて直線位相フィルタを構成するため、比較的小さな回
路規模で構成できる。
タを用いるためフィルタを通過した信号振幅がエッジ部
の前後に均等に分割される。このため、振幅制限される
期間が短くなり、再生時に残留する雑音が少ない。また
、残留する雑音部分がエッジの両側にあるため、いっそ
う雑音が目だたない。さらに、時系列逆転フィルタを用
いて直線位相フィルタを構成するため、比較的小さな回
路規模で構成できる。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【０００９】（図１）は、ＶＴＲの記録時に用いる、本
発明の非線形エンファシス装置の一実施例を示す構成図
である。（図１）において、（図９）に示した従来例と
同一機能のブロックには同一番号を付けた。
発明の非線形エンファシス装置の一実施例を示す構成図
である。（図１）において、（図９）に示した従来例と
同一機能のブロックには同一番号を付けた。
【００１０】入力端子１から入力された信号は、後述す
る直線位相ＨＰＦ７により高域成分をされる。ＨＰＦ７
の信号はリミッタ３にて振幅制限される。いっぽう、入
力端子１の入力信号は、直線位相ＨＰＦ７と同一の遅延
時間を持つ遅延回路６によって時間合わせのために遅延
される。遅延回路６の出力とリミッタ３の出力は、加算
回路４にて加算され、出力端子５より出力される。
る直線位相ＨＰＦ７により高域成分をされる。ＨＰＦ７
の信号はリミッタ３にて振幅制限される。いっぽう、入
力端子１の入力信号は、直線位相ＨＰＦ７と同一の遅延
時間を持つ遅延回路６によって時間合わせのために遅延
される。遅延回路６の出力とリミッタ３の出力は、加算
回路４にて加算され、出力端子５より出力される。
【００１１】（図２）は、（図１）に示した非線形形エ
ンファシス回路の各部の波形を示している。（図２（ａ
））は遅延回路６の出力信号、（図２（ｂ））は直線位
相ＨＰＦ７の出力信号、（図２（ｃ））はリミッタ３の
出力信号、（図２（ｄ））は出力端子５より出力される
信号である。（図２）において、Ｔ２は直線位相ＨＰＦ
７の出力信号がリミッタ３によって振幅制限される期間
を示している。
ンファシス回路の各部の波形を示している。（図２（ａ
））は遅延回路６の出力信号、（図２（ｂ））は直線位
相ＨＰＦ７の出力信号、（図２（ｃ））はリミッタ３の
出力信号、（図２（ｄ））は出力端子５より出力される
信号である。（図２）において、Ｔ２は直線位相ＨＰＦ
７の出力信号がリミッタ３によって振幅制限される期間
を示している。
【００１２】（図２（ｂ））で示すように、直線位相Ｈ
ＰＦ７の出力はエッジ部の両側にわたり正負均等に振幅
が分離されている。このため、直線位相ＨＰＦ７が（図
９）の従来例におけるＨＰＦ２と同一の周波数振幅特性
であるとしても、リミッタによって振幅制限される期間
Ｔ２は従来例のＴ１に比べて短くなる。したがって、再
生時に逆特性の非線形ディエンファシスを行ったのち残
留する雑音の期間は、従来例に比べて短くなる。その結
果、再生画像は雑音の目だたないものとなる。また、わ
ずかに残留する雑音部分がエッジの前後両側に均等に分
割されるため、残留雑音がよりいっそう目だたない高品
位な再生画像が得られる。
ＰＦ７の出力はエッジ部の両側にわたり正負均等に振幅
が分離されている。このため、直線位相ＨＰＦ７が（図
９）の従来例におけるＨＰＦ２と同一の周波数振幅特性
であるとしても、リミッタによって振幅制限される期間
Ｔ２は従来例のＴ１に比べて短くなる。したがって、再
生時に逆特性の非線形ディエンファシスを行ったのち残
留する雑音の期間は、従来例に比べて短くなる。その結
果、再生画像は雑音の目だたないものとなる。また、わ
ずかに残留する雑音部分がエッジの前後両側に均等に分
割されるため、残留雑音がよりいっそう目だたない高品
位な再生画像が得られる。
【００１３】さて、（図１）の実施例における直線位相
ＨＰＦ７の構成および動作について説明する。（図３）
は直線位相ＨＰＦ７の構成図である。入力端子１０から
入力された信号は、ＨＰＦ３１および時系列反転ＨＰＦ
３２に入力される。
ＨＰＦ７の構成および動作について説明する。（図３）
は直線位相ＨＰＦ７の構成図である。入力端子１０から
入力された信号は、ＨＰＦ３１および時系列反転ＨＰＦ
３２に入力される。
【００１４】時系列逆転ＨＰＦ３２は（図４）のように
構成される。また（図５）は、（図４）の時系列逆転Ｈ
ＰＦの各部の信号波形を示す図である。（図４）におい
て、１４はこの時系列逆転ＨＰＦ３２の入力端子、１５
はＭ＝２Ｎなる期間Ｍの記憶容量を持ち、期間Ｍ毎に入
力信号を記憶された時系列と逆の時系列で順に出力する
記憶回路、１７はＨＰＦであって（図３）のＨＰＦ３１
と同じ伝達特性を持ち、そのインパルス応答の持続時間
はＮよりも短いものである。１６は期間Ｍの記憶容量を
持ち、記憶回路１５よりもＭ／２＝Ｎ時間だけの時間遅
れを持つ期間Ｍ毎に入力信号を記憶された時系列と逆の
時系列で順に出力する記憶回路、１８はＨＰＦ１７と同
じ伝達関数をもつＨＰＦ、１９は各期間Ｍ内の信号が欠
落しないようにＨＰＦ１７およびＨＰＦ１８の出力信号
を切り換えるスイッチ、２０は前記スイッチ７の出力信
号を切り換え期間毎に記憶された時系列と逆の時系列で
順に出力する記憶回路、２１はこの時系列逆転ＨＰＦ３
２の出力端子である。
構成される。また（図５）は、（図４）の時系列逆転Ｈ
ＰＦの各部の信号波形を示す図である。（図４）におい
て、１４はこの時系列逆転ＨＰＦ３２の入力端子、１５
はＭ＝２Ｎなる期間Ｍの記憶容量を持ち、期間Ｍ毎に入
力信号を記憶された時系列と逆の時系列で順に出力する
記憶回路、１７はＨＰＦであって（図３）のＨＰＦ３１
と同じ伝達特性を持ち、そのインパルス応答の持続時間
はＮよりも短いものである。１６は期間Ｍの記憶容量を
持ち、記憶回路１５よりもＭ／２＝Ｎ時間だけの時間遅
れを持つ期間Ｍ毎に入力信号を記憶された時系列と逆の
時系列で順に出力する記憶回路、１８はＨＰＦ１７と同
じ伝達関数をもつＨＰＦ、１９は各期間Ｍ内の信号が欠
落しないようにＨＰＦ１７およびＨＰＦ１８の出力信号
を切り換えるスイッチ、２０は前記スイッチ７の出力信
号を切り換え期間毎に記憶された時系列と逆の時系列で
順に出力する記憶回路、２１はこの時系列逆転ＨＰＦ３
２の出力端子である。
【００１５】入力端子１４に入力された信号は、記憶回
路１５に入力される。入力端子１４には例えば（図５（
ａ））に示すような信号が入力される。（図５）におい
て、ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３などの各期間
は、ＨＰＦ１７ないしＨＰＦ１８のインパルス応答の持
続時間以上に設定されている。記憶回路１５においては
、期間ｔ０〜ｔ２、ｔ２〜ｔ４毎に記憶された後、記憶
された時系列と逆の時系列で読み出される。（図５（ｂ
））に波形図を示す。この信号は、ＨＰＦ１７を経て、
（図５（ｃ））にその波形を示すごとくの信号となる。
路１５に入力される。入力端子１４には例えば（図５（
ａ））に示すような信号が入力される。（図５）におい
て、ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３などの各期間
は、ＨＰＦ１７ないしＨＰＦ１８のインパルス応答の持
続時間以上に設定されている。記憶回路１５においては
、期間ｔ０〜ｔ２、ｔ２〜ｔ４毎に記憶された後、記憶
された時系列と逆の時系列で読み出される。（図５（ｂ
））に波形図を示す。この信号は、ＨＰＦ１７を経て、
（図５（ｃ））にその波形を示すごとくの信号となる。
【００１６】一方、入力端子１４に入力された信号は、
記憶回路１６にも同時に入力される。記憶回路１６では
、期間ｔ１〜ｔ３、ｔ３〜ｔ５毎に記憶された後、記憶
された時系列と逆の時系列で読み出される。（図５（ｄ
））に波形図を示す。この信号は、ＨＰＦ１８を経て、
（図５（ｅ））にその波形を示すごとくの信号となる。
記憶回路１６にも同時に入力される。記憶回路１６では
、期間ｔ１〜ｔ３、ｔ３〜ｔ５毎に記憶された後、記憶
された時系列と逆の時系列で読み出される。（図５（ｄ
））に波形図を示す。この信号は、ＨＰＦ１８を経て、
（図５（ｅ））にその波形を示すごとくの信号となる。
【００１７】スイッチ１９は、期間ｔ１〜ｔ２、ｔ３〜
ｔ４、ｔ５〜ｔ６はＨＰＦ１７の出力信号を、ｔ２〜ｔ
３、ｔ４〜ｔ５、ｔ６〜ｔ７はＨＰＦ１８の出力信号を
選択し出力する。こうして得られた信号は、（図５（ｆ
））に示すような波形となる。さらに、記憶手段２０に
て期間ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３毎に時間軸
を逆転することによって（図５（ｇ））に示す波形が得
られる。 以上のようにして時系列逆転ＨＰＦは動作する。
ｔ４、ｔ５〜ｔ６はＨＰＦ１７の出力信号を、ｔ２〜ｔ
３、ｔ４〜ｔ５、ｔ６〜ｔ７はＨＰＦ１８の出力信号を
選択し出力する。こうして得られた信号は、（図５（ｆ
））に示すような波形となる。さらに、記憶手段２０に
て期間ｔ０〜ｔ１、ｔ１〜ｔ２、ｔ２〜ｔ３毎に時間軸
を逆転することによって（図５（ｇ））に示す波形が得
られる。 以上のようにして時系列逆転ＨＰＦは動作する。
【００１８】さて再び（図３）にもどり説明刷る。ＨＰ
Ｆ３１および時系列逆転ＨＰＦ３２の出力は加算回路３
３にて加算され、出力端子１３より出力される。ＨＰＦ
３１および時系列逆転ＨＰＦ３２を並列接続することに
より、直線位相のＨＰＦが実現できる。（図６）に、（
図３）に示した直線位相ＨＰＦの各部の波形を示す。（
図６（ａ））は入力端子１０へ入力される信号、（図６
（ｂ））はＨＰＦ３１の出力信号、（図６（ｃ））は時
系列逆転ＨＰＦ３２の出力信号、（図６（ｄ））は出力
端子１３より出力される信号である。（図６（ｄ）に示
すように、エッジ部の両側にわたり正負均等に振幅が分
離された波形を得ることができる。
Ｆ３１および時系列逆転ＨＰＦ３２の出力は加算回路３
３にて加算され、出力端子１３より出力される。ＨＰＦ
３１および時系列逆転ＨＰＦ３２を並列接続することに
より、直線位相のＨＰＦが実現できる。（図６）に、（
図３）に示した直線位相ＨＰＦの各部の波形を示す。（
図６（ａ））は入力端子１０へ入力される信号、（図６
（ｂ））はＨＰＦ３１の出力信号、（図６（ｃ））は時
系列逆転ＨＰＦ３２の出力信号、（図６（ｄ））は出力
端子１３より出力される信号である。（図６（ｄ）に示
すように、エッジ部の両側にわたり正負均等に振幅が分
離された波形を得ることができる。
【００１９】このように、時系列逆転フィルタを用いて
直線位相フィルタを構成するため、比較的小さな回路規
模で直線位相のＨＰＦが構成できる。
直線位相フィルタを構成するため、比較的小さな回路規
模で直線位相のＨＰＦが構成できる。
【００２０】つぎに、（図１）の実施例における直線位
相ＨＰＦ７のその他の実施例について説明する。（図７
）は直線位相ＨＰＦ７の他の実施例を示す構成図である
。入力端子１０から入力された信号はＨＰＦ１１を経て
時系列逆転ＨＰＦ１２に入力される。時系列逆転ＨＰＦ
１２の構成および動作は、先の（図３）における時系列
反転ＨＰＦ３２と同様である。時系列逆転ＨＰＦ１２で
処理された信号は、出力端子１３から出力される。ＨＰ
Ｆ１１および時系列逆転ＨＰＦ１２を従属接続すること
により、直線位相のＨＰＦが実現できる。（図８）に、
（図７）に示した直線位相ＨＰＦの各部の波形を示す。 （図８（ａ））は入力端子１０へ入力される信号、（図
８（ｂ））はＨＰＦ１１の出力信号、（図８（ｃ））は
出力端子１３より出力される信号である。（図８（ｃ）
）に示すように、エッジ部の両側にわたり正負均等に振
幅が分離された波形を得ることができる。
相ＨＰＦ７のその他の実施例について説明する。（図７
）は直線位相ＨＰＦ７の他の実施例を示す構成図である
。入力端子１０から入力された信号はＨＰＦ１１を経て
時系列逆転ＨＰＦ１２に入力される。時系列逆転ＨＰＦ
１２の構成および動作は、先の（図３）における時系列
反転ＨＰＦ３２と同様である。時系列逆転ＨＰＦ１２で
処理された信号は、出力端子１３から出力される。ＨＰ
Ｆ１１および時系列逆転ＨＰＦ１２を従属接続すること
により、直線位相のＨＰＦが実現できる。（図８）に、
（図７）に示した直線位相ＨＰＦの各部の波形を示す。 （図８（ａ））は入力端子１０へ入力される信号、（図
８（ｂ））はＨＰＦ１１の出力信号、（図８（ｃ））は
出力端子１３より出力される信号である。（図８（ｃ）
）に示すように、エッジ部の両側にわたり正負均等に振
幅が分離された波形を得ることができる。
【００２１】この場合においても、時系列逆転フィルタ
を用いて直線位相フィルタを構成するため、（図３）の
実施例と同様に比較的小さな回路規模で直線位相のＨＰ
Ｆが構成できる。
を用いて直線位相フィルタを構成するため、（図３）の
実施例と同様に比較的小さな回路規模で直線位相のＨＰ
Ｆが構成できる。
【００２２】なお、時系列逆転ＨＰＦは上記実施例に限
られるものではなく、特許請求項で限定した構成であれ
ばどのようなものであってもよい。
られるものではなく、特許請求項で限定した構成であれ
ばどのようなものであってもよい。
【００２３】
【発明の効果】本発明は以上のように、直線位相フィル
タを用いるためフィルタを通過した信号振幅がエッジ部
の前後に均等に分割される。このため、振幅制限される
期間が短くなり、再生時に残留する雑音が少ない。また
、残留する雑音部分がエッジの両側にあるため、いっそ
う雑音が目だたない。さらに、時系列逆転フィルタを用
いて直線位相フィルタを構成するため、比較的小さな回
路規模で構成できる。
タを用いるためフィルタを通過した信号振幅がエッジ部
の前後に均等に分割される。このため、振幅制限される
期間が短くなり、再生時に残留する雑音が少ない。また
、残留する雑音部分がエッジの両側にあるため、いっそ
う雑音が目だたない。さらに、時系列逆転フィルタを用
いて直線位相フィルタを構成するため、比較的小さな回
路規模で構成できる。
【図１】本発明の非線形エンファシス装置の一実施例を
示す構成図である。
示す構成図である。
【図２】（図１）の実施例の動作を説明する波形図であ
る。
る。
【図３】（図１）の実施例における直線位相ＨＰＦの構
成図である。
成図である。
【図４】（図３）の直線位相ＨＰＦにおける時系列逆転
ＨＰＦの構成図である。
ＨＰＦの構成図である。
【図５】（図４）の時系列逆転ＨＰＦの動作を説明する
波形図である。
波形図である。
【図６】（図３）の直線位相ＨＰＦの動作を説明する波
形図である。
形図である。
【図７】（図１）の実施例における直線位相ＨＰＦのそ
の他の実施例を示す構成図である。
の他の実施例を示す構成図である。
【図８】（図７）の直線位相ＨＰＦの動作を説明する波
形図である。
形図である。
【図９】従来の非線形エンファシスの構成図である。
【図１０】（図９）の従来例の動作を説明する波形図で
ある。
ある。
３ リミッタ
４ 加算回路
７ 直線位相ＨＰＦ
１２、３２ 時系列逆転ＨＰＦ
１５、１６、２０ 記憶回路
１９ スイッチ
Claims (4)
- 【請求項１】 入力信号を所定時間遅延する遅延手段
と、通常の時系列で信号を処理するフィルタ手段および
信号の時系列を逆転した時系列でフィルタ処理して再び
もとの時系列に戻す時系列逆転フィルタ手段から構成さ
れ前記入力信号を処理する直線位相フィルタ手段と、前
記直線位相フィルタ手段の出力の振幅を非線形変換する
非線形入出力手段と、前記遅延手段の出力と前記非線形
入出力手段の出力とを加算する加算手段とを備えた非線
形エンファシス装置。 - 【請求項２】 直線位相フィルタ手段は、入力信号を
通常の時系列で信号を処理するフィルタ手段と、入力信
号を逆転した時系列でフィルタ処理して再びもとの時系
列に戻す時系列逆転フィルタ手段と、前記フィルタ手段
の出力と前記時系列逆転フィルタ手段の出力とを加算す
る加算手段とを備えた請求項１記載の非線形エンファシ
ス装置。 - 【請求項３】 直線位相フィルタ手段は、入力信号を
通常の時系列で信号を処理するフィルタ手段と、前記フ
ィルタ手段の出力を逆転した時系列でフィルタ処理して
再びもとの時系列に戻す時系列逆転フィルタ手段とを備
えた請求項１記載の非線形エンファシス装置。 - 【請求項４】 時系列逆転フィルタ手段は、Ｍ≧２Ｎ
なる期間Ｍの記憶容量を持ち、期間Ｍ毎に入力信号を記
憶された時系列と逆の時系列で順に出力する第１の記憶
手段と、前記第１の記憶手段の出力に接続されたインパ
ルス応答の持続時間がＮなる伝達特性Ｇを持つ第１のフ
ィルタと、少なくとも期間Ｍの記憶容量を持ち、第１の
記憶手段よりも期間Ｎから期間（ＭーＮ）までの範囲内
の時間遅れを持ち期間Ｍ毎に前記入力信号を記憶された
時系列と逆の時系列で順に出力する第２の記憶手段と、
前記第２の記憶手段の出力に接続された伝達特性Ｇを持
つ第２のフィルタと、各期間Ｍ内の信号が欠落しないよ
うに前記第１および第２のフィルタの出力信号を切り換
えるスイッチと、少なくともＭ／２の記憶容量を持ち、
前記スイッチの出力信号を切り換え期間毎に記憶された
時系列と逆の時系列で順に出力する第３の記憶手段とを
備えたことを特徴とする請求項１、請求項２ないし請求
項３記載の非線形エンファシス装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056640A JP2568761B2 (ja) | 1991-03-20 | 1991-03-20 | 非線形エンファシス装置 |
| EP92302023A EP0503891B1 (en) | 1991-03-14 | 1992-03-10 | Signal processing apparatus |
| US07/849,332 US5299003A (en) | 1991-03-14 | 1992-03-10 | Signal processing apparatus for changing the frequency characteristics of an input signal |
| DE69220986T DE69220986T2 (de) | 1991-03-14 | 1992-03-10 | Signalverarbeitungsgerät |
| KR1019920004021A KR960004326B1 (ko) | 1991-03-14 | 1992-03-11 | 신호처리장치 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056640A JP2568761B2 (ja) | 1991-03-20 | 1991-03-20 | 非線形エンファシス装置 |
| US07/849,332 US5299003A (en) | 1991-03-14 | 1992-03-10 | Signal processing apparatus for changing the frequency characteristics of an input signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04291578A true JPH04291578A (ja) | 1992-10-15 |
| JP2568761B2 JP2568761B2 (ja) | 1997-01-08 |
Family
ID=26397597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056640A Expired - Lifetime JP2568761B2 (ja) | 1991-03-14 | 1991-03-20 | 非線形エンファシス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568761B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049674A1 (ja) * | 2005-10-28 | 2007-05-03 | Advantest Corporation | ドライバ回路、試験装置及び調整方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60235533A (ja) * | 1984-05-08 | 1985-11-22 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
-
1991
- 1991-03-20 JP JP3056640A patent/JP2568761B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60235533A (ja) * | 1984-05-08 | 1985-11-22 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049674A1 (ja) * | 2005-10-28 | 2007-05-03 | Advantest Corporation | ドライバ回路、試験装置及び調整方法 |
| US7538582B2 (en) | 2005-10-28 | 2009-05-26 | Advantest Corporation | Driver circuit, test apparatus and adjusting method |
| JP5080266B2 (ja) * | 2005-10-28 | 2012-11-21 | 株式会社アドバンテスト | ドライバ回路、試験装置及び調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2568761B2 (ja) | 1997-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031760B2 (ja) | Ｆｍ変調信号復調装置 | |
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| JPH0241951B2 (ja) | ||
| JPH02110863A (ja) | 磁気再生装置 | |
| JPH04291578A (ja) | 非線形エンファシス装置 | |
| US5299003A (en) | Signal processing apparatus for changing the frequency characteristics of an input signal | |
| JP2874498B2 (ja) | 映像信号再生装置 | |
| JP2872514B2 (ja) | ノイズ低減再生増幅器 | |
| JP2685809B2 (ja) | 雑音除去回路 | |
| JP2591356B2 (ja) | 記録再生装置 | |
| JPS5946046B2 (ja) | 記録再生装置 | |
| JPH0142559B2 (ja) | ||
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JP2821184B2 (ja) | 非線形エンフアシス回路 | |
| JP2834140B2 (ja) | 映像信号記録方法 | |
| JP2821185B2 (ja) | 非線形デイエンフアシス回路 | |
| JPH0378164A (ja) | 磁気記録再生装置 | |
| KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
| JP2538139B2 (ja) | 非線形信号処理装置 | |
| JPS60111581A (ja) | 静止画信号の処理装置 | |
| JPH05325406A (ja) | 情報信号の記録再生装置 | |
| JPH04284727A (ja) | 信号処理装置 | |
| JPH05219475A (ja) | エンファシス回路 | |
| JPH09107524A (ja) | ディエンファシス回路 |