JPH09107524A - ディエンファシス回路 - Google Patents

ディエンファシス回路

Info

Publication number
JPH09107524A
JPH09107524A JP7286446A JP28644695A JPH09107524A JP H09107524 A JPH09107524 A JP H09107524A JP 7286446 A JP7286446 A JP 7286446A JP 28644695 A JP28644695 A JP 28644695A JP H09107524 A JPH09107524 A JP H09107524A
Authority
JP
Japan
Prior art keywords
signal
emphasis
reproduced
frame
subtracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7286446A
Other languages
English (en)
Inventor
Makoto Hirayama
良 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP7286446A priority Critical patent/JPH09107524A/ja
Publication of JPH09107524A publication Critical patent/JPH09107524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 VTRのリバース再生に適した再生信号のデ
ィエンファシス回路を提供する。 【解決手段】 再生信号を1フレーム遅延した遅延信号
a0に所定の演算処理を施す、縦続接続されたn(nは整
数)個のフィルタ手段からなり、各フィルタは前段のフ
ィルタ手段において遅延信号a1,…, an-1, an を1フレ
ーム遅延出力するメモリA1,…, An-1, An と、遅延信号
a1,…, an-1, an から前段のフィルタ手段において演算
出力された信号を減算する第1の手段C1,…, Cn-1, Cn
と、第1の手段の出力に所定の信号処理を施した後これ
を遅延信号から減算する第2の手段B1,…, Bn-1, Bn と
を有し、第n(nは整数)のフィルタからの遅延信号an
からこのフィルタ手段における演算出力を減算し、その
減算結果に所定の信号処理を施した後これを第nのフィ
ルタからの遅延信号anから減算する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高精細度映像信号を
記録再生するVTRに用いられる再生信号のディエンフ
ァシス回路に関するものである。
【0002】
【従来の技術】図5は従来のテンポラルエンファシスを
説明するための図、図6は従来のテンポラルディエンフ
ァシスを説明するための図である。
【0003】VTR(周知のヘリカルスキャン型ビデオ
テープレコーダ)の映像信号のS/N比を改善するノイ
ズ低減法として映像信号のエンファシスがある。従来の
エンファシスは、記録すべき映像信号の高域を予め強調
(プリエンファシス)し、再生時は再生された信号の高
域を減衰(ディエンファシス)することにより記録再生
のとき生じる高域成分のノイズを低減するものである。
これに対して高精細度映像信号のエンファシスを行うテ
ンポラルエンファシスがある。これは映像信号のテンポ
ラル(時間)周波数領域の高域成分の強調(テンポラル
プリエンファシス)と減衰(テンポラルディエンファシ
ス)を行うものである。具体的には画像フレームメモリ
を遅延素子とした離散フィルタにより映像信号の時間軸
方向の相関を利用してノイズを低減するものである。
【0004】図5に示すように、記録時はテンポラル周
波数領域の高域を操作するためにフレームメモリ52によ
りIIRフィルタを構成し、記録すべき信号のテンポラ
ル周波数の高域を強調する(図中のフィルタ出力信号波
形)。ここで51, 53は減算器、54, 57は係数器(係数は
夫々Ad, Bd)、55はリミッタ、56は加算器である。そし
て、高域強調された映像信号は記録信号処理回路58によ
って周知のVTR信号記録処理が施された後、回転ヘッ
ド59によって磁気テープT等の磁気記録媒体に記録され
る。
【0005】図6に示すように、再生時は回転ヘッド59
により磁気テープTに記録された信号を再生し、再生信
号処理回路60によって再生された信号に周知のVTR信
号再生処理を施す。このときこの再生信号処理回路60は
上記した記録信号処理回路58とは相補的構成を持つもの
である。復調された再生映像信号(得られる信号波形は
図5のフィルタ出力信号波形とほぼ同じ)は上記したI
IRフィルタとは逆特性を有するフィルタによって記録
時に強調したテンポラル周波数領域の高域を減衰させる
(得られる信号波形は図5の入力映像信号波形とほぼ同
じ)。この高域の減衰により再生映像信号のノイズ成分
も減衰されると同時に、再生映像信号を記録された信号
を元の波形として再現できる。
【0006】
【発明が解決しようとする課題】ところでVTRには映
像を通常の速度より早く再生(早送り再生)したり、映
像の動きを逆に再生(リバース再生)したり、その動き
を止めたり(一時停止)するなどの特殊再生機能があ
る。
【0007】図6に示したフィルタによってリバース再
生した映像信号(図中のリバース再生信号波形)のディ
エンファシスを行うと歪んだ波形が得られる(図中のフ
ィルタ出力信号波形;点線は本来得られるべき信号波
形)。これはフィルタの位相特性が位相直線となってい
ないためである。即ち、位相が周波数特性を持つことに
よって、信号の入力順序が逆になると信号の高域を元に
戻すディエンファシスの動作に遅れが生じ、記録時のフ
ィルタの逆特性が得られないことに因る。そして、この
ような信号波形は不自然な再生映像となってしまうとい
う問題があった。
【0008】
【課題を解決するための手段】よって、本発明は上記し
た課題を解決するため、以下(1)〜(3)の構成を提
供するものである。
【0009】(1) 第1の発明は、記録再生される映
像信号の信号処理の過程で、高域成分を強調するという
エンファシスを施して記録した信号を後に再生すると
き、フレーム相関を利用して、再生された信号の強調さ
れた高域成分を元に戻すディエンファシス回路におい
て、前記エンファシスが施されて記録された信号を再生
して得た再生信号に対して1フレーム期間遅延した遅延
信号(a0)に所定の演算処理を施す、縦続接続されたn
(nは整数)個のフィルタ手段からなり、各フィルタ
は、前段のフィルタ手段において1フレーム期間遅延さ
れた遅延信号(a1,…, an-1, an) を1フレーム期間遅延
出力するメモリ(A1,…, An-1, An) と、前記遅延信号(a
1,…, an-1, an) から前段のフィルタ手段において演算
出力された信号を減算する第1の手段(c1,…, cn-1, c
n) と、前記第1の手段(C1,…, Cn-1, Cn)の出力する信
号に所定の信号処理を施した後これを前記遅延信号(a1,
…, an-1,an) から減算する第2の手段(B1,…, Bn-1, B
n) とを有し、第nのフィルタ手段から出力された遅延
信号(an)から第nのフィルタ手段において演算出力され
た信号(bn)を減算する手段(2) と、前記手段(2) の出力
する信号に所定の信号処理を施した後これを前記第nの
フィルタ手段から出力された遅延信号(an)から減算する
ことによって記録時と逆方向に再生された映像信号のデ
ィエンファシスを行うことを特徴とするディエンファシ
ス回路を提供するものである。
【0010】(2) 第2の発明は、記録再生される映
像信号の信号処理の過程で、高域成分を強調するという
エンファシスを施して記録した信号を後に再生すると
き、フレーム相関を利用して、再生された信号の強調さ
れた高域成分を元に戻すディエンファシス回路におい
て、前記エンファシスが施されて記録された信号を再生
して得た再生信号を1フレーム期間遅延出力するメモリ
(1) と、前記メモリ(1) から出力される遅延信号(a0)か
ら前記再生信号を減算する第1の減算手段(2) と、前記
第1の減算手段(2) からの信号に所定の信号処理を施し
た後これを前記遅延信号(a0)から減算する第2の減算手
段(5) とからなるフィルタを備え、記録時と逆方向に再
生された映像信号のディエンファシスを行うことを特徴
とするディエンファシス回路を提供するものである。
【0011】(3) 第3の発明は、記録された映像信
号を−1/n(n>1;整数)倍で再生する際に、映像
信号がnフレーム単位で切替わる1フレーム前を検出す
るフレーム検出手段(35)を備え、前記フレーム検出手段
(35)の検出結果に基づいて、前記メモリ(1, A1, …, A
n) には常に入力に対して1フレーム分ずつの時間差を
持つ信号が保持され、読み出されることを特徴とする上
記(1)又は上記(2)記載のディエンファシス回路を
提供するものである。
【0012】
【発明の実施の形態】図1は本発明なるディエンファシ
ス回路の第1実施例を説明するためのブロック図、図2
は本発明なるディエンファシス回路の第2実施例を説明
するためのブロック図、図3は本発明なるディエンファ
シス回路の第3実施例を説明するためのブロック図、図
4は第3実施例を動作を説明するための図である。以
下、図面を参照しつつ本発明の実施の形態を第1実施例
から説明する。また、前述したものと同一の構成部分に
は同一符号を付し、その説明を省略する。
【0013】(第1実施例)さて、磁気テープTから回
転ヘッド59によって再生された信号は再生信号処理回路
60において所定の信号処理が施される。この信号処理
は、例えば、周知の再生信号の前置増幅、記録時FM変
調された信号のFM復調等を行う。こうして復調された
信号は再生映像信号(以下単に再生信号ともいう)とし
て本ディエンファシス回路に供給される。本発明なるデ
ィエンファシス回路33A は、図1に示すようにフレーム
メモリより構成されるフィルタをn(nは整数)個縦続
接続して構成される。
【0014】再生信号はフレームメモリA1及び減算器C1
に夫々供給される。フレームメモリA1は1フレーム期間
ずれて記憶保持した映像信号を出力するので、1フレー
ム期間遅延した遅延信号a0が第1のフィルタに供給され
る。
【0015】第1のフィルタはフレームメモリA1、減算
器B1, C1、係数器D1, F1、リミッタE1とからなる。フレ
ームメモリA1から遅延出力された映像信号は減算器B1,
C1に夫々供給される。減算器C1は再生信号から遅延信号
a0を減算し得た信号を、係数器D1、リミッタE1及び係数
器F1を経て減算器B1に供給する。減算器B1はフレームメ
モリ1からの遅延信号a0から上記した係数器F1を経た信
号を減算することによって遅延信号a0の高域が減衰され
た信号a1を出力する。
【0016】以下、同様に構成された第2、第3…第n
のフィルタによって遅延信号から高域成分を減算した信
号bnと、遅延信号anとを出力する。遅延信号anは減算器
2, 5に夫々供給され、信号bnは減算器2に供給される。
減算器2は遅延信号anから信号bnを減算しその出力を係
数器3、リミッタ4に供給する。リミッタ4からは信号
の高域成分が抽出され、これを減算器5において遅延信
号anから減算すると、高域成分が減衰された出力信号が
得られる。このとき各フィルタの帰還ループは上述した
再生時のディエンファシス回路のIIRフィルタと同じ
処理がされる。
【0017】例えば、図4(A)に示すように,時間経
過に沿ってフレーム単位の映像信号…, V0, V1, V2, V
3, …が磁気テープに記録されたとすると、こうした磁
気テープを上記したリバース再生したとき得られる再生
映像信号は、…V3, V2, V1, V0, …という順番で再生さ
れる。即ち、本ディエンファシス回路にはフレームV3の
信号が一番下のフレームメモリ(このときフレームメモ
リA1)に供給される。そして、順番にリバース再生され
た信号がメモリに格納され、第1のフィルタのフレーム
メモリA1にはフレームV0、第2のフィルタのフレームメ
モリにはフレームV1、第3のフィルタのフレームメモリ
にはフレームV2というように信号データが格納される。
【0018】こうして、各フィルタが通常再生のテンポ
ラルディエンファシスの帰還ループの処理を行うと、古
い信号データの順番、フレームV0, V1, V2, V3の順番で
処理が行われることになる。即ち、一番下のフィルタで
は古いフレームのデータ(前段のフィルタの出力)を基
に帰還ループの処理を行うことができるので、上記した
ディエンファシスの誤動作を吸収することができる。そ
して、フィルタの段数(n(;整数)の数)が多くなれ
ばなるほど正確なディエンファシスを行うことができ
る。
【0019】(第2実施例)上記したディエンファシス
回路33A はリバース再生のディエンファシスを正確に行
うことができるが、必要となるフィルタの数が多ければ
多いほど良く、通常の再生のディエンファシスと異なる
回路を使用しなければならない。そこで、通常再生と共
通に使用できるという実用性の高いディエンファシス回
路33B について第2実施例として説明する。
【0020】この第2実施例のディエンファシス回路33
B は第1実施例のディエンファシス回路33A の段数を
「0」とした構成であり、通常の再生のディエンファシ
スと併用することができるという利点を持ち、従来のデ
ィエンファシス回路に比して各段に良好な再生信号波形
を得ることができる。但し、第1実施例のディエンファ
シス回路33A 程正確なディエンファシスを行うことがで
きない。
【0021】図2に示すように、磁気テープからリバー
ス再生された再生信号はフレームメモリ1と減算器2に
夫々供給される。1フレーム期間遅延した遅延信号a0か
ら再生信号を減算することにより常に古いデータに基づ
いて信号を得ることになる。得られた信号は係数器3、
リミッタ4を介して記録時エンファシスされた高域成分
が抽出される。抽出された高域成分は遅延信号a0から減
算され、ディエンファシスを行うことができる。帰還ル
ープの処理は上述したものと同様である。
【0022】(第3実施例)ところで、VTRにはリバ
ーススロー再生も行われるが、このとき例えば、−1/
n(n>1;nは整数)倍で出力される映像信号はnフ
レーム期間同じフレームの映像信号である。ここで、+
方向を早送り再生とすると、−はリバース方向、1/n
はn倍のスロー再生を表す。具体的には、図4(A)に
示すように記録された映像信号をn倍のリバーススロー
再生を行うとき、例えば、同図(B)に示すようなタイ
ミングで各フレームの映像信号が再生出力される。即
ち、このときディエンファシスを行うフレームメモリの
動作を制御することが必要となる。
【0023】そこで本第3実施例は図3に示すようにフ
レーム検出手段32を設けて構成した。上記した再生信号
処理回路60で復調再生された映像信号はテンポラルディ
エンファシス回路33に供給される。このとき、このテン
ポラルディエンファシス回路33は上記した第1実施例又
は、第2実施例のいずれかのディエンファシス回路33A,
33Bを用いても良い。このディエンファシス回路33には
フレーム検出手段32から後述するタイミング信号32a が
供給され、このタイミングによってディエンファシス回
路33の各フレームメモリの書き込みと読み出しのタイミ
ング制御が行われる。
【0024】図4に示すように、−1/n倍の特殊再生
(n倍のリバーススロー再生)時、同図(B)のように
再生信号が得られているとすると、1フレームの信号は
nフレーム期間出力される。即ち、このときディエンフ
ァシス回路33の各フレームメモリの出力はリバーススロ
ー再生されるフレームが切替わるタイミングで書き込み
を行えば良い。
【0025】例えば、同図(C)に示すように、フレー
ムが切替わる1フレーム直前でタイミング信号32a (例
えば、このとき「Hi」)を出力する。ディエンファシ
ス回路33はこのタイミング信号32a に基づいて各フレー
ムメモリの書き込みを行う。上記以外のときタイミング
信号32a は「Lo」を出力し、このときディエンファシ
ス回路33の各フレームメモリは記憶保持している信号を
出力し続ける。
【0026】こうしてディエンファシス回路33の各フレ
ームメモリには入力に対して正確に1フレームの時間差
を持つ信号が記憶保持されるので、−1/n倍の特殊再
生においても再生映像信号に対して正確なテンポラルデ
ィエンファシスを施すことができる。
【0027】
【発明の効果】上述したように、本発明の第1の構成に
よれば、ディエンファシス回路を構成する各フィルタは
古い信号データの順番で帰還ループの処理を行うので、
VTRのリバース再生時に、ディエンファシスを行うフ
ィルタの位相特性が位相直線となっていないために記録
時のプリエンファシスによる歪みや残像の影響を抑え、
映像信号のS/N比を改善することができるという効果
がある。
【0028】上述したように、本発明の第2の構成によ
れば、簡易な構成により通常再生と共通のディエンファ
シス回路を用いることができるので、より実用的なリバ
ース再生に対応したディエンファシス回路を提供するこ
とができるという効果がある。
【0029】上述したように、本発明の第3の構成によ
れば、上述した効果に加え、フレーム検出手段によって
フレームメモリの書き込みタイミングを制御することが
できるので、n(n>1;nは整数)倍でリバーススロ
ー再生した映像信号に対して正確なフレームの切り換え
のタイミングでディエンファシスを施すことができると
いう効果がある。
【図面の簡単な説明】
【図1】本発明なるディエンファシス回路の第1実施例
を説明するためのブロック図である。
【図2】本発明なるディエンファシス回路の第2実施例
を説明するためのブロック図である。
【図3】本発明なるディエンファシス回路の第3実施例
を説明するためのブロック図である。
【図4】第3実施例を動作を説明するための図である。
【図5】従来のテンポラルエンファシスを説明するため
の図である。
【図6】従来のテンポラルディエンファシスを説明する
ための図である。
【符号の説明】
1,A1, 〜An-1, An…メモリ(フレームメモリ)、C1,
〜Cn-1, Cn…第1の手段、B1, 〜Bn-1, Bn…第2の手
段、2…手段(減算手段)。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】記録再生される映像信号の信号処理の過程
    で、高域成分を強調するというエンファシスを施して記
    録した信号を後に再生するとき、フレーム相関を利用し
    て、再生された信号の強調された高域成分を元に戻すデ
    ィエンファシス回路において、 前記エンファシスが施されて記録された信号を再生して
    得た再生信号に対して1フレーム期間遅延した遅延信号
    に所定の演算処理を施す、縦続接続されたn(nは整
    数)個のフィルタ手段からなり、 各フィルタは、前段のフィルタ手段において1フレーム
    期間遅延された遅延信号を1フレーム期間遅延出力する
    メモリと、 前記遅延信号から前段のフィルタ手段において演算出力
    された信号を減算する第1の手段と、 前記第1の手段の出力する信号に所定の信号処理を施し
    た後これを前記遅延信号から減算する第2の手段とを有
    し、 第nのフィルタ手段から出力された遅延信号から第nの
    フィルタ手段において演算出力された信号を減算する手
    段と、 前記手段の出力する信号に所定の信号処理を施した後こ
    れを前記第nのフィルタ手段から出力された遅延信号か
    ら減算することによって記録時と逆方向に再生された映
    像信号のディエンファシスを行うことを特徴とするディ
    エンファシス回路。
  2. 【請求項2】記録再生される映像信号の信号処理の過程
    で、高域成分を強調するというエンファシスを施して記
    録した信号を後に再生するとき、フレーム相関を利用し
    て、再生された信号の強調された高域成分を元に戻すデ
    ィエンファシス回路において、 前記エンファシスが施されて記録された信号を再生して
    得た再生信号を1フレーム期間遅延出力するメモリと、 前記メモリから出力される遅延信号から前記再生信号を
    減算する第1の減算手段と、 前記第1の減算手段からの信号に所定の信号処理を施し
    た後これを前記遅延信号から減算する第2の減算手段と
    からなるフィルタを備え、 記録時と逆方向に再生された映像信号のディエンファシ
    スを行うことを特徴とするディエンファシス回路。
  3. 【請求項3】記録された映像信号を−1/n(n>1;
    整数)倍で再生する際に、映像信号がnフレーム単位で
    切替わる1フレーム前を検出するフレーム検出手段を備
    え、 前記フレーム検出手段の検出結果に基づいて、前記メモ
    リには常に入力に対して1フレーム分ずつの時間差を持
    つ信号が保持され、読み出されることを特徴とする請求
    項1又は請求項2記載のディエンファシス回路。
JP7286446A 1995-10-06 1995-10-06 ディエンファシス回路 Pending JPH09107524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7286446A JPH09107524A (ja) 1995-10-06 1995-10-06 ディエンファシス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7286446A JPH09107524A (ja) 1995-10-06 1995-10-06 ディエンファシス回路

Publications (1)

Publication Number Publication Date
JPH09107524A true JPH09107524A (ja) 1997-04-22

Family

ID=17704496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7286446A Pending JPH09107524A (ja) 1995-10-06 1995-10-06 ディエンファシス回路

Country Status (1)

Country Link
JP (1) JPH09107524A (ja)

Similar Documents

Publication Publication Date Title
JPH0241951B2 (ja)
JPH09107524A (ja) ディエンファシス回路
JP2558412B2 (ja) 動適応再生回路
JP2874498B2 (ja) 映像信号再生装置
JPH026710Y2 (ja)
JP2939959B2 (ja) 映像信号再生装置
JPH04291578A (ja) 非線形エンファシス装置
JP2685809B2 (ja) 雑音除去回路
JP2855982B2 (ja) 映像信号記録装置,映像信号記録再生装置及び映像信号再生装置
KR100568370B1 (ko) 디지털 자화기록신호의 보상기록장치 및 방법
JPS5946046B2 (ja) 記録再生装置
JP2591356B2 (ja) 記録再生装置
JP2834140B2 (ja) 映像信号記録方法
JPH01296871A (ja) 映像信号記録再生装置
JPH0442670A (ja) 雑音除去装置
JPH0750808A (ja) 映像信号処理回路
JPS6380685A (ja) 巡回型雑音低減装置
JPH09154106A (ja) ディエンファシス回路
JPH0646367A (ja) 映像信号記録装置
JPS606998A (ja) 信号処理装置
JPH05325406A (ja) 情報信号の記録再生装置
JPH0654296A (ja) 映像信号再生装置
JPH02164187A (ja) 信号補間方法
JPS63206907A (ja) 等化回路
JPH04307882A (ja) ディジタルvtr