JP2874498B2 - 映像信号再生装置 - Google Patents
映像信号再生装置Info
- Publication number
- JP2874498B2 JP2874498B2 JP4359258A JP35925892A JP2874498B2 JP 2874498 B2 JP2874498 B2 JP 2874498B2 JP 4359258 A JP4359258 A JP 4359258A JP 35925892 A JP35925892 A JP 35925892A JP 2874498 B2 JP2874498 B2 JP 2874498B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- frame
- emphasis
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、時間軸方向の周波数の
高域成分が低域成分に対して相対的にレベル増強される
プリエンファシス特性が付与された映像信号をディエン
ファシスして再生する映像信号再生装置に関する。
高域成分が低域成分に対して相対的にレベル増強される
プリエンファシス特性が付与された映像信号をディエン
ファシスして再生する映像信号再生装置に関する。
【０００２】
【従来の技術】映像信号を磁気テープなどの記録媒体に
記録する場合、記録再生におけるノイズの影響を軽減す
るために、１フレーム期間毎の映像信号の時間軸方向の
高域成分を低域成分に比し増強（フレームプリエンファ
シス）して記録し、再生時に１フレーム期間毎の再生映
像信号の高域成分を低域成分に比し減衰させる（フレー
ムディエンファシス）ことにより、ＳＮ比を改善するフ
レームエンファシス、いわゆるテンポラルエンファシス
が行われている。
記録する場合、記録再生におけるノイズの影響を軽減す
るために、１フレーム期間毎の映像信号の時間軸方向の
高域成分を低域成分に比し増強（フレームプリエンファ
シス）して記録し、再生時に１フレーム期間毎の再生映
像信号の高域成分を低域成分に比し減衰させる（フレー
ムディエンファシス）ことにより、ＳＮ比を改善するフ
レームエンファシス、いわゆるテンポラルエンファシス
が行われている。
【０００３】図５はフレームエンファシスを用いた映像
信号記録再生装置のブロック構成図、図６はプリエンフ
ァシス回路の構成図、図７はディエンファシス回路の構
成図、図８はフレームプリエンファシス処理後、磁気テ
ープ上に記録された映像信号を説明する図、図９はフレ
ームプリエンファシス処理後、磁気テープ上に記録され
た映像信号を特殊再生することを説明する図である。
信号記録再生装置のブロック構成図、図６はプリエンフ
ァシス回路の構成図、図７はディエンファシス回路の構
成図、図８はフレームプリエンファシス処理後、磁気テ
ープ上に記録された映像信号を説明する図、図９はフレ
ームプリエンファシス処理後、磁気テープ上に記録され
た映像信号を特殊再生することを説明する図である。
【０００４】図５に示す映像信号記録再生装置は、記録
時、入力端子１に入来した映像信号がプリエンファシス
回路２に供給され、ここでフレームプリエンファシスさ
れた後、記録系信号処理回路３に供給され、ここで映像
信号の記録に適した信号処理、例えば周波数変調等が施
される。そして、記録系信号処理回路３から取り出され
た映像信号は記録増幅器（図示せず）等を経て磁気ヘッ
ド（図示せず）に供給され、これにより磁気テープ４に
記録される。
時、入力端子１に入来した映像信号がプリエンファシス
回路２に供給され、ここでフレームプリエンファシスさ
れた後、記録系信号処理回路３に供給され、ここで映像
信号の記録に適した信号処理、例えば周波数変調等が施
される。そして、記録系信号処理回路３から取り出され
た映像信号は記録増幅器（図示せず）等を経て磁気ヘッ
ド（図示せず）に供給され、これにより磁気テープ４に
記録される。
【０００５】一方、再生時、磁気ヘッド（図示せず）に
より磁気テープ４の記録済み映像信号が再生され、再生
増幅器（図示せず）等を経て再生系信号処理回路５によ
り記録時の信号処理とは逆の信号処理が行われた後、デ
ィエンファシス回路６に供給され、ここでフレームディ
エンファシスされた再生映像信号は出力端子７より取り
出される。
より磁気テープ４の記録済み映像信号が再生され、再生
増幅器（図示せず）等を経て再生系信号処理回路５によ
り記録時の信号処理とは逆の信号処理が行われた後、デ
ィエンファシス回路６に供給され、ここでフレームディ
エンファシスされた再生映像信号は出力端子７より取り
出される。
【０００６】上記したプリエンファシス回路２は、図６
に示すように、フレームメモリ１３、係数Ｋｐ，Ａｐを
有する係数回路１４，１５、減算回路１７，１８、加算
回路１９から構成される。
に示すように、フレームメモリ１３、係数Ｋｐ，Ａｐを
有する係数回路１４，１５、減算回路１７，１８、加算
回路１９から構成される。
【０００７】上記したディエンファシス回路６は、図７
に示すように、フレームメモリ２３、係数Ｋｄ，Ａｄを
有する係数回路２４，２５、減算回路２７，２８，２９
から構成される。
に示すように、フレームメモリ２３、係数Ｋｄ，Ａｄを
有する係数回路２４，２５、減算回路２７，２８，２９
から構成される。
【０００８】上記した係数回路１４，１５，２４，２５
の各係数Ｋｐ，Ａｐ，Ｋｄ，Ａｄを次のように夫々選定
すると、フレームプリエンファシスとフレームディエン
ファシスの特性が逆特性（伝達関数の積が１）にな
る）。 Ｋｐ＝０．４２２、 Ａｐ＝２．１１ Ｋｄ＝０．６７９、 Ａｄ＝０．５６６ このとき、図５に示した映像信号記録再生装置の入出力
間の伝達関数は、フレームプリエンファシス特性とフレ
ームディエンファシス特性が打ち消しあって、フレーム
プリエンファシスとフレームディエンファシスがない場
合の伝達関数と一致する。
の各係数Ｋｐ，Ａｐ，Ｋｄ，Ａｄを次のように夫々選定
すると、フレームプリエンファシスとフレームディエン
ファシスの特性が逆特性（伝達関数の積が１）にな
る）。 Ｋｐ＝０．４２２、 Ａｐ＝２．１１ Ｋｄ＝０．６７９、 Ａｄ＝０．５６６ このとき、図５に示した映像信号記録再生装置の入出力
間の伝達関数は、フレームプリエンファシス特性とフレ
ームディエンファシス特性が打ち消しあって、フレーム
プリエンファシスとフレームディエンファシスがない場
合の伝達関数と一致する。
【０００９】このため、再生映像信号はこのフレームエ
ンファシスの影響を受けない（フレームエンファシスが
ない場合と同じ再生映像信号が出力端子７より得られ
る）。
ンファシスの影響を受けない（フレームエンファシスが
ない場合と同じ再生映像信号が出力端子７より得られ
る）。
【００１０】また、先に述べた係数Ｋｄ，Ａｄをもつフ
レームディエンファシスは、一般に良く知られているフ
レーム巡回型ノイズリデューサと同じ働きをするため、
磁気テープ４に記録時のノイズは抑圧される。
レームディエンファシスは、一般に良く知られているフ
レーム巡回型ノイズリデューサと同じ働きをするため、
磁気テープ４に記録時のノイズは抑圧される。
【００１１】フレームエンファシスの動作を、磁気テー
プ４上の記録形式で見ると次のようになる。上記した図
５に示す映像信号記録再生装置で映像信号を記録する
と、図８に示すように、磁気テープ４上にフレームの順
番に記録されていく。
プ４上の記録形式で見ると次のようになる。上記した図
５に示す映像信号記録再生装置で映像信号を記録する
と、図８に示すように、磁気テープ４上にフレームの順
番に記録されていく。
【００１２】フレームプリエンファシス処理では、図６
に示すように、フレーム間に跨がる帰還ループがあるの
で、フレーム間にフレームプリエンファシス処理の影響
が出る。例えば、図８中、フレームＰｎではフレームＰ
ｎ−１以前の情報が含まれている。
に示すように、フレーム間に跨がる帰還ループがあるの
で、フレーム間にフレームプリエンファシス処理の影響
が出る。例えば、図８中、フレームＰｎではフレームＰ
ｎ−１以前の情報が含まれている。
【００１３】この磁気テープを再生する場合、時間の経
過の順番に再生される。このため、フレームＰｎでフレ
ームディエンファシス処理する時には、フレームＰｎ−
１以前の情報がフレームディエンファシス処理のフレー
ムメモリ２３に既に読み込まれており、フレームＰｎだ
けのフレームディエンファシス処理が行なえない。
過の順番に再生される。このため、フレームＰｎでフレ
ームディエンファシス処理する時には、フレームＰｎ−
１以前の情報がフレームディエンファシス処理のフレー
ムメモリ２３に既に読み込まれており、フレームＰｎだ
けのフレームディエンファシス処理が行なえない。
【００１４】
【発明が解決しようとする課題】さて、フレームエンフ
ァシスを用いて記録した上記した磁気テープを特殊再生
する場合、通常再生と同様な方法でフレームディエンフ
ァシス処理を行うと問題が生じる。
ァシスを用いて記録した上記した磁気テープを特殊再生
する場合、通常再生と同様な方法でフレームディエンフ
ァシス処理を行うと問題が生じる。
【００１５】この問題点を、（１）スチル再生、（２）
コマ送り再生・スロー再生の特殊再生の場合について、
順に以下に示す。図９（ａ）〜（ｃ）は、フレームプリ
エンファシス処理をフレームＦ１，Ｆ２，Ｆ３，Ｆ４，
Ｆ５，…の順に演算を行って磁気テープ４上に記録され
た映像信号を夫々示している。 （１） スチル再生 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生した場合、同じフレーム（またはフィールド）を
再生し続けるため、この期間中は同じフレーム（または
フィールド）同士でフレームディエンファシスを繰り返
すことになる。よって、この場合のフレームディエンフ
ァシスは記録時のフレームプリエンファシスとその特性
が打ち消されず、結果としては、フレームＦ１をフレー
ムプリエンファシスのみ行った再生映像信号が出力さ
れ、再生画として乱れたものになる。 （２） コマ送り再生・スロー再生 図９（ｂ），（ｃ）に夫々示す磁気テープ４上のフレー
ムＦ１をコマ送り再生またはスロー再生した場合、フレ
ームＦ１をコマ送り再生またはスロー再生している時間
は通常再生でのフレームＦ１の再生時間よりも長くな
る。
コマ送り再生・スロー再生の特殊再生の場合について、
順に以下に示す。図９（ａ）〜（ｃ）は、フレームプリ
エンファシス処理をフレームＦ１，Ｆ２，Ｆ３，Ｆ４，
Ｆ５，…の順に演算を行って磁気テープ４上に記録され
た映像信号を夫々示している。 （１） スチル再生 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生した場合、同じフレーム（またはフィールド）を
再生し続けるため、この期間中は同じフレーム（または
フィールド）同士でフレームディエンファシスを繰り返
すことになる。よって、この場合のフレームディエンフ
ァシスは記録時のフレームプリエンファシスとその特性
が打ち消されず、結果としては、フレームＦ１をフレー
ムプリエンファシスのみ行った再生映像信号が出力さ
れ、再生画として乱れたものになる。 （２） コマ送り再生・スロー再生 図９（ｂ），（ｃ）に夫々示す磁気テープ４上のフレー
ムＦ１をコマ送り再生またはスロー再生した場合、フレ
ームＦ１をコマ送り再生またはスロー再生している時間
は通常再生でのフレームＦ１の再生時間よりも長くな
る。
【００１６】この時間が長くなった分だけ、同じフレー
ム（またはフィールド）同士でフレームディエンファシ
スを繰り返すことになる。よって、この場合のフレーム
ディエンファシスは記録時のフレームプリエンファシス
とその特性が打ち消されず、結果としては、フレームＦ
１をフレームプリエンファシスのみ行った再生映像信号
が出力され、再生画として乱れたものになる。
ム（またはフィールド）同士でフレームディエンファシ
スを繰り返すことになる。よって、この場合のフレーム
ディエンファシスは記録時のフレームプリエンファシス
とその特性が打ち消されず、結果としては、フレームＦ
１をフレームプリエンファシスのみ行った再生映像信号
が出力され、再生画として乱れたものになる。
【００１７】また、次のフレームＦ２をコマ送り再生ま
たはスロー再生する際、記録時のフレームプリエンファ
シス処理はフレームＦ１，Ｆ２の順で演算されたのに対
し、フレームディエンファシス処理はフレームＦ１，Ｆ
１，Ｆ１，…，Ｆ２の順で行われるので、フレームプリ
エンファシス処理との演算が一致しなくなり、結果とし
て、再生画は残像やボケが発生してしまう。
たはスロー再生する際、記録時のフレームプリエンファ
シス処理はフレームＦ１，Ｆ２の順で演算されたのに対
し、フレームディエンファシス処理はフレームＦ１，Ｆ
１，Ｆ１，…，Ｆ２の順で行われるので、フレームプリ
エンファシス処理との演算が一致しなくなり、結果とし
て、再生画は残像やボケが発生してしまう。
【００１８】
【課題を解決するための手段】上記した課題を解決する
ために、本発明は下記する構成の映像信号再生装置を提
供する。
ために、本発明は下記する構成の映像信号再生装置を提
供する。
【００１９】１フレーム期間毎の映像信号の時間軸方向
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号をメモリするメモリと、前記ディエンファシス回
路から出力する映像信号及び前記メモリから出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、通常再生時とは異なる速度で再生
を行う特殊再生時において、前記ディエンファシス回路
に入力される１フレーム期間分の映像信号のフレームデ
ィエンファシス処理が終了する前の状態では、前記スイ
ッチは前記ディエンファシス回路の出力側に切り換えら
れて前記ディエンファシス回路からの映像信号を出力す
ると共に、前記メモリは前記ディエンファシス回路から
出力する映像信号をメモリし、前記ディエンファシス回
路に入力される１フレーム期間分の映像信号のフレーム
ディエンファシス処理が終了した時点では、前記スイッ
チは前記ディエンファシス回路の出力側から前記メモリ
の出力側に切り換えられ、前記ディエンファシス回路に
入力される１フレーム期間分の映像信号のフレームディ
エンファシス処理が終了した後の状態では、前記スイッ
チは前記メモリの出力側に切り換えられて前記メモリか
らの映像信号を出力すること特徴とする映像信号再生装
置。
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号をメモリするメモリと、前記ディエンファシス回
路から出力する映像信号及び前記メモリから出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、通常再生時とは異なる速度で再生
を行う特殊再生時において、前記ディエンファシス回路
に入力される１フレーム期間分の映像信号のフレームデ
ィエンファシス処理が終了する前の状態では、前記スイ
ッチは前記ディエンファシス回路の出力側に切り換えら
れて前記ディエンファシス回路からの映像信号を出力す
ると共に、前記メモリは前記ディエンファシス回路から
出力する映像信号をメモリし、前記ディエンファシス回
路に入力される１フレーム期間分の映像信号のフレーム
ディエンファシス処理が終了した時点では、前記スイッ
チは前記ディエンファシス回路の出力側から前記メモリ
の出力側に切り換えられ、前記ディエンファシス回路に
入力される１フレーム期間分の映像信号のフレームディ
エンファシス処理が終了した後の状態では、前記スイッ
チは前記メモリの出力側に切り換えられて前記メモリか
らの映像信号を出力すること特徴とする映像信号再生装
置。
【００２０】１フレーム期間毎の映像信号の時間軸方向
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、前記ディエンファシス回路は、入
力映像信号が供給される一方の入力端子を有する第１の
減算回路と、この第１の減算回路の出力をメモリするメ
モリと、入力映像信号からこのメモリの出力を減算する
第２の減算回路と、この第２の減算回路の出力を前記第
１の減算回路の他方の入力端子へ帰還する帰還ループ
と、入力映像信号から前記第２の減算回路の出力を減算
して得た映像信号を前記スイッチ側へ出力する第３の減
算回路とを備え、通常再生時とは異なる速度で再生を行
う特殊再生時において、前記ディエンファシス回路に入
力される１フレーム期間分の映像信号のフレームディエ
ンファシス処理が終了する前の状態では、前記スイッチ
は前記ディエンファシス回路の前記第３の減算回路の出
力側に切り換えられて前記第３の減算回路からの映像信
号を出力し、前記ディエンファシス回路に入力される１
フレーム期間分の映像信号のフレームディエンファシス
処理が終了した時点では、前記スイッチは前記第３の減
算回路の出力側から前記メモリの出力側に切り換えら
れ、前記ディエンファシス回路に入力される１フレーム
期間分の映像信号のフレームディエンファシス処理が終
了した後の状態では、前記スイッチは前記メモリの出力
側に切り換えられて前記メモリからの映像信号を出力す
ること特徴とする映像信号再生装置。
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、前記ディエンファシス回路は、入
力映像信号が供給される一方の入力端子を有する第１の
減算回路と、この第１の減算回路の出力をメモリするメ
モリと、入力映像信号からこのメモリの出力を減算する
第２の減算回路と、この第２の減算回路の出力を前記第
１の減算回路の他方の入力端子へ帰還する帰還ループ
と、入力映像信号から前記第２の減算回路の出力を減算
して得た映像信号を前記スイッチ側へ出力する第３の減
算回路とを備え、通常再生時とは異なる速度で再生を行
う特殊再生時において、前記ディエンファシス回路に入
力される１フレーム期間分の映像信号のフレームディエ
ンファシス処理が終了する前の状態では、前記スイッチ
は前記ディエンファシス回路の前記第３の減算回路の出
力側に切り換えられて前記第３の減算回路からの映像信
号を出力し、前記ディエンファシス回路に入力される１
フレーム期間分の映像信号のフレームディエンファシス
処理が終了した時点では、前記スイッチは前記第３の減
算回路の出力側から前記メモリの出力側に切り換えら
れ、前記ディエンファシス回路に入力される１フレーム
期間分の映像信号のフレームディエンファシス処理が終
了した後の状態では、前記スイッチは前記メモリの出力
側に切り換えられて前記メモリからの映像信号を出力す
ること特徴とする映像信号再生装置。
【００２１】
【実施例】以下、本発明になる映像信号再生装置を図１
〜図４に沿って説明する。図１，図２は夫々本発明にな
る映像信号再生装置の要部であるディエンファシス回路
及びその周辺回路の第１，第２実施例構成図、図３はノ
ンリニア・フレームディエンファシス回路構成図、図４
は１／４倍速のスロー再生時における磁気ヘッド走行状
態、再生ＦＭエンベロープ、切り換え信号を説明する図
である。前述したものと同一構成部分には同一符号を付
しその説明を省略する。
〜図４に沿って説明する。図１，図２は夫々本発明にな
る映像信号再生装置の要部であるディエンファシス回路
及びその周辺回路の第１，第２実施例構成図、図３はノ
ンリニア・フレームディエンファシス回路構成図、図４
は１／４倍速のスロー再生時における磁気ヘッド走行状
態、再生ＦＭエンベロープ、切り換え信号を説明する図
である。前述したものと同一構成部分には同一符号を付
しその説明を省略する。
【００２２】本発明になる映像信号再生装置は、例え
ば、図５に示すように、１フレーム期間毎の映像信号の
時間軸方向の高域成分を低域成分に比し増強するフレー
ムプリエンファシスを行うプリエンファシス回路２を用
いて記録された映像信号をこのフレームプリエンファシ
スの特性と逆特性であって１フレーム期間毎の映像信号
の高域成分を低域成分に比し減衰させるフレームディエ
ンファシスを行って再生するディエンファシス回路６
と、後述する図１に示すように、ディエンファシス回路
６から出力する映像信号をメモリするメモリ（フレーム
メモリ）３１と、ディエンファシス回路６から出力する
映像信号及びフレームメモリ３１から出力する映像信号
を切り換えて出力するスイッチＳＷとを有する映像信号
再生装置であって、通常再生時とは異なる速度で再生を
行うスチル再生、コマ送り再生・スロー再生などの特殊
再生時において、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了する前の状態では（図４（ｃ）中ｂで示す
期間）、スイッチＳＷはディエンファシス回路６の出力
側（端子ｂ側）に切り換えられてディエンファシス回路
６からの映像信号を出力すると共に、フレームメモリ３
１はディエンファシス回路６から出力する映像信号をメ
モリし、ディエンファシス回路６に入力される１フレー
ム期間分の映像信号のフレームディエンファシス処理が
終了した時点では（図４（ｃ）中ｄで示す期間）、スイ
ッチＳＷはディエンファシス回路６の出力側（端子ｂ
側）からフレームメモリ３１の出力側（端子ａ側）に切
り換えられ、ディエンファシス回路６に入力される１フ
レーム期間分の映像信号のフレームディエンファシス処
理が終了した後の状態では（図４（ｃ）中ａで示す期
間）、スイッチＳＷはフレームメモリ３１の出力側（端
子ａ側）に切り換えられてフレームメモリ３１からの映
像信号を出力する映像信号再生装置である。
ば、図５に示すように、１フレーム期間毎の映像信号の
時間軸方向の高域成分を低域成分に比し増強するフレー
ムプリエンファシスを行うプリエンファシス回路２を用
いて記録された映像信号をこのフレームプリエンファシ
スの特性と逆特性であって１フレーム期間毎の映像信号
の高域成分を低域成分に比し減衰させるフレームディエ
ンファシスを行って再生するディエンファシス回路６
と、後述する図１に示すように、ディエンファシス回路
６から出力する映像信号をメモリするメモリ（フレーム
メモリ）３１と、ディエンファシス回路６から出力する
映像信号及びフレームメモリ３１から出力する映像信号
を切り換えて出力するスイッチＳＷとを有する映像信号
再生装置であって、通常再生時とは異なる速度で再生を
行うスチル再生、コマ送り再生・スロー再生などの特殊
再生時において、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了する前の状態では（図４（ｃ）中ｂで示す
期間）、スイッチＳＷはディエンファシス回路６の出力
側（端子ｂ側）に切り換えられてディエンファシス回路
６からの映像信号を出力すると共に、フレームメモリ３
１はディエンファシス回路６から出力する映像信号をメ
モリし、ディエンファシス回路６に入力される１フレー
ム期間分の映像信号のフレームディエンファシス処理が
終了した時点では（図４（ｃ）中ｄで示す期間）、スイ
ッチＳＷはディエンファシス回路６の出力側（端子ｂ
側）からフレームメモリ３１の出力側（端子ａ側）に切
り換えられ、ディエンファシス回路６に入力される１フ
レーム期間分の映像信号のフレームディエンファシス処
理が終了した後の状態では（図４（ｃ）中ａで示す期
間）、スイッチＳＷはフレームメモリ３１の出力側（端
子ａ側）に切り換えられてフレームメモリ３１からの映
像信号を出力する映像信号再生装置である。
【００２３】また、本発明になる映像信号再生装置は、
例えば、図５に示すように、１フレーム期間毎の映像信
号の時間軸方向の高域成分を低域成分に比し増強するフ
レームプリエンファシスを行うプリエンファシス回路２
を用いて記録された映像信号をこのフレームプリエンフ
ァシスの特性と逆特性であってフレーム期間毎の再生映
像信号の高域成分を低域成分に比し減衰させるフレーム
ディエンファシスを行うディエンファシス回路６と、後
述する図２に示すように、ディエンファシス回路６から
出力する映像信号を切り換えて出力するスイッチＳＷと
を有する映像信号再生装置であって、ディエンファシス
回路６は、入力映像信号が供給される一方の入力端子を
有する減算回路（第１の減算回路）２７と、この第１の
減算回路２７の出力をメモリするメモリ（フレームメモ
リ）２３と、入力映像信号からこのフレームメモリ２３
の出力を減算する減算回路（第２の減算回路）２８と、
この第２の減算回路２８の出力を第１の減算回路２７の
他方の入力端子へ帰還する帰還ループと、入力映像信号
から第２の減算回路２８の出力を減算して得た映像信号
をスイッチＳＷ側（スイッチＳＷの端子ｂ側）へ出力す
る減算回路（第３の減算回路）２９とを備え、通常再生
時とは異なる速度で再生を行うスチル再生、コマ送り再
生・スロー再生などの特殊再生時において、ディエンフ
ァシス回路６に入力される１フレーム期間分の映像信号
のフレームディエンファシス処理が終了する前の状態で
は（図４（ｃ）中ｂで示す期間）、スイッチＳＷはディ
エンファシス回路６の第３の減算回路２９の出力側（端
子ｂ側）に切り換えられて第３の減算回路２９からの映
像信号を出力し、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了した時点では（図４（ｃ）中ｄで示す期
間）、スイッチＳＷは第３の減算回路２９の出力側（端
子ｂ側）からフレームメモリ２３の出力側（端子ａ側）
に切り換えられ、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了した後の状態では（図４（ｃ）中ａで示す
期間）、スイッチＳＷはフレームメモリ２３の出力側
（端子ａ側）に切り換えられてフレームメモリ２３から
の映像信号を出力する映像信号再生装置である。
例えば、図５に示すように、１フレーム期間毎の映像信
号の時間軸方向の高域成分を低域成分に比し増強するフ
レームプリエンファシスを行うプリエンファシス回路２
を用いて記録された映像信号をこのフレームプリエンフ
ァシスの特性と逆特性であってフレーム期間毎の再生映
像信号の高域成分を低域成分に比し減衰させるフレーム
ディエンファシスを行うディエンファシス回路６と、後
述する図２に示すように、ディエンファシス回路６から
出力する映像信号を切り換えて出力するスイッチＳＷと
を有する映像信号再生装置であって、ディエンファシス
回路６は、入力映像信号が供給される一方の入力端子を
有する減算回路（第１の減算回路）２７と、この第１の
減算回路２７の出力をメモリするメモリ（フレームメモ
リ）２３と、入力映像信号からこのフレームメモリ２３
の出力を減算する減算回路（第２の減算回路）２８と、
この第２の減算回路２８の出力を第１の減算回路２７の
他方の入力端子へ帰還する帰還ループと、入力映像信号
から第２の減算回路２８の出力を減算して得た映像信号
をスイッチＳＷ側（スイッチＳＷの端子ｂ側）へ出力す
る減算回路（第３の減算回路）２９とを備え、通常再生
時とは異なる速度で再生を行うスチル再生、コマ送り再
生・スロー再生などの特殊再生時において、ディエンフ
ァシス回路６に入力される１フレーム期間分の映像信号
のフレームディエンファシス処理が終了する前の状態で
は（図４（ｃ）中ｂで示す期間）、スイッチＳＷはディ
エンファシス回路６の第３の減算回路２９の出力側（端
子ｂ側）に切り換えられて第３の減算回路２９からの映
像信号を出力し、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了した時点では（図４（ｃ）中ｄで示す期
間）、スイッチＳＷは第３の減算回路２９の出力側（端
子ｂ側）からフレームメモリ２３の出力側（端子ａ側）
に切り換えられ、ディエンファシス回路６に入力される
１フレーム期間分の映像信号のフレームディエンファシ
ス処理が終了した後の状態では（図４（ｃ）中ａで示す
期間）、スイッチＳＷはフレームメモリ２３の出力側
（端子ａ側）に切り換えられてフレームメモリ２３から
の映像信号を出力する映像信号再生装置である。
【００２４】以下、本発明になる映像信号再生装置につ
いて、特にその再生系につき説明する。図５に示すよう
に、本発明になる映像信号再生装置は、磁気ヘッド（図
示せず）により磁気テープ４の記録済み映像信号が再生
され、再生増幅器（図示せず）等を経て再生系信号処理
回路５により記録時の信号処理とは逆の信号処理が行わ
れた後、ディエンファシス回路６に供給される。そし
て、ディエンファシス回路６の出力側は、図１に示す構
成の場合、フレームメモリ３１、スイッチＳＷを介して
出力端子７より取り出される。他方、ディエンファシス
回路６の出力側は、図２に示す構成の場合、スイッチＳ
Ｗを介して出力端子７より取り出される。これにより、
後述するように、通常再生時とは異なる速度で再生を行
うスチル再生、コマ送り再生・スロー再生などの特殊再
生の際に好適なフレームディエンファシスされた再生映
像信号は出力端子７より取り出すことができるのであ
る。
いて、特にその再生系につき説明する。図５に示すよう
に、本発明になる映像信号再生装置は、磁気ヘッド（図
示せず）により磁気テープ４の記録済み映像信号が再生
され、再生増幅器（図示せず）等を経て再生系信号処理
回路５により記録時の信号処理とは逆の信号処理が行わ
れた後、ディエンファシス回路６に供給される。そし
て、ディエンファシス回路６の出力側は、図１に示す構
成の場合、フレームメモリ３１、スイッチＳＷを介して
出力端子７より取り出される。他方、ディエンファシス
回路６の出力側は、図２に示す構成の場合、スイッチＳ
Ｗを介して出力端子７より取り出される。これにより、
後述するように、通常再生時とは異なる速度で再生を行
うスチル再生、コマ送り再生・スロー再生などの特殊再
生の際に好適なフレームディエンファシスされた再生映
像信号は出力端子７より取り出すことができるのであ
る。
【００２５】さて、ディエンファシス回路６は、図１に
示すように、フレームメモリ２３、係数Ｋｄ，Ａｄを有
する係数回路２４，２５、減算回路２７，２８，２９か
ら構成される。ディエンファシス回路６の出力側（減算
回路２９の出力側）はフレームメモリ３１の入力側、及
び、端子ａ，ｂ，可動接点ｃを備えたスイッチＳＷの端
子ｂに夫々接続される。スイッチＳＷの端子ａはフレー
ムメモリ３１の出力側に接続され、その可動接点ｃは出
力端子７に接続される。後述する切り換え信号はフレー
ムメモリ３１及びスイッチＳＷにそれぞれ供給されてい
る。
示すように、フレームメモリ２３、係数Ｋｄ，Ａｄを有
する係数回路２４，２５、減算回路２７，２８，２９か
ら構成される。ディエンファシス回路６の出力側（減算
回路２９の出力側）はフレームメモリ３１の入力側、及
び、端子ａ，ｂ，可動接点ｃを備えたスイッチＳＷの端
子ｂに夫々接続される。スイッチＳＷの端子ａはフレー
ムメモリ３１の出力側に接続され、その可動接点ｃは出
力端子７に接続される。後述する切り換え信号はフレー
ムメモリ３１及びスイッチＳＷにそれぞれ供給されてい
る。
【００２６】上記したスイッチＳＷの切り換えは、スチ
ル再生、コマ送り再生、スロー再生時の再生ＦＭエンベ
ロープの出力（図４（ｂ）に図示）が完全に得られる期
間で切り換わる信号を作る。即ち、図４（ｃ）に示すよ
うに、通常再生における映像信号の１フレーム分（図４
（ｃ）に示す、Ｌレベル期間）のフレームディエンファ
シス処理が終了した時点（図４（ｃ）に示す切り換え信
号の立ち上がりエッジｄ）で、スイッチＳＷはその可動
接点ｃを端子ｂ側から端子ａ側へ切り換える。そして、
この時点より前の切り換え信号がＬレベルの期間、スイ
ッチＳＷはその可動接点ｃを端子ｂ側へ切り換えられて
あり、また、この時点より後の切り換え信号がＨレベル
の期間、可動接点ｃを端子ａ側へ切り換えられてある。
ル再生、コマ送り再生、スロー再生時の再生ＦＭエンベ
ロープの出力（図４（ｂ）に図示）が完全に得られる期
間で切り換わる信号を作る。即ち、図４（ｃ）に示すよ
うに、通常再生における映像信号の１フレーム分（図４
（ｃ）に示す、Ｌレベル期間）のフレームディエンファ
シス処理が終了した時点（図４（ｃ）に示す切り換え信
号の立ち上がりエッジｄ）で、スイッチＳＷはその可動
接点ｃを端子ｂ側から端子ａ側へ切り換える。そして、
この時点より前の切り換え信号がＬレベルの期間、スイ
ッチＳＷはその可動接点ｃを端子ｂ側へ切り換えられて
あり、また、この時点より後の切り換え信号がＨレベル
の期間、可動接点ｃを端子ａ側へ切り換えられてある。
【００２７】また、この切り換え信号はフレームメモリ
３１の書き込み、読み出しを切り換える。即ち、切り換
え信号がＬレベルの期間、フレームメモリ３１はディエ
ンファシス回路６から出力されるフレームディエンファ
シスされた映像信号を書き込むと共にこの映像信号をス
イッチＳＷを介して出力する。一方、切り換え信号がＨ
レベルの期間、フレームメモリ３１にメモリされた映像
信号はスイッチＳＷを介して出力する。 ［問題点の（１）「スチル再生」の場合］ 図１に示した構成を用いたスチル再生時のフレームディ
エンファシス処理について 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生中は、通常再生における映像信号の１フレーム分
（図４（ｃ）に示す、Ｌレベル期間）のフレームディエ
ンファシス処理が終了した時点（図４（ｃ）に示す切り
換え信号の立ち上がりエッジｄ）で、フレームディエン
ファシス処理を中断し、ディエンファシス回路６内のフ
レームメモリ２３の内容を更新せずにその内容を保持し
ておく（フレームメモリ２３の内容保持期間はフレーム
Ｆ１をスチル再生している期間とする）。
３１の書き込み、読み出しを切り換える。即ち、切り換
え信号がＬレベルの期間、フレームメモリ３１はディエ
ンファシス回路６から出力されるフレームディエンファ
シスされた映像信号を書き込むと共にこの映像信号をス
イッチＳＷを介して出力する。一方、切り換え信号がＨ
レベルの期間、フレームメモリ３１にメモリされた映像
信号はスイッチＳＷを介して出力する。 ［問題点の（１）「スチル再生」の場合］ 図１に示した構成を用いたスチル再生時のフレームディ
エンファシス処理について 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生中は、通常再生における映像信号の１フレーム分
（図４（ｃ）に示す、Ｌレベル期間）のフレームディエ
ンファシス処理が終了した時点（図４（ｃ）に示す切り
換え信号の立ち上がりエッジｄ）で、フレームディエン
ファシス処理を中断し、ディエンファシス回路６内のフ
レームメモリ２３の内容を更新せずにその内容を保持し
ておく（フレームメモリ２３の内容保持期間はフレーム
Ｆ１をスチル再生している期間とする）。
【００２８】この時、フレームメモリ３１には、図４
（ｃ）に示す、切り換え信号のＬレベル期間中に書き込
んでおいたフレームディエンファシス処理をした映像信
号が保持されている。切り換え信号の立ち上がりエッジ
ｄで、スイッチＳＷはその可動接点ｃを端子ａ側へ切り
換えるから、フレームメモリ３１にメモリされている映
像信号を読み出し、出力端子７に出力する。
（ｃ）に示す、切り換え信号のＬレベル期間中に書き込
んでおいたフレームディエンファシス処理をした映像信
号が保持されている。切り換え信号の立ち上がりエッジ
ｄで、スイッチＳＷはその可動接点ｃを端子ａ側へ切り
換えるから、フレームメモリ３１にメモリされている映
像信号を読み出し、出力端子７に出力する。
【００２９】この結果、同じフレーム同士でのフレーム
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。 ［問題点の（２）「コマ送り再生・スロー再生」の場
合］図１に示した構成を用いたコマ送り再生・スロー再
生時のフレームディエンファシス処理について 図９（ｂ），（ｃ）に夫々に示す磁気テープ４上のフレ
ームＦ１をコマ送り再生・スロー再生中は、通常再生に
おける１フレーム分（図４（ｃ）に示す、Ｌレベル期
間）のフレームディエンファシス処理が終了した時点
（図４（ｃ）に示す切り換え信号の立ち上がりエッジ
ｄ）で、フレームディエンファシス処理を中断し、ディ
エンファシス回路６内のフレームメモリ２３の内容を更
新せずにその内容を保持しておく（フレームメモリ２３
の内容保持期間はフレームＦ１をコマ送り再生・スロー
再生している期間とする）。
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。 ［問題点の（２）「コマ送り再生・スロー再生」の場
合］図１に示した構成を用いたコマ送り再生・スロー再
生時のフレームディエンファシス処理について 図９（ｂ），（ｃ）に夫々に示す磁気テープ４上のフレ
ームＦ１をコマ送り再生・スロー再生中は、通常再生に
おける１フレーム分（図４（ｃ）に示す、Ｌレベル期
間）のフレームディエンファシス処理が終了した時点
（図４（ｃ）に示す切り換え信号の立ち上がりエッジ
ｄ）で、フレームディエンファシス処理を中断し、ディ
エンファシス回路６内のフレームメモリ２３の内容を更
新せずにその内容を保持しておく（フレームメモリ２３
の内容保持期間はフレームＦ１をコマ送り再生・スロー
再生している期間とする）。
【００３０】この時、フレームメモリ３１には、図４
（ｃ）に示す、切り換え信号のＬレベル期間中に書き込
んでおいたフレームディエンファシス処理をした映像信
号が保持されている。切り換え信号の立ち上がりエッジ
ｄで、スイッチＳＷはその可動接点ｃを端子ａ側へ切り
換えるから、フレームメモリ３１にメモリされている映
像信号を読み出し、出力端子７に出力する。
（ｃ）に示す、切り換え信号のＬレベル期間中に書き込
んでおいたフレームディエンファシス処理をした映像信
号が保持されている。切り換え信号の立ち上がりエッジ
ｄで、スイッチＳＷはその可動接点ｃを端子ａ側へ切り
換えるから、フレームメモリ３１にメモリされている映
像信号を読み出し、出力端子７に出力する。
【００３１】この結果、同じフレーム同士でのフレーム
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。
【００３２】続いて、図９（ｂ），（ｃ）に夫々に示す
次のフレームＦ２をコマ送り再生またはスロー再生する
時は、フレームＦ１をコマ送り再生及びスロー再生時に
フレームメモリ２３で保持していた内容からフレームデ
ィエンファシス処理を再開する。こうすることで、フレ
ームディエンファシスと記録時のフレームプリエンファ
シス処理との演算が一致するので、結果として、再生画
は残像やボケが発生しない。
次のフレームＦ２をコマ送り再生またはスロー再生する
時は、フレームＦ１をコマ送り再生及びスロー再生時に
フレームメモリ２３で保持していた内容からフレームデ
ィエンファシス処理を再開する。こうすることで、フレ
ームディエンファシスと記録時のフレームプリエンファ
シス処理との演算が一致するので、結果として、再生画
は残像やボケが発生しない。
【００３３】また、２ヘッドヘリカルスキャン方式のＶ
ＴＲにおいて、ヘッドの片側のフィールドのみをトレー
スして、スチル再生、コマ送り再生、スロー再生等の特
殊再生を行う場合は、この実施例で使用しているメモリ
２３，３１をフレームメモリに代えてフィールドメモリ
を用いることができ、その際には同様な効果が得られる
ことは言うまでもない。
ＴＲにおいて、ヘッドの片側のフィールドのみをトレー
スして、スチル再生、コマ送り再生、スロー再生等の特
殊再生を行う場合は、この実施例で使用しているメモリ
２３，３１をフレームメモリに代えてフィールドメモリ
を用いることができ、その際には同様な効果が得られる
ことは言うまでもない。
【００３４】上記した図１に示した回路構成３０におい
ては、２つのフレームメモリ２３，３１を用いている
が、ディエンファシス回路６内の係数回路２４，２５の
係数Ｋｄ，Ａｄを等しく設定することで、係数回路２
４，２５を１つの係数回路２５を共用でき、フレームメ
モリを共用できるので、フレームメモリの数を１つ減ら
せることができる。即ち、本発明になる映像信号再生装
置は、前述した再生系信号処理回路５及びディエンファ
シス回路６を有し、このディエンファシス回路６の出力
側にスイッチＳＷを接続したものである。
ては、２つのフレームメモリ２３，３１を用いている
が、ディエンファシス回路６内の係数回路２４，２５の
係数Ｋｄ，Ａｄを等しく設定することで、係数回路２
４，２５を１つの係数回路２５を共用でき、フレームメ
モリを共用できるので、フレームメモリの数を１つ減ら
せることができる。即ち、本発明になる映像信号再生装
置は、前述した再生系信号処理回路５及びディエンファ
シス回路６を有し、このディエンファシス回路６の出力
側にスイッチＳＷを接続したものである。
【００３５】この映像信号再生装置は、図５に示すよう
に、磁気ヘッド（図示せず）により磁気テープ４の記録
済み映像信号が再生され、再生増幅器（図示せず）等を
経て再生系信号処理回路５により記録時の信号処理とは
逆の信号処理が行われた後、ディエンファシス回路６に
供給される。そして、ディエンファシス回路６の出力側
は、スイッチＳＷを介して出力端子７より取り出され
る。これにより、通常再生時とは異なる速度で再生を行
うスチル再生、コマ送り再生・スロー再生などの特殊再
生の際に好適なフレームディエンファシスされた再生映
像信号は出力端子７より取り出すことができるのであ
る。
に、磁気ヘッド（図示せず）により磁気テープ４の記録
済み映像信号が再生され、再生増幅器（図示せず）等を
経て再生系信号処理回路５により記録時の信号処理とは
逆の信号処理が行われた後、ディエンファシス回路６に
供給される。そして、ディエンファシス回路６の出力側
は、スイッチＳＷを介して出力端子７より取り出され
る。これにより、通常再生時とは異なる速度で再生を行
うスチル再生、コマ送り再生・スロー再生などの特殊再
生の際に好適なフレームディエンファシスされた再生映
像信号は出力端子７より取り出すことができるのであ
る。
【００３６】さて、ディエンファシス回路６は、図２に
示すように、フレームメモリ２３、係数Ａｄを有する係
数回路２５、減算回路２７，２８，２９から構成され
る。前述したものと同一構成部分には同一符号を付しそ
の説明を省略する。ディエンファシス回路６のメモリ２
３の出力側はスイッチＳＷの端子ａに、減算回路２９の
出力側はスイッチＳＷの端子ｂに夫々接続される。スイ
ッチＳＷの可動接点ｃは出力端子７に接続される。
示すように、フレームメモリ２３、係数Ａｄを有する係
数回路２５、減算回路２７，２８，２９から構成され
る。前述したものと同一構成部分には同一符号を付しそ
の説明を省略する。ディエンファシス回路６のメモリ２
３の出力側はスイッチＳＷの端子ａに、減算回路２９の
出力側はスイッチＳＷの端子ｂに夫々接続される。スイ
ッチＳＷの可動接点ｃは出力端子７に接続される。
【００３７】上記したスイッチＳＷの切り換えは、スチ
ル再生、コマ送り再生・スロー再生時の再生ＦＭエンベ
ロープの出力（図４（ｂ）に図示）が完全に得られる期
間で切り換わる信号を作る。即ち、図４（ｃ）に示すよ
うに、通常再生における映像信号の１フレーム分（図４
（ｃ）に示す、Ｌレベル期間）のフレームディエンファ
シス処理が終了した時点（図４（ｃ）に示す切り換え信
号の立ち上がりエッジｄ）で、スイッチＳＷはその可動
接点ｃを端子ｂ側から端子ａ側へ切り換える。そして、
この時点より前の切り換え信号がＬレベルの期間、スイ
ッチＳＷはその可動接点ｃを端子ｂ側へ切り換えられて
あり、また、この時点より後の切り換え信号がＨレベル
の期間、スイッチＳＷはその可動接点ｃを端子ａ側へ切
り換えられてある。
ル再生、コマ送り再生・スロー再生時の再生ＦＭエンベ
ロープの出力（図４（ｂ）に図示）が完全に得られる期
間で切り換わる信号を作る。即ち、図４（ｃ）に示すよ
うに、通常再生における映像信号の１フレーム分（図４
（ｃ）に示す、Ｌレベル期間）のフレームディエンファ
シス処理が終了した時点（図４（ｃ）に示す切り換え信
号の立ち上がりエッジｄ）で、スイッチＳＷはその可動
接点ｃを端子ｂ側から端子ａ側へ切り換える。そして、
この時点より前の切り換え信号がＬレベルの期間、スイ
ッチＳＷはその可動接点ｃを端子ｂ側へ切り換えられて
あり、また、この時点より後の切り換え信号がＨレベル
の期間、スイッチＳＷはその可動接点ｃを端子ａ側へ切
り換えられてある。
【００３８】また、この切り換え信号はフレームメモリ
２３の書き込み、読み出しを切り換える。即ち、切り換
え信号がＬレベルの期間、フレームメモリ２３は減算回
路２９から出力されるフレームディエンファシスされた
映像信号を書き込むと共にこの映像信号をスイッチＳＷ
を介して出力する。一方、切り換え信号がＨレベルの期
間、フレームメモリ２３はメモリされた映像信号はスイ
ッチＳＷを介して出力する。 ［問題点の（１）「スチル再生」の場合］ 図２に示した構成を用いたスチル再生時のフレームディ
エンファシス処理について 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生中は、通常再生における映像信号の１フレーム分
（図４（ｃ）に示す、Ｌレベル期間）のフレームディエ
ンファシス処理が終了した時点（図４（ｃ）に示す切り
換え信号の立ち上がりエッジｄ）で、フレームディエン
ファシス処理を中断し、ディエンファシス回路６内のフ
レームメモリ２３の内容を更新せずにその内容を保持し
ておく（フレームメモリ２３の内容保持期間はフレーム
Ｆ１をスチル再生している期間とする）。
２３の書き込み、読み出しを切り換える。即ち、切り換
え信号がＬレベルの期間、フレームメモリ２３は減算回
路２９から出力されるフレームディエンファシスされた
映像信号を書き込むと共にこの映像信号をスイッチＳＷ
を介して出力する。一方、切り換え信号がＨレベルの期
間、フレームメモリ２３はメモリされた映像信号はスイ
ッチＳＷを介して出力する。 ［問題点の（１）「スチル再生」の場合］ 図２に示した構成を用いたスチル再生時のフレームディ
エンファシス処理について 図９（ａ）に示す磁気テープ４上のフレームＦ１をスチ
ル再生中は、通常再生における映像信号の１フレーム分
（図４（ｃ）に示す、Ｌレベル期間）のフレームディエ
ンファシス処理が終了した時点（図４（ｃ）に示す切り
換え信号の立ち上がりエッジｄ）で、フレームディエン
ファシス処理を中断し、ディエンファシス回路６内のフ
レームメモリ２３の内容を更新せずにその内容を保持し
ておく（フレームメモリ２３の内容保持期間はフレーム
Ｆ１をスチル再生している期間とする）。
【００３９】図４（ｃ）に示す、切り換え信号の立ち上
がりエッジｄで、スイッチＳＷはその可動接点ｃを端子
ａ側へ切り換えて、フレームメモリ２３の内容を読み出
し、出力端子７に出力する。
がりエッジｄで、スイッチＳＷはその可動接点ｃを端子
ａ側へ切り換えて、フレームメモリ２３の内容を読み出
し、出力端子７に出力する。
【００４０】この結果、同じフレーム同士でのフレーム
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。 ［問題点の（２）「コマ送り再生・スロー再生」の場
合］図２に示した構成を用いたコマ送り再生・スロー再
生時のフレームディエンファシス処理について 図９（ｂ），（ｃ）に夫々に示す磁気テープ４上のフレ
ームＦ１をコマ送り再生・スロー再生中は、通常再生に
おける１フレーム分（図４（ｃ）に示す、切り換え信号
のＬレベル期間）のフレームディエンファシス処理が終
了した時点（図４（ｃ）に示す切り換え信号の立ち上が
りエッジｄ）で、フレームディエンファシス処理を中断
し、図４（ｃ）に示す切り換え信号のＬレベル期間中に
フレームディエンファシス処理した内容を更新せずにそ
の内容をフレームメモリ２３に書き込んでおく（この時
のスイッチＳＷの可動接点ｃは端子ｂ側に切り換えられ
ている）。
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。 ［問題点の（２）「コマ送り再生・スロー再生」の場
合］図２に示した構成を用いたコマ送り再生・スロー再
生時のフレームディエンファシス処理について 図９（ｂ），（ｃ）に夫々に示す磁気テープ４上のフレ
ームＦ１をコマ送り再生・スロー再生中は、通常再生に
おける１フレーム分（図４（ｃ）に示す、切り換え信号
のＬレベル期間）のフレームディエンファシス処理が終
了した時点（図４（ｃ）に示す切り換え信号の立ち上が
りエッジｄ）で、フレームディエンファシス処理を中断
し、図４（ｃ）に示す切り換え信号のＬレベル期間中に
フレームディエンファシス処理した内容を更新せずにそ
の内容をフレームメモリ２３に書き込んでおく（この時
のスイッチＳＷの可動接点ｃは端子ｂ側に切り換えられ
ている）。
【００４１】図４（ｃ）に示す、切り換え信号の切り換
え信号の立ち上がりエッジｄで、スイッチＳＷはその可
動接点ｃを端子ａ側へ切り換えるから、フレームメモリ
２３にメモリされている映像信号を読み出し、出力端子
７に出力する。
え信号の立ち上がりエッジｄで、スイッチＳＷはその可
動接点ｃを端子ａ側へ切り換えるから、フレームメモリ
２３にメモリされている映像信号を読み出し、出力端子
７に出力する。
【００４２】この結果、同じフレーム同士でのフレーム
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。
ディエンファシスを繰り返すことを回避できるから、再
生画像は乱れることがない。
【００４３】続いて、図９（ｂ），（ｃ）に夫々に示す
次のフレームＦ２をコマ送り再生及びスロー再生時（図
４（ｃ）に示す、切り換え信号のＬレベル期間）、フレ
ームメモリ２３で保持していた内容からフレームディエ
ンファシス処理を再開する。こうすることで、フレーム
ディエンファシスと記録時のフレームプリエンファシス
処理との演算が一致するので、結果として、再生画は残
像やボケが発生しない。 また、２ヘッドヘリカルスキ
ャン方式のＶＴＲにおいて、ヘッドの片側のフィールド
のみをトレースして、スチル再生、コマ送り再生、スロ
ー再生等の特殊再生を行う場合は、この実施例で使用し
ているメモリ２３をフレームメモリに代えてフィールド
メモリを用いることができ、その際には同様な効果が得
られることは言うまでもない。
次のフレームＦ２をコマ送り再生及びスロー再生時（図
４（ｃ）に示す、切り換え信号のＬレベル期間）、フレ
ームメモリ２３で保持していた内容からフレームディエ
ンファシス処理を再開する。こうすることで、フレーム
ディエンファシスと記録時のフレームプリエンファシス
処理との演算が一致するので、結果として、再生画は残
像やボケが発生しない。 また、２ヘッドヘリカルスキ
ャン方式のＶＴＲにおいて、ヘッドの片側のフィールド
のみをトレースして、スチル再生、コマ送り再生、スロ
ー再生等の特殊再生を行う場合は、この実施例で使用し
ているメモリ２３をフレームメモリに代えてフィールド
メモリを用いることができ、その際には同様な効果が得
られることは言うまでもない。
【００４４】上記した図１，図２に使用しているディエ
ンファシス回路６を図３に示す構成のノンリニア・フレ
ームディエンファシス回路３３に置き換えても同様な効
果を奏することができる。
ンファシス回路６を図３に示す構成のノンリニア・フレ
ームディエンファシス回路３３に置き換えても同様な効
果を奏することができる。
【００４５】ノンリニア・フレームディエンファシス回
路３３は、図３に示すように、フレームメモリ２３、係
数Ｋｄ，Ａｄを有する係数回路３４，３５、減算回路２
７，２８，２９、リミッタ回路３６から構成される。
路３３は、図３に示すように、フレームメモリ２３、係
数Ｋｄ，Ａｄを有する係数回路３４，３５、減算回路２
７，２８，２９、リミッタ回路３６から構成される。
【００４６】図１に示すディエンファシス回路６の代わ
りにこのノンリニア・フレームディエンファシス回路３
３を用いる場合、減算回路２９の出力側はフレームメモ
リ３１の入力側、及び、端子ａ，ｂ，可動接点ｃを備え
たスイッチＳＷの端子ｂに夫々接続される。スイッチＳ
Ｗの端子ｂはフレームメモリ３１の出力側に接続され、
その可動接点ｃは出力端子７に接続される。
りにこのノンリニア・フレームディエンファシス回路３
３を用いる場合、減算回路２９の出力側はフレームメモ
リ３１の入力側、及び、端子ａ，ｂ，可動接点ｃを備え
たスイッチＳＷの端子ｂに夫々接続される。スイッチＳ
Ｗの端子ｂはフレームメモリ３１の出力側に接続され、
その可動接点ｃは出力端子７に接続される。
【００４７】図２に示すディエンファシス回路６の代わ
りにこのノンリニア・フレームディエンファシス回路３
３を用いる場合、ノンリニア・フレームディエンファシ
ス回路３３のメモリ２３の出力側はスイッチＳＷの端子
ａに、減算回路２９の出力側はスイッチＳＷの端子ｂに
夫々接続される。スイッチＳＷの可動接点ｃは出力端子
７に接続される。
りにこのノンリニア・フレームディエンファシス回路３
３を用いる場合、ノンリニア・フレームディエンファシ
ス回路３３のメモリ２３の出力側はスイッチＳＷの端子
ａに、減算回路２９の出力側はスイッチＳＷの端子ｂに
夫々接続される。スイッチＳＷの可動接点ｃは出力端子
７に接続される。
【００４８】
【発明の効果】上述した構成を有する本発明になる映像
信号再生装置は、例えばスチル再生の場合、同じフレー
ム同士でのディエンファシスを繰り返すことを回避でき
るから、再生画は乱れることがなく常時安定したスチル
再生画像を得ることができる効果があり、また、コマ送
り再生・スロー再生の場合、ディエンファシスとプリエ
ンファシス処理との演算が一致するので、再生画は残像
やボケが発生することなく常時クリアなコマ送り再生画
像、スロー再生画像を得ることができる効果がある。
信号再生装置は、例えばスチル再生の場合、同じフレー
ム同士でのディエンファシスを繰り返すことを回避でき
るから、再生画は乱れることがなく常時安定したスチル
再生画像を得ることができる効果があり、また、コマ送
り再生・スロー再生の場合、ディエンファシスとプリエ
ンファシス処理との演算が一致するので、再生画は残像
やボケが発生することなく常時クリアなコマ送り再生画
像、スロー再生画像を得ることができる効果がある。
【００４９】
【図１】本発明になる映像信号再生装置の要部であるデ
ィエンファシス回路及びその周辺回路の第１実施例構成
図である。
ィエンファシス回路及びその周辺回路の第１実施例構成
図である。
【図２】本発明になる映像信号再生装置の要部であるデ
ィエンファシス回路及びその周辺回路の第２実施例構成
図である。
ィエンファシス回路及びその周辺回路の第２実施例構成
図である。
【図３】ノンリニア・フレームディエンファシス回路構
成図である。
成図である。
【図４】１／４倍速のスロー再生時における磁気ヘッド
走行状態、再生ＦＭエンベロープ、切り換え信号を説明
する図である。
走行状態、再生ＦＭエンベロープ、切り換え信号を説明
する図である。
【図５】フレームエンファシスを用いた映像信号記録再
生装置のブロック構成図である。
生装置のブロック構成図である。
【図６】プリエンファシス回路の構成図である。
【図７】ディエンファシス回路の構成図である。
【図８】フレームプリエンファシス処理後、磁気テープ
上に記録された映像信号を説明する図である。
上に記録された映像信号を説明する図である。
【図９】フレームプリエンファシス処理後、磁気テープ
上に記録された映像信号を特殊再生することを説明する
図である。
上に記録された映像信号を特殊再生することを説明する
図である。
６ ディエンファシス回路 ２３，３１ フレームメモリ ２７ 第１の減算回路 ２８ 第２の減算回路 ２９ 第３の減算回路 ＳＷ スイッチ
Claims (2)
- 【請求項１】１フレーム期間毎の映像信号の時間軸方向
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号をメモリするメモリと、前記ディエンファシス回
路から出力する映像信号及び前記メモリから出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、 通常再生時とは異なる速度で再生を行う特殊再生時にお
いて、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了す
る前の状態では、前記スイッチは前記ディエンファシス
回路の出力側に切り換えられて前記ディエンファシス回
路からの映像信号を出力すると共に、前記メモリは前記
ディエンファシス回路から出力する映像信号をメモリ
し、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了し
た時点では、前記スイッチは前記ディエンファシス回路
の出力側から前記メモリの出力側に切り換えられ、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了し
た後の状態では、前記スイッチは前記メモリの出力側に
切り換えられて前記メモリからの映像信号を出力するこ
と特徴とする映像信号再生装置。 - 【請求項２】１フレーム期間毎の映像信号の時間軸方向
の高域成分を低域成分に比し増強するフレームプリエン
ファシスを行って記録された映像信号をこのフレームプ
リエンファシスの特性と逆特性であって１フレーム期間
毎の映像信号の高域成分を低域成分に比し減衰させるフ
レームディエンファシスを行って再生するディエンファ
シス回路と、このディエンファシス回路から出力する映
像信号を切り換えて出力するスイッチとを有する映像信
号再生装置であって、 前記ディエンファシス回路は、入力映像信号が供給され
る一方の入力端子を有する第１の減算回路と、この第１
の減算回路の出力をメモリするメモリと、入力映像信号
からこのメモリの出力を減算する第２の減算回路と、こ
の第２の減算回路の出力を前記第１の減算回路の他方の
入力端子へ帰還する帰還ループと、入力映像信号から前
記第２の減算回路の出力を減算して得た映像信号を前記
スイッチ側へ出力する第３の減算回路とを備え、 通常再生時とは異なる速度で再生を行う特殊再生時にお
いて、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了す
る前の状態では、前記スイッチは前記ディエンファシス
回路の前記第３の減算回路の出力側に切り換えられて前
記第３の減算回路からの映像信号を出力し、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了し
た時点では、前記スイッチは前記第３の減算回路の出力
側から前記メモリの出力側に切り換えられ、 前記ディエンファシス回路に入力される１フレーム期間
分の映像信号のフレームディエンファシス処理が終了し
た後の状態では、前記スイッチは前記メモリの出力側に
切り換えられて前記メモリからの映像信号を出力するこ
と特徴とする映像信号再生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359258A JP2874498B2 (ja) | 1992-12-24 | 1992-12-24 | 映像信号再生装置 |
| US08/170,030 US5526136A (en) | 1992-12-24 | 1993-12-20 | Method and apparatus for reproducing a video signal subject to pre-emphasis |
| EP19930203657 EP0603983A3 (en) | 1992-12-24 | 1993-12-23 | Apparatus for reproducing a video signal. |
| KR1019930029470A KR0133972B1 (ko) | 1992-12-24 | 1993-12-24 | 비디오 신호 재생 장치 및 비디오 신호 재생 장치로부터 재생된 신호의 화질 개선 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359258A JP2874498B2 (ja) | 1992-12-24 | 1992-12-24 | 映像信号再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197316A JPH06197316A (ja) | 1994-07-15 |
| JP2874498B2 true JP2874498B2 (ja) | 1999-03-24 |
Family
ID=18463575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359258A Expired - Lifetime JP2874498B2 (ja) | 1992-12-24 | 1992-12-24 | 映像信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2874498B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0149474B1 (ko) * | 1993-10-22 | 1998-10-15 | 보오가미 다구로 | 비디오신호의 기록 및 재생장치 |
-
1992
- 1992-12-24 JP JP4359258A patent/JP2874498B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06197316A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2916162B2 (ja) | 記録再生装置 | |
| JP2874498B2 (ja) | 映像信号再生装置 | |
| JPH0810533B2 (ja) | 磁気再生装置 | |
| JPH0341882B2 (ja) | ||
| KR0133972B1 (ko) | 비디오 신호 재생 장치 및 비디오 신호 재생 장치로부터 재생된 신호의 화질 개선 방법 | |
| JP2947432B2 (ja) | 映像信号記録装置 | |
| KR970009467B1 (ko) | 영상 신호 기록 장치 및 그 재생 장치 | |
| JP2939959B2 (ja) | 映像信号再生装置 | |
| JPS6118807B2 (ja) | ||
| JPH09107524A (ja) | ディエンファシス回路 | |
| JP2855982B2 (ja) | 映像信号記録装置，映像信号記録再生装置及び映像信号再生装置 | |
| JP2831996B2 (ja) | 信号記録装置 | |
| JPH05325406A (ja) | 情報信号の記録再生装置 | |
| JPH09154106A (ja) | ディエンファシス回路 | |
| JPH04291578A (ja) | 非線形エンファシス装置 | |
| JPH0654296A (ja) | 映像信号再生装置 | |
| JPS5946046B2 (ja) | 記録再生装置 | |
| JPH03272053A (ja) | 記録再生装置 | |
| JPS63187783A (ja) | 記録再生装置 | |
| KR19990050082A (ko) | 더블 데크 광디스크 플레이어 | |
| JPH0468985A (ja) | 動画像伝送システム | |
| JPH0646365A (ja) | 映像信号記録／再生方法及び装置 | |
| JPS62175967A (ja) | 磁気記録再生装置 | |
| JPH06267190A (ja) | 画像再生装置 | |
| JPH07307922A (ja) | 高域補正回路 |