JP5080266B2 - ドライバ回路、試験装置及び調整方法 - Google Patents

Description

本発明は、ドライバ回路、試験装置及び調整方法に関する。特に本発明は入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路、試験装置及び調整方法に関する。本出願は、下記の米国出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．米国特許出願 第１１／２６２５０７号 出願日 ２００５年１０月２８日

半導体デバイス等の試験装置は、テストレートの高速化に伴い、被試験デバイスに対して試験信号を供給するドライバ回路の高速化が求められる。なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。

しかしながら、試験装置においては、ドライバ回路から被試験デバイスまでの伝送線路の物理長が長いこと等により、伝送線路中で試験信号が減衰又は損失してしまう。このために、試験装置においては、ドライバ回路を高速化しただけでは、テストレートの高速化に対応するのは困難である。
そこで本発明は、上記の課題を解決することのできるドライバ回路、試験装置及び調整方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１形態においては、入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、入力信号に応じた駆動信号をそれぞれ出力するメインドライバおよびサブドライバと、サブドライバが出力する駆動信号を微分した微分信号を出力する微分回路と、メインドライバが出力する駆動信号に、微分信号を加算した出力信号を出力する加算部とを備え、加算部が、微分信号に予め定められた補正値を乗じることにより微分信号の振幅を補正する乗算器と、メインドライバが出力する駆動信号に、乗算器により補正された微分信号を加算した出力信号を出力する加算器とを有するドライバ回路を提供する。

駆動信号および微分信号の位相を一致させるべくメインドライバに入力される入力信号を遅延させる遅延回路を更に備えてよい。
サブドライバは、メインドライバと比較し消費電力が小さくてよい。
加算部は、メインドライバが出力する駆動信号に、微分信号を加算する加算器と、接続先の回路に伝送する伝送線路の特性インピーダンスと実質的に同一の出力インピーダンスを有し、加算器が出力する信号を増幅した出力信号を出力する増幅器とを有してよい。

本発明の第２形態においては、入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、入力信号は、接続先の回路へ供給すべきデータに含まれるビット毎の論理値をそれぞれ示す複数のビット信号を含み、複数のビット信号のそれぞれをビット位置に応じて予め定められた振幅の信号に変換し、変換後の複数のビット信号を合計した駆動信号を出力するメインドライバと、それぞれのビット信号に対応して設けられ、当該ビット信号を微分した微分信号を出力する複数の微分回路と、メインドライバが出力する駆動信号に、複数の微分回路が出力する複数の微分信号を加算した出力信号を出力する加算部とを備えるドライバ回路を提供する。

加算部は、それぞれのビット信号に対応して設けられ、微分信号に対し、ビット位置に応じて予め定められた補正値を乗じることにより微分信号の振幅を補正する複数の乗算器と、メインドライバが出力する駆動信号に、複数の乗算器により補正された複数の微分信号を加算した出力信号を出力する加算器とを有してよい。

本発明の第３形態においては、入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、入力信号に応じた駆動信号を出力するメインドライバと、互いに異なる時定数を有し、入力信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、メインドライバが出力する駆動信号に、複数の微分回路が出力する複数の微分信号を加算した出力信号を出力する加算部とを備えるドライバ回路を提供する。

加算部は、それぞれの微分回路に対応して設けられ、当該微分回路が出力する微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じることにより微分信号の振幅を補正する複数の乗算器と、メインドライバが出力する駆動信号に、複数の乗算器により補正された複数の微分信号を加算した出力信号を出力する加算器とを有してよい。

本発明の第４形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、本発明の第１形態におけるドライバ回路と、被試験デバイスが試験信号に応じて出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。

本発明の第５形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、試験信号を被試験デバイスに供給するドライバ回路と、被試験デバイスが試験信号に応じて出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、試験信号は、被試験デバイスへ供給すべきデータに含まれるビット毎の論理値をそれぞれ示す複数のビット信号を含み、ドライバ回路は、複数のビット信号のそれぞれをビット位置に応じて予め定められた振幅の信号に変換し、変換後の複数のビット信号を合計した駆動信号を出力するメインドライバと、それぞれのビット信号に対応して設けられ、当該ビット信号を微分した微分信号を出力する複数の微分回路と、メインドライバが出力する駆動信号に、複数の微分回路が出力する複数の微分信号を加算した出力信号を出力する加算部とを有する試験装置を提供する。

本発明の第６形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、試験信号を被試験デバイスに供給するドライバ回路と、被試験デバイスが試験信号に応じて出力する出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、ドライバ回路は、試験信号に応じた駆動信号を出力するメインドライバと、互いに異なる時定数を有し、試験信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、メインドライバが出力する駆動信号に、複数の微分回路が出力する複数の微分信号を加算した出力信号を出力する加算部とを有する試験装置を提供する。

加算部は、それぞれの微分回路に対応して設けられ、当該微分回路が出力する微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じることにより微分信号の振幅を補正する複数の乗算器と、メインドライバが出力する駆動信号に、複数の乗算器により補正された複数の微分信号を加算した出力信号を出力する加算器とを有し、複数の乗算器に供給する複数の補正値を調整する場合において、出力信号を接続先の回路へ伝送する伝送線における接続先の回路を接続する端部から出力信号を取得する取得部と、取得部が取得した出力信号と、入力信号に応じて接続先の回路へ供給されるべき出力信号の期待値とを比較する比較部と、比較部による比較結果に基づいて、複数の補正値を調整する調整部とを更に備え、調整部は、複数の補正値のそれぞれを、対応する微分回路の時定数が大きい補正値から順に調整対象として選択する選択部と、調整対象の補正値に対応する微分回路の時定数がより大きい場合に入力信号を変化させた後により長い時間が経過したタイミングで出力信号を取得部により取得させるタイミング設定部と、比較部による比較結果に基づいて、タイミングにおける出力信号の値が、入力信号に応じて接続先の回路へ供給されるべき出力信号の期待値と略一致するように補正値を調整する調整処理部とを有してよい。

本発明の第７形態においては、入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路の調整方法において、ドライバ回路は、入力信号に応じた駆動信号を出力するメインドライバと、互いに異なる時定数を有し、入力信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、メインドライバが出力する駆動信号に、複数の微分回路が出力する複数の微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じた信号を、加算した出力信号を出力する加算部とを備え、当該調整方法は、出力信号を接続先の回路へ伝送する伝送線における接続先の回路を接続する端部から出力信号を取得する取得段階と、取得段階が取得した出力信号と、入力信号に応じて接続先の回路へ供給されるべき出力信号の期待値とを比較する比較段階と、複数の補正値のそれぞれを、対応する微分回路の時定数が大きい補正値から順に調整対象として選択する選択段階と、調整対象の補正値に対応する微分回路の時定数がより大きい場合に入力信号を変化させた後により長い時間が経過したタイミングで出力信号を取得段階により取得させるタイミング設定段階と、比較段階による比較結果に基づいて、タイミングにおける出力信号の値が、入力信号に応じて接続先の回路へ供給されるべき出力信号の期待値と略一致するように補正値を調整する調整処理段階とを備える調整方法を提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

図１は、第１実施形態に係る試験装置１０の構成を示す。 図２は、メインドライバ２２から出力される駆動信号、微分回路２４から出力される微分信号、加算部２５から出力される出力信号及び伝送線路２００のＤＵＴ１００側の端で検出される出力信号を示す。 図３は、加算部２５の構成例を示す。 図４は、第２実施形態に係る試験装置４０の構成を示す。 図５は、ＤＲＥ信号及びＰＡＴ信号の論理値に対する、駆動信号（ａ点）、微分回路５３の入力値（ｂ点）、微分回路５４の入力値（ｃ点）を示す。 図６は、駆動信号波形（ａ点）に対する、微分回路５３から出力される微分信号に補正値を乗算した波形（ｄ点）、微分回路５４から出力される微分信号に補正値を乗算した波形（ｅ点）、加算器３３から出力される出力信号の波形（ｆ点）を示す。 図７は、第３実施形態に係る試験装置７０の構成を示す。 図８は、第３実施形態の変形例に係る試験装置８０の構成を示す。 図９は、調整部８３の具体的な構成を示す。 図１０は、第３実施形態の変形例に係る試験装置８０による調整処理のフローを示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１実施形態に係る試験装置１０の構成を示す。本実施形態に係る試験装置１０は、伝送線路２００を介して被試験デバイス１００（以下、ＤＵＴ１００という。）に出力信号を供給し、当該出力信号の供給に応じてＤＵＴ１００から出力される信号を判定することにより、当該ＤＵＴ１００を試験する。なお、ＤＵＴ１００は、伝送線路２００を介して出力信号が供給される電気回路等であってよい。

試験装置１０は、試験信号生成部１１と、ドライバ回路１２と、レベルコンパレータ１３と、判定部１４とを備える。
試験信号生成部１１は、ＤＵＴ１００に対して供給すべき試験信号を生成する。ドライバ回路１２は、試験信号生成部１１により生成された試験信号が入力信号として入力され、当該入力信号に応じた波形の出力信号を伝送線路２００を介してＤＵＴ１００に供給する。ドライバ回路１２は、ＤＵＴ１００の駆動に十分なドライブ能力を有する。レベルコンパレータ１３は、試験信号としての出力信号の供給に応じてＤＵＴ１００から出力された信号が伝送線路２００を介して入力され、当該信号の論理レベルを判断する。判定部１４は、レベルコンパレータ１３による論理レベル判断された結果と、試験信号生成部１１により生成された期待値と比較し、ＤＵＴ１００の良否を判定する。

ドライバ回路１２は、遅延回路２１と、メインドライバ２２と、サブドライバ２３と、微分回路２４と、加算部２５とを有する。
遅延回路２１は、試験信号生成部１１から出力された入力信号が入力され、メインドライバ２２から出力される駆動信号と微分回路２４から出力される微分信号との位相を一致させるべく、当該入力信号を遅延させる。具体的には、遅延回路２１は、微分回路２４による遅延時間分、入力信号を遅延する。

メインドライバ２２は、遅延回路２１により遅延された入力信号が入力され、当該入力信号に応じた駆動信号を出力する。具体的には、メインドライバ２２は、入力信号と同一波形の駆動信号、又は、入力信号により指定される波形の駆動信号を出力する。サブドライバ２３は、試験信号生成部１１から出力された入力信号が入力され、当該入力信号に応じた駆動信号を出力する。サブドライバ２３は、メインドライバ２２を模擬した回路であり、メインドライバ２２と同等の周波数特性を有し、好ましくはメインドライバ２２と比較して消費電力が小さい。

微分回路２４は、サブドライバ２３から出力された駆動信号が入力され、当該駆動信号を微分した微分信号を出力する。加算部２５は、メインドライバ２２から出力された駆動信号に、微分回路２４から出力された微分信号を加算した出力信号を出力する。加算部２５から出力された出力信号は、伝送線路２００を介してＤＵＴ１００に供給される。

図２は、メインドライバ２２から出力される駆動信号、微分回路２４から出力される微分信号、加算部２５から出力される出力信号及び伝送線路２００のＤＵＴ１００の端部で検出される出力信号を示す。
メインドライバ２２から出力された駆動信号（図２（Ａ））は、加算部２５に供給される。また、微分信号（図２（Ｂ））は、駆動信号からエッジ成分を抽出した信号であり、加算部２５に供給される。出力信号（図２（Ｃ））は、駆動信号と微分信号とを加算した波形であり、すなわち、駆動信号のエッジ部分を強調した波形である。

ここで、通常伝送線路２００は積分特性を有するので、出力信号は、図２（Ｄ）の点線に示すように、伝送線路２００により高周波成分が損失されてＤＵＴ１００に供給される。
これに対し、ドライバ回路１２は、駆動信号のエッジ部分を強調した出力信号を供給し、伝送線路２００での損失分を補償する。従って、ドライバ回路１２は、駆動信号と同じ波形の出力信号を伝送線路２００の端部からＤＵＴ１００に印加できる（図２（Ｄ）の実線）。

以上のように、ドライバ回路１２は、伝送線路２００による高周波数成分の劣化を補償すべく、予め微分回路２４により駆動信号を強調する。このことにより、ドライバ回路１２によれば、接続先の回路端でメインドライバ２２の出力端の信号波形を再現し、当該接続先の回路に適切な信号を供給することができる。従って、本実施形態に係る試験装置１０によれば、ＤＵＴ１００を適切に試験することができる。また、ドライバ回路１２は、微分信号によって駆動信号を強調するので、試験信号の周期より長い時定数により生じる損失を補償することができる。

図３は、加算部２５の構成例を示す。加算部２５は、乗算器３１と、補正値レジスタ３２と、加算器３３と、増幅器３４とを含んでよい。
乗算器３１は、微分回路２４から出力された微分信号に、予め定められた補正値を乗じることにより、微分信号の振幅を補正する。本実施形態に係る試験装置１０は、乗算器３１により微分信号の振幅を補正することによって、伝送線路２００の特性に応じた適切な微分信号を駆動信号に加算することができる。補正値レジスタ３２は、乗算器３１により乗算される補正値を格納する。加算器３３は、メインドライバ２２から出力された駆動信号に、補正値レジスタ３２により振幅が補正された微分信号を加算した出力信号を出力する。増幅器３４は、加算器３３が出力する信号を増幅した出力信号を出力する。増幅器３４は、ＤＵＴ１００に伝送する伝送線路２００の特性インピーダンスと実質的に同一の出力インピーダンスを有する。このため、加算部２５と伝送線路２００とがインピーダンス整合し、最も伝送損失が少ない状態で出力信号をＤＵＴ１００に供給することができる。

図４は、第２実施形態に係る試験装置４０の構成を示す。本実施形態に係る試験装置４０は、伝送線路２００を介してＤＵＴ１００に多値レベルの出力信号を供給する。そして、試験装置４０は、当該出力信号の供給に応じてＤＵＴ１００から出力される信号を判定することにより、当該ＤＵＴ１００を試験する。試験装置４０において、第１実施形態に係る試験装置１０と同一の符号を付した部材は、第１実施形態に係る試験装置１０の略同一の機能及び構成を有する、以下相違点を除き説明を省略する。

試験装置４０は、試験信号生成部４１と、第２ドライバ回路４２と、レベルコンパレータ１３と、判定部１４とを備える。
試験信号生成部４１は、ＤＵＴ１００に対して供給すべき試験信号を生成する。試験信号生成部４１により生成される試験信号は、ＤＵＴ１００へ供給すべきデータに含まれるビット毎の論理値をそれぞれ示す複数のビット信号を含む。試験信号生成部４１は、一例として、ＶＬ（最小レベル）、ＶＨ（中間レベル）、ＶＴ（最大レベル）の３値を指定する試験信号（ＤＲＥ信号，ＰＡＴ信号）を生成する。より具体的には、ＤＲＥ信号がＬ論理の時にはＶＴを指定し、ＤＲＥ信号がＨ論理で且つＰＡＴ信号がＬ論理の時にはＶＬを指定し、ＤＲＥ信号がＨ論理で且つＰＡＴ信号がＨ論理の時にはＶＨを指定する試験信号を生成する。

第２ドライバ回路４２は、試験信号生成部４１により生成された試験信号が入力信号として入力され、当該入力信号により指定される波形の出力信号を伝送線路２００を介してＤＵＴ１００に供給する。第２ドライバ回路４２は、ＤＵＴ１００の駆動に十分なドライブ能力を有する。
第２ドライバ回路４２は、メインドライバ５１と、論理回路５２と、複数の微分回路５３，５４と、加算部５５とを有する。

メインドライバ５１は、試験信号生成部４１から試験信号が入力され、複数のビット信号のそれぞれをビット位置に応じて予め定められた振幅の信号に変換し、変換後の複数のビット信号を合計した駆動信号を出力する。メインドライバ５１は、一例として、ＤＲＥ信号及びＰＡＴ信号に含まれるビット信号の論理値に応じて定められた３値レベル（ＶＬ，ＶＨ，ＶＴ）の駆動信号に変換する。

微分回路５３及び微分回路５４は、それぞれ複数のビット信号に対応して設けられ、当該ビット信号を微分した微分信号を出力する。微分回路５３は、一例として、駆動信号がＶＬであるか否かを検出する論理回路５２から出力された信号を微分することにより、１ビット目のビット位置の論理値を示すビット信号を微分した微分信号を出力する。また、微分回路５４は、一例として、試験信号生成部４１により生成されたＤＲＥ信号を微分することにより、２ビット目のビット位置の論理値を示すビット信号を微分した微分信号を出力する。

加算部５５は、メインドライバ５１が出力する駆動信号に、それぞれの微分回路５３，５４が出力する微分信号を加算した出力信号を出力する。
加算部５５は、それぞれの微分回路５３，５４に対応して設けられた乗算器６１，６２と、それぞれの乗算器６１，６２に対応して設けられた補正値レジスタ６３，６４と、加算器３３と、増幅器３４とを含んでよい。乗算器６１，６２は、対応する微分回路５３，５４から出力された微分信号に対し、ビット位置に応じて予め定められた補正値を乗じることにより微分信号の振幅を補正する。補正値レジスタ６３，６４は、対応する乗算器６１，６２に乗算する補正値を記憶する。加算器３３は、メインドライバ５１が出力する駆動信号に、複数の乗算器６１，６２により補正された複数の微分信号を加算した出力信号を出力する。
なお、試験装置４０において、メインドライバ５１の前段又は複数の微分回路５３，５４の前段に遅延回路を設け、加算器３３への位相を合わせてもよい。

図５は、ＤＲＥ信号及びＰＡＴ信号に対する、メインドライバ５１から出力される駆動信号（ａ点）、微分回路５３の入力値（ｂ点）、微分回路５４の入力値（ｃ点）を示す。
本例においては、メインドライバ５１から出力される駆動信号は、ＤＲＥ信号がＬ論理の時にはＶＴとなり、ＤＲＥ信号がＨ論理で且つＰＡＴ信号がＬ論理の時にはＶＬとなり、ＤＲＥ信号がＨ論理で且つＰＡＴ信号がＨ論理の時にはＶＨとなる。微分回路５３は、ＤＲＥ信号がＨ論理且つＰＡＴ信号がＬ論理の時にはＬ論理が入力され、ＤＲＥ信号がＬ論理，立上り，立下りの時にはＰＡＴ信号に関わらずＨ論理が入力される（ｂ点）。また、微分回路５４は、駆動信号がＶＴの時にはＬ論理、駆動信号がＶＬ及びＶＨの時にはＨ論理が入力される（ｃ点）。

図６は、一例としての、メインドライバ５１から出力される駆動信号波形（ａ点）に対する、微分回路５３から出力される微分信号に補正値を乗算した波形（ｄ点）、微分回路５４から出力される微分信号に補正値を乗算した波形（ｅ点）、加算器３３から出力される出力信号の波形（ｆ点）を示す。
微分回路５３から出力される微分信号は、駆動信号がＶＨから変化した時又はＶＨへ変化した時に、レベルが変化する（ｄ点）。また、微分回路５３から出力される微分信号は、駆動信号がＶＴから変化した時又はＶＴへ変化した時に、レベルが変化する（ｅ点）。さらに、微分信号の振幅は、補正値レジスタ６３，６４に振幅情報を持たせることにより、駆動信号に対応させている。従って、出力信号は、駆動信号のエッジ部分が、そのレベル変化量に応じた振幅で強調された波形となる（ｆ点）。
以上のように、第２ドライバ回路４２によれば、駆動信号のエッジ成分を強調するので、接続先の回路端でメインドライバ５１の出力端の信号波形を再現し、当該接続先の回路に適切な信号を供給することができる。

図７は、第３実施形態に係る試験装置７０の構成を示す。本実施形態に係る試験装置７０は、伝送線路２００を介してＤＵＴ１００に出力信号を供給し、当該出力信号の供給に応じてＤＵＴ１００から出力される信号を判定することにより、当該ＤＵＴ１００を試験する。試験装置７０は、接続先の回路端に適切な信号を供給して試験することができる。試験装置７０において、第１実施形態に係る試験装置１０と同一の符号を付した部材は、第１実施形態に係る試験装置１０の略同一の機能及び構成を有する、以下相違点を除き説明を省略する。

本実施形態に係る試験装置７０は、試験信号生成部１１と、レベルコンパレータ１３と、判定部１４と、第３ドライバ回路７１とを備える。
第３ドライバ回路７１は、試験信号生成部１１により生成された試験信号が入力信号として入力され、当該入力信号に応じた波形の出力信号を伝送線路２００を介してＤＵＴ１００に供給する。第３ドライバ回路７１は、ＤＵＴ１００の駆動に十分なドライブ能力を有する。

第３ドライバ回路７１は、メインドライバ２２と、複数の微分回路７２（７２−１，７２−２，…，７２−ｎ（ｎは２以上の整数。））と、加算部７３とを有する。
メインドライバ２２は、試験信号生成部１１から出力された入力信号が入力され、入力信号に応じた波形の駆動信号を出力する。複数の微分回路７２は、試験信号生成部１１から出力された入力信号が入力され、入力信号をそれぞれ微分した複数の微分信号を出力する。複数の微分回路７２は、互いに異なる時定数を有する。加算部７３は、メインドライバ２２から出力される駆動信号に、微分信号を加算した出力信号を出力する。

加算部７３は、それぞれの微分回路７２に対応して設けられた複数の乗算器７４（７４−１，７４−２，…，７４−ｎ）と、それぞれの乗算器７４に対応して設けられた補正値レジスタ７５（７５−１，７５−２，…，７５−ｎ）と、加算器３３と、増幅器３４とを含む。
複数の乗算器７４は、それぞれ対応する微分回路７２から出力された微分信号に、予め定められた補正値を乗じることにより、微分信号の振幅を補正する。複数の補正値レジスタ７５は、それぞれ対応する乗算器７４に供給する補正値を格納する。加算器３３は、メインドライバ２２から出力された駆動信号に、各乗算器７４により振幅が補正された微分信号を加算し、出力信号を出力する。

試験装置７０は、時定数の異なる複数の微分回路７２によって生成された複数の微分信号を駆動信号に加算するので、伝送線路２００に応じた適切な配分により駆動信号を調整できる。
なお、試験装置７０において、メインドライバ２２の前段又は複数の微分回路７２の前段等に遅延回路を設け、加算器３３へ入力される信号の位相を合わせてもよい。

図８は、第３実施形態の変形例に係る試験装置８０の構成を示す。
本変形例に係る試験装置８０は、図７に示した試験装置７０が備える各回路に加えて、取得部８１と、比較部８２と、調整部８３とを備え、複数の乗算器７４に供給する補正値を調整する調整機能を有する。
取得部８１は、補正値を調整する場合においてＤＵＴ１００と接続され、伝送線路２００におけるＤＵＴ１００を接続する端部から出力信号を取得する。比較部８２は、取得部８１が取得した出力信号と、入力信号に応じてＤＵＴ１００へ供給されるべき出力信号の期待値とを比較する。調整部８３は、比較部８２による比較結果に基づいて、複数の補正値レジスタ７５に格納された複数の補正値を調整する。

図９は、調整部８３の具体的な構成を示す。
調整部８３は、選択部８６と、タイミング設定部８７と、調整処理部８８とを有する。
選択部８６は、複数の補正値のそれぞれを、対応する微分回路７２の時定数が大きい補正値から順に調整対象として選択する。タイミング設定部８７は、調整対象の補正値に対応する微分回路７２の時定数がより大きい場合に入力信号を変化させた後により長い時間が経過したタイミングで出力信号を取得部８１により取得させる。調整処理部８８は、比較部８２による比較結果に基づいて、タイミングにおける出力信号の値が、入力信号に応じてＤＵＴ１００へ供給されるべき出力信号の期待値と略一致するように補正値を調整する。

図１０は、本変形例に係る試験装置８０における調整処理のフローを示す。
調整処理が開始されると、まず、選択部８６は、時定数が最も大きい微分回路７２に対応した補正値を調整対象として選択する（ステップＳ１１）。具体的には、選択部８６は、複数の補正値レジスタ７５のうち、時定数が最も大きい微分回路７２に対応した補正値が格納された１つの補正値レジスタ７５を調整対象として選択する。続いて、タイミング設定部８７は、入力信号の振幅が変化したタイミングから、取得部８１が出力信号を取得するタイミングまでの測定時間を設定する（ステップＳ１２）。

続いて、本変形例に係る試験装置８０は、測定処理を行う（ステップＳ１３）。具体的には、測定処理として、ステップＳ２１〜Ｓ２４の処理を行う。試験装置８０は、試験信号生成部１１が入力信号の値を変化させ、当該入力信号に応じた出力信号をＤＵＴ１００に供給する（ステップＳ２１）。続いて、タイミング設定部８７は、入力信号の値が変化したタイミングから所定の測定時間の取得部８１に取得指示を与える（ステップＳ２２）。続いて、取得部８１は、取得指示を受けると、ＤＵＴ１００の端部から出力信号を取得する（ステップＳ２３）。続いて、比較部８２は、取得部８１が取得した出力信号の値と、同一タイミングの出力信号の期待値とを比較する（ステップＳ２４）。

続いて、ステップＳ１３の測定処理を終えると、調整処理部８８は、ステップＳ１３で得られた比較結果に基づき、取得部８１が取得した出力信号の値と期待値とが略一致するように、選択した補正値を調整する（ステップＳ１４）。具体的には、調整処理部８８は、選択部８６により選択されている補正値レジスタ７５内の補正値を変更する。
続いて、選択部８６は、時定数が次に大きい微分回路７２に対応した補正値を調整対象として選択する（ステップＳ１５）。続いて、タイミング設定部８７は、入力信号の振幅を変化させたタイミングから、取得部８１が出力信号を取得するタイミングまでの測定時間を設定する（ステップＳ１６）。このとき、タイミング設定部８７は、先に調整した時定数が大きい補正値よりも短くなるように、測定時間を設定する。

続いて、本変形例に係る試験装置８０は、ステップＳ１３と同じ測定処理を行う（ステップＳ１７）。
続いて、調整処理部８８は、ステップＳ１７の処理で得られた比較結果に基づき、取得部８１が取得した出力信号の値と期待値とが略一致するように、選択した補正値を調整する（ステップＳ１８）。
続いて、本変形例に係る試験装置８０は、時定数が最も小さい補正値についての調整が完了したか否かを判断する（ステップＳ１９）。判断の結果、調整が未完了であればステップＳ１５から処理を繰り返し、調整が完了していれば当該調整処理を終了する。

以上のように、本変形例に係る試験装置８０は、時定数が長い微分回路７２についての補正量から先に調整するとともに（ステップＳ１１、Ｓ１５）、時定数がより大きい場合にはより測定時間を長くして、補正値を調整する（ステップＳ２２）。このため、試験装置８０は、より広い帯域に影響を与える補正量から先に調整することから、効率的に調整処理することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明によれば、接続先の回路端に適切な信号を供給するドライバ回路、試験装置及び調整方法を実現することができる。

Claims (13)

1. 入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、
   前記入力信号に応じた駆動信号をそれぞれ出力するメインドライバおよびサブドライバと、
   前記サブドライバが出力する前記駆動信号を微分した微分信号を出力する微分回路と、
   前記メインドライバが出力する前記駆動信号に、前記微分信号を加算した前記出力信号を出力する加算部と
   を備え、
   前記加算部は、
   前記微分信号に予め定められた補正値を乗じることにより前記微分信号の振幅を補正する乗算器と、
   前記メインドライバが出力する前記駆動信号に、前記乗算器により補正された前記微分信号を加算した前記出力信号を出力する加算器とを有するドライバ回路。
2. 前記駆動信号および前記微分信号の位相を一致させるべく前記メインドライバに入力される前記入力信号を遅延させる遅延回路を更に備える請求項１に記載のドライバ回路。
3. 前記サブドライバは、前記メインドライバと比較し消費電力が小さい請求項１または２に記載のドライバ回路。
4. 前記加算部は、
   前記メインドライバが出力する前記駆動信号に、前記微分信号を加算する加算器と、
   前記接続先の回路に伝送する伝送線路の特性インピーダンスと実質的に同一の出力インピーダンスを有し、前記加算器が出力する信号を増幅した前記出力信号を出力する増幅器と
   を有する請求項１から３のいずれか１項に記載のドライバ回路。
5. 入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、
   前記入力信号は、前記接続先の回路へ供給すべきデータに含まれるビット毎の論理値をそれぞれ示す複数のビット信号を含み、
   前記複数のビット信号のそれぞれをビット位置に応じて予め定められた振幅の信号に変換し、変換後の前記複数のビット信号を合計した駆動信号を出力するメインドライバと、
   それぞれの前記ビット信号に対応して設けられ、当該ビット信号を微分した微分信号を出力する複数の微分回路と、
   前記メインドライバが出力する前記駆動信号に、前記複数の微分回路が出力する複数の前記微分信号を加算した前記出力信号を出力する加算部と
   を備えるドライバ回路。
6. 前記加算部は、
   それぞれの前記ビット信号に対応して設けられ、前記微分信号に対し、ビット位置に応じて予め定められた補正値を乗じることにより前記微分信号の振幅を補正する複数の乗算器と、
   前記メインドライバが出力する前記駆動信号に、前記複数の乗算器により補正された前記複数の微分信号を加算した前記出力信号を出力する加算器と
   を有する請求項５に記載のドライバ回路。
7. 入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路であって、
   前記入力信号に応じた駆動信号を出力するメインドライバと、
   互いに異なる時定数を有し、前記入力信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、
   前記メインドライバが出力する前記駆動信号に、前記複数の微分回路が出力する前記複数の微分信号を加算した前記出力信号を出力する加算部と
   を備えるドライバ回路。
8. 前記加算部は、
   それぞれの前記微分回路に対応して設けられ、当該微分回路が出力する前記微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じることにより前記微分信号の振幅を補正する複数の乗算器と、
   前記メインドライバが出力する前記駆動信号に、前記複数の乗算器により補正された前記複数の微分信号を加算した前記出力信号を出力する加算器と
   を有する請求項７に記載のドライバ回路。
9. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、
   請求項１から４のいずれか１項に記載のドライバ回路と、
   前記被試験デバイスが前記試験信号に応じて出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備える試験装置。
10. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、
    前記試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記被試験デバイスが前記試験信号に応じて出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記試験信号は、前記被試験デバイスへ供給すべきデータに含まれるビット毎の論理値をそれぞれ示す複数のビット信号を含み、
    前記ドライバ回路は、
    前記複数のビット信号のそれぞれをビット位置に応じて予め定められた振幅の信号に変換し、変換後の前記複数のビット信号を合計した駆動信号を出力するメインドライバと、
    それぞれの前記ビット信号に対応して設けられ、当該ビット信号を微分した微分信号を出力する複数の微分回路と、
    前記メインドライバが出力する前記駆動信号に、前記複数の微分回路が出力する複数の前記微分信号を加算した前記出力信号を出力する加算部と
    を有する試験装置。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに供給すべき試験信号を生成する試験信号生成部と、
    前記試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記被試験デバイスが前記試験信号に応じて出力する出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ドライバ回路は、
    前記試験信号に応じた駆動信号を出力するメインドライバと、
    互いに異なる時定数を有し、前記試験信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、
    前記メインドライバが出力する前記駆動信号に、前記複数の微分回路が出力する前記複数の微分信号を加算した前記出力信号を出力する加算部と
    を有する試験装置。
12. 前記加算部は、それぞれの前記微分回路に対応して設けられ、当該微分回路が出力する前記微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じることにより前記微分信号の振幅を補正する複数の乗算器と、前記メインドライバが出力する前記駆動信号に、前記複数の乗算器により補正された前記複数の微分信号を加算した前記出力信号を出力する加算器とを有し、
    前記複数の乗算器に供給する複数の前記補正値を調整する場合において、前記出力信号を接続先の回路へ伝送する伝送線における前記接続先の回路を接続する端部から前記出力信号を取得する取得部と、
    前記取得部が取得した前記出力信号と、入力信号に応じて前記接続先の回路へ供給されるべき前記出力信号の期待値とを比較する比較部と、
    前記比較部による比較結果に基づいて、前記複数の補正値を調整する調整部と
    を更に備え、
    前記調整部は、
    前記複数の補正値のそれぞれを、対応する前記微分回路の時定数が大きい前記補正値から順に調整対象として選択する選択部と、
    調整対象の前記補正値に対応する前記微分回路の時定数がより大きい場合に前記入力信号を変化させた後により長い時間が経過したタイミングで前記出力信号を前記取得部により取得させるタイミング設定部と、
    前記比較部による比較結果に基づいて、前記タイミングにおける前記出力信号の値が、前記入力信号に応じて前記接続先の回路へ供給されるべき前記出力信号の期待値と略一致するように前記補正値を調整する調整処理部と
    を有する請求項１１に記載の試験装置。
13. 入力信号に応じた波形の出力信号を接続先の回路へ供給するドライバ回路の調整方法において、
    前記ドライバ回路は、
    前記入力信号に応じた駆動信号を出力するメインドライバと、
    互いに異なる時定数を有し、前記入力信号をそれぞれ微分した複数の微分信号を出力する複数の微分回路と、
    前記メインドライバが出力する前記駆動信号に、前記複数の微分回路が出力する前記複数の微分信号に対し、当該微分回路に応じて予め定められた補正値を乗じた信号を、加算した前記出力信号を出力する加算部とを備え、
    当該調整方法は、
    前記出力信号を前記接続先の回路へ伝送する伝送線における前記接続先の回路を接続する端部から前記出力信号を取得する取得段階と、
    前記取得段階が取得した前記出力信号と、前記入力信号に応じて前記接続先の回路へ供給されるべき前記出力信号の期待値とを比較する比較段階と、
    前記複数の補正値のそれぞれを、対応する前記微分回路の時定数が大きい前記補正値から順に調整対象として選択する選択段階と、
    調整対象の前記補正値に対応する前記微分回路の時定数がより大きい場合に前記入力信号を変化させた後により長い時間が経過したタイミングで前記出力信号を前記取得段階により取得させるタイミング設定段階と、
    前記比較段階による比較結果に基づいて、前記タイミングにおける前記出力信号の値が、前記入力信号に応じて前記接続先の回路へ供給されるべき前記出力信号の期待値と略一致するように前記補正値を調整する調整処理段階と
    を備える調整方法。

Images