JPH08242151A - 伝送線路損失の補償手段を有するドライバ回路 - Google Patents

Abstract

(57)【要約】 【目的】方形波または三角波を元の波形に加算すること
により、任意の伝送線路に対して損失の補償を行なうこ
とが可能なドライバ回路を提供する。 【構成】信号発生器１と、方形波のパルス幅データ、振
幅データを格納するレジスタ２と、レジスタ２に格納し
たパルス幅データ、振幅データに従って方形波を生成す
る方形波発生器３、方形波発生器４および方形波発生器
５と、信号発生器１の出力１ａと方形波発生器３の出力
３ａと方形波発生器４の出力４ａと方形波発生器５の出
力５ａとを加算する加算器６と、加算器６の出力６ａを
増幅する増幅回路７とを有し、方形波パルスを信号波形
に加算することにより伝送線路の損失を補償する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送線路を用いて信号
の伝送を行うドライバ回路を含むシステムに係り、特
に、伝送線路での損失を補償することが可能なドライバ
回路に関する。

【０００２】

【従来の技術】従来、伝送線路での損失補償は、コイル
または容量で構成したフィルタ回路を用いて、増幅回路
の周波数特性が伝送線路の損失特性の逆となるように調
整して行っていた。例えば、実開平５ー８７７５０号公
報で開示されているように、ピーキングコイルを用いて
高い周波数での増幅率を上げることにより、伝送線路の
損失により減衰する高周波成分の補償を行っている。

【０００３】

【発明が解決しようとする課題】かかる従来の損失補償
手段を備えたドライバ回路においては、コイルまたは容
量で構成したフィルタ回路を用いるために、１つの伝送
線路の損失に合わせてドライバ回路の周波数特性を調整
すると、そのドライバ回路を別の伝送線路に用いること
が困難であった。また、フィルタ回路にコイルを用いる
場合には、ドライバ回路の集積回路化が難しいという課
題があった。

【０００４】本発明の目的は、任意の伝送線路に容易に
対応可能なドライバ回路および伝送線路の損失補償方法
を提供することにある。

【０００５】さらに、本発明は、コイルを備えたフィル
タ回路を用いない、集積回路化に適しているドライバ回
路および伝送線路の損失補償方法を提供することを目的
とする。

【０００６】

【課題を解決するための手段】上記目的は、伝送すべき
信号を増幅して伝送線路へ出力するドライバ回路におい
て、所定の波形形状を備えるパルスのパルス幅と振幅と
を記憶する記憶手段と、前記記憶手段に記憶されている
パルス幅と振幅とを持つパルスを、前記伝送すべき信号
の立ち上り時及び立ち下り時に発生する、１個以上のパ
ルス発生手段と、前記伝送すべき信号と、前記１個以上
のパルス波発生器から出力されるパルスとを加算する加
算手段と、前記加算器の出力を増幅する増幅手段とを有
することを特徴とするドライバ回路により達成できる。

【０００７】前記ドライバ回路のパルス発生手段で発生
する所定の波形形状のパルスとしては、例えば方形波パ
ルスまたは三角波パルスを用いる。

【０００８】

【作用】本発明のドライバ回路においては、伝送すべき
信号の波形のうち、伝送線路での損失により高周波成分
が減衰する、立ち上がりおよび立ち下がりの部分を補う
ために、予め定められたパルス幅及び振幅を持つ方形波
または三角波等の波形形状の１以上のパルスを、前記信
号波形の高レベル（Ｈｉ）と低レベル（Ｌｏｗ）との切
り替えと同期して、前記信号波形に加算する。

【０００９】本発明において、記憶手段は、使用する伝
送線路の損失特性に応じて予め設定された、前記信号波
形に加算する１以上のパルスのパルス幅及び振幅を記憶
する。また、１個以上のパルス発生手段は、記憶手段に
記憶される前記パルス幅及び振幅に応じて、発生するパ
ルスのパルス幅及び振幅を変える。したがって、記憶手
段に記憶するデータを変えることにより、任意の伝送線
路に対して損失補償を行なうことができる。

【００１０】さらに、本発明のドライバ回路は、従来の
伝送線路の損失補償を行なうドライバ回路のように、コ
イルを備えたフィルタ回路を使用しないため、集積回路
化に適している。

【００１１】

【実施例】以下、本発明を適用した伝送線路損失の補償
手段を有するドライバ回路の実施例を図を参照して説明
する。

【００１２】本発明による伝送線路損失の補償手段を有
するドライバ回路の一実施例を、図１〜図３を参照して
説明する。

【００１３】本実施例のドライバ回路８は、例えば図１
に示すように、伝送線路９を介して伝送すべき信号を発
生させる信号発生器１と、伝送線路９での損失補償のた
めに用いる方形波パルスのパルス幅データ及び振幅デー
タを格納するレジスタ２と、レジスタ２に格納したパル
ス幅データ及び振幅データに従い方形波を発生させる方
形波発生器３、４、５…とを有する。

【００１４】本実施例は、さらに、信号発生器１の出力
１ａと、方形波発生器３の出力３ａと、方形波発生器４
の出力４ａと、方形波発生器５の出力５ａ…とを加算す
る加算器６、及び加算器６の出力６ａを増幅する増幅回
路７を有する。

【００１５】本実施例のドライバ回路８により行なわれ
る、伝送線路損失の補償方法について、図２、図３の波
形図に基づいて説明する。なお、以下では、伝送すべき
信号がデジタル信号であり、方形波発生器が３個の場合
について説明する。

【００１６】波形１０（図２（ａ））は、信号発生器１
で発生される信号の一部の立ち上がり時における波形を
示すものである。伝送線路の損失補償を行なわないドラ
イバ回路の場合には、このような波形１０を備えた信号
をそのまま、増幅回路７を介して伝送線路９へ供給す
る。

【００１７】すると、伝送線路９での表皮効果等の損失
のために、立ち上がり部分の高周波成分が減衰され、伝
送線路端９ａでは、波形１１（図２（ｂ））のように、
波形が鈍る。このような伝送線路損失は、伝送する信号
の周波数が高ければ高いほど顕著なものとなり、例え
ば、１００ＭＨｚ以上の信号では、５０ｃｍ程度の伝送
線路９でも、表皮効果等による損失が大きくなる。

【００１８】本実施例では、例えば１００ＭＨｚ以上の
周数帯で５０ｃｍ以上の伝送線路９、または、より低い
周波数帯では、数ｍ以上の伝送線路９での損失を補償す
るため、図２（ｃ）に示すように、波形１０と波形１１
との差分の大きさ及び形状に対応する、パルス幅及び振
幅を備えた方形波１２、方形波１３、及び方形波１４
を、伝送すべき波形（以下では元の波形と呼ぶ）１０に
加算する。

【００１９】ここで、方形波１２、１３、１４のそれぞ
れのパルス幅及び振幅は、例えばこれら３つの方形波を
元の波形１０に加算して形成される波形と、波形１１と
の差が、最小あるいは予め定めたしきい値以下となるよ
うに決定する。また、本実施例で扱っている伝送線路で
の損失の特性を考慮すると、図２（ｃ）に示すように、
各方形波のパルス幅及び振幅を、互いに異なるように決
定することで、波形１１との差をより小さくすることが
できる。

【００２０】すなわち、増幅回路７の出力７ａの波形
を、波形１５（図２（ｄ）の太線部分）のように、予め
求められている、互いに異なるパルス幅及び振幅をそれ
ぞれ備えた、方形波１２、方形波１３および方形波１４
を、元の波形１０に、当該波形の高レベル（Ｈｉ）及び
低レベル（Ｌｏｗ）への切り替えと同じタイミングで加
算した波形とする。

【００２１】上記のように形成された波形１５は、伝送
線路９に供給され、伝送線路９で損失を受けると、図２
（ｅ）に示すような波形１６となる。

【００２２】したがって、本実施例によれば、伝送線路
での損失補償がされない場合の、伝送線路端９ａでの波
形１１と比較して、より元の波形１０に近い波形１６を
得ることができ、伝送線路損失を補償することが可能と
なる。

【００２３】以上では、図２に示すような信号の立ち上
がり時の波形について説明したが、図３（ａ）〜（ｅ）
に示すように、信号の立ち下がり時にも、全く同じよう
な事が言える。ここで、信号の立ち下がり時における本
実施例の作用の説明は、上記の立上り時の場合と同様で
あり、省略する。なお、図３では、図２と同様に、１０
は元の波形、１１は伝送線路９での損失を受けた波形、
１５は本実施例でのドライバ回路８の出力波形、及び１
６は波形１５が伝送線路９により損失を受けた場合の波
形を、それぞれ示している。

【００２４】本実施例のドライバ回路８では、上述した
ように元の波形１０と、ある特定の伝送線路９での損失
を受けた波形１１との差分に対応するように（図２
（ｃ）及び図３（ｃ）参照）、各方形波のパルス幅及び
振幅を予めデータとして求めておき、レジスタ２に格納
する。

【００２５】さらに、レジスタ２に格納したパルス幅デ
ータや振幅データに従って、方形波発生器３、方形波発
生器４および方形波発生器５により、方形波３ａ、方形
波４ａおよび方形波５ａを生成し、加算器６により信号
発生器５の出力５ａと加算し、加算器の出力６ａを増幅
回路７により増幅することで、波形１５を得る。

【００２６】ここで、本実施例における方形波発生器
は、発生する方形波のパルス幅と振幅とを可変とするも
のである。このため、伝送線路９を変える場合には、新
たに使用する伝送線路での損失に応じてレジスタ２に格
納するデータを変えるか、または、予め複数種類の伝送
線路に対応するデータをレジスタ２に格納しておき、そ
の時点でより適切なデータを選択して用いる構成とす
る。

【００２７】本実施例によれば、任意の伝送線路に対し
て損失補償を行うことができる。さらに、本実施例によ
れば、コイルを用いたフィルター回路を用いることなく
損失補償を実現することができるため、本実施例のドラ
イバ回路の集積回路化が可能となる。さらに、本実施例
のドライバ回路を集積回路化により、本実施例のドライ
バ回路の小型化、低価格化を図ることが容易に可能とな
る。

【００２８】本実施例では、方形波発生器の個数を３と
したが、方形波発生器の個数は１個以上の任意の数をと
ることができる。方形波発生器の個数を増やすに従い、
伝送線路端９ａの補償後の波形１６を、元の波形１０に
より近づけることが可能となる。

【００２９】また、本実施例では、方形波発生器は、レ
ジスタ２に格納されたパルス幅データ及び振幅データに
応じた方形波を発生することが可能な構成としたが、こ
の代わりに、方形波発生器で可変とできるのはパルス幅
及び振幅のうちのどちらか一方だけとし、他方は固定と
する構成としてもよい。例えば、振幅を固定とする場合
は、各方形波発生器での振幅値を同一とする。このよう
な構成によれば、パルス幅データまたは振幅データのう
ちの固定としたデータを格納するための記憶領域を、レ
ジスタ２から省略することが可能となる。

【００３０】また、本実施例では、増幅回路７を用いた
が、加算器６が伝送線路９をドライブ可能な場合には、
増幅回路７を省略することができる。

【００３１】本発明による伝送線路損失の補償手段を有
するドライバ回路の他の実施例を、図４、図５を参照し
て説明する。本実施例のドライバ回路８は、伝送線路の
損失補償に必要な方形波のパルス幅及び振幅を求める構
成を有するものである。

【００３２】本実施例のドライバ回路８は、図４に示す
ように、上記図１の実施例と同じ構成として、信号発生
器１と、方形波パルスのパルス幅データ及び振幅データ
を格納するレジスタ２と、レジスタ２に格納したパルス
幅データ及び振幅データに従い方形波を発生させる方形
波発生器３、４、５…と、信号発生器１の出力１ａ、方
形波発生器３の出力３ａ、方形波発生器４の出力４ａ、
及び方形波発生器５の出力５ａ…を加算する加算器６
と、加算器６の出力６ａを増幅する増幅回路７とを有す
る。

【００３３】なお、本実施例において、上記図１の実施
例と共通する構成については、同じ符号を付し、その説
明を省略する。

【００３４】本実施例のドライバ回路８は、上記構成に
加え、さらに、レジスタ２に格納されるパルス幅及び振
幅を求める構成として、増幅回路７の出力端７ａでの波
形をデジタル化するデジタイジング装置１７と、デジタ
イジング装置１７により得られた波形に基づいて、方形
波１２、方形波１３、方形波１４…のパルス幅と振幅と
を求める演算装置１８とを有する。

【００３５】演算装置１８は、増幅回路７の出力端７ａ
で検出する、伝送線路９を通り伝送線路端９ａで反射さ
れ戻ってくる波形のデジタルデータに基づいて、伝送線
路端９ａでの波形１１を求め、さらに、伝送線路損失の
補償を行う前の増幅回路７の出力波形１０と求めた波形
１１とを比較して（図２及び図３参照）、両波形１０、
１１の差が最小あるいは予め定めたしきい値以下となる
ように、方形波１２、方形波１３、方形波１４…のパル
ス幅と振幅とをそれぞれ求める。

【００３６】本実施例のドライバ回路８での処理動作の
うち、損失補償のための各方形波のパルス幅及び振幅を
求める処理手順の一例である、補償値測定処理につい
て、図５のフローチャートを用いて説明する。なお、本
処理は、本実施例のドライバ回路８に接続する伝送線路
９の伝送線路端９ａを短絡、オープンのいずれかの状態
で実行するものである。

【００３７】本処理では、最初、ユーザなどにより入力
される、伝送線路端９ａが短絡しているか、オープンし
ているかの設定を受け入れた後（ステップ５０１）、伝
送線路の損失補償を行わずに、すなわち信号発生器１か
らの信号（図２又は図３参照）を、そのまま伝送線路９
に供給するように、ドライバ回路８を動作させる（ステ
ップ５０２）。より具体的には、加算器６を制御して、
この時点での方形波の加算を禁止するか、または、方形
波発生器３、４、５を制御して、方形波を発生させない
ようにする。

【００３８】次に、デジタイジング装置１７により、伝
送線路損失の補償を行なわない場合の増幅回路７の出力
波形（以下では波形１０と呼ぶ）と、当該波形１０が伝
送線路９を通り、短絡又はオープンとなっている伝送線
路端９ａで反射されて戻ってくる反射波をデジタル化す
る（ステップ５０３）。ここで、波形１０と、波形１０
の反射波が重なっている場合（ステップ５０４でＹｅ
ｓ）、両波形の分離処理を演算装置１８で行う（ステッ
プ５０５）。

【００３９】次に、伝送線路端９ａが短絡していると設
定されている場合には（ステップ５０６でＹｅｓ）、伝
送線路端９ａでの反射の際に波形１０が反転するため、
演算装置１８で波形１０の反射波を反転する（ステップ
５０７）。さらに、演算装置１８により、波形１０と波
形１０の反射波との差をとり、それを１／２にして、波
形１０と伝送線路端９ａでの波形１１との差Ａを求める
（ステップ５０８）。

【００４０】次に、この波形１０と波形１１との差Ａの
波形と、方形波１２、方形波１３および方形波１４を加
算してできる波形との差が、最小あるいは予め定めたし
きい値以下となる、各方形波のパルス幅と振幅とを演算
装置１８により求め（ステップ５０９）、求めた各方形
波のパルス幅及び振幅をレジスタ２に書き込む（ステッ
プ５１０）。

【００４１】本実施例によれば、任意の伝送線路に対し
て、その損失補償に必要な方形波パルスのパルス幅及び
振幅を求めることが可能となる。

【００４２】本実施例では、波形１０が伝送線路９を通
り損失を受けた場合の波形１１を、波形１０の反射波の
波形を用いて演算装置１８により求めたが、本発明で波
形１１の求める手段はこれに限定されるものではない。
例えば、デジタイジング装置１７をもう一つ、伝送線路
端９ａに設けて、直接、波形１１を検出してデジタル化
し、そのデータを演算装置１８に転送する構成としても
かまわない。このような場合には、伝送線路端９ａを短
絡またはオープンにする必要がなくなる。

【００４３】本発明による伝送線路損失の補償手段を有
するドライバ回路の他の実施例を、図６、図７を参照し
て説明する。本実施例のドライバ回路は、上記図１の実
施例のドライバ回路において、方形波の代わりに三角波
を用いるものである。

【００４４】本実施例のドライバ回路８は、例えば図６
に示すように、信号発生器１と、伝送線路９での損失補
償のために用いる三角波パルスのパルス幅データ及び振
幅データを格納するレジスタ２と、レジスタ２に格納し
たパルス幅データ及び振幅データに従って三角波を生成
する三角波発生器１９、２０…と、信号発生器１の出力
１ａ、三角波発生器１９の出力１９ａ、及び三角波発生
器２０の出力２０ａ…を加算する加算器６と、加算器６
の出力６ａを増幅する増幅回路７とを有する。

【００４５】本実施例のドライバ回路８による、伝送線
路損失の補償方法について、図７の波形図に基づいて説
明する。なお、以下の説明では、三角波発生器が２個の
場合について説明する。なお、図７（ｃ）、（ｄ）は、
発生された三角波パルスが加算された結果を示してい
る。

【００４６】波形１０（図７（ａ））は、伝送線路損失
の補償を行なわない場合の増幅回路７の出力である。波
形１０は、伝送線路９での表皮効果等の損失により、伝
送線路端９ａで波形１１（図７（ｂ））のように鈍る。
この波形１１に、当該信号波形のＨｉ及びＬｏｗ状態へ
の切り替えと同じタイミングで、異なるパルス幅、振幅
をもつ、三角波２１および三角波２２を、図７（ｃ）に
示すように加算すると、元の波形１０に近づくことが分
かる。

【００４７】すなわち、増幅回路７の出力波形を、図７
（ｄ）に示すように、波形１０に三角波２１および三角
波２２を加算して形成される波形１５とすることによ
り、伝送線路端９ａでも、波形１０に似た波形１６（図
７（ｅ））を得ることが可能となる。したがって、伝送
線路損失を補償することができる。

【００４８】本実施例のドライバ回路８では、上述した
ように元の波形１０と、伝送線路９での損失を受けた波
形１１との差分の大きさ及び形状に対応するように（図
７（ｃ）参照）、各三角波のパルス幅及び振幅を予めデ
ータとして求めておき、レジスタ２に格納する。

【００４９】さらに、レジスタ２に格納したパルス幅デ
ータ及び振幅データに従って三角波発生器１９および三
角波発生器２０により、三角波１９ａおよび三角波２０
ａを生成し、加算器６により信号発生器５の出力５ａと
加算し、加算器の出力６ａを増幅回路７により増幅する
ことで波形１６を得る。

【００５０】ここで、本実施例における三角波発生器
は、発生する三角波のパルス幅と振幅とを可変とするこ
とが出きるものである。このため、伝送線路を変える場
合には、新たに使用する伝送線路での損失に応じてレジ
スタ２に格納するデータを変えるか、または、予め複数
種類の伝送線路に対応するデータをレジスタ２に格納し
ておき、その時点でより適切なデータを選択して用いる
構成とする。

【００５１】本実施例によれば、任意の伝送線路に対し
て損失補償を行うことができるのに加え、コイルを用い
たフィルター回路を用いることなく損失補償を実現する
ことができるため、本実施例のドライバ回路の集積回路
化が可能となる。さらに、ドライバ回路の集積回路化に
より、本実施例のドライバ回路の小型化、低価格化を図
ることが容易に可能となる。

【００５２】さらに、本実施例は、三角波パルスを用い
るため、方形波パルスを用いる場合に比較して、より少
ないパルスの個数で、より適切に波形１０と波形１１と
の差分を埋めることが可能となる。このため、本実施例
は、上記図１の実施例に示されたドライバ回路に用いら
れる方形波発生器の個数に比べ、より少ない個数の三角
波発生器で、同品質の伝送線路損失補償を行うことがで
きる。

【００５３】本実施例では、三角波発生器の個数を２と
したが、三角波発生器の個数は１個以上の任意の数をと
ることができる。三角波発生器の個数を増やすに従い、
伝送線路端９ａの補償後の波形１６を、波形１０により
近づけることが可能となる。

【００５４】また、本実施例では、三角波発生器が、発
生する三角波のパルス幅及び振幅を可変とする構成とし
たが、この代わりに、三角波発生器のパルス幅または振
幅のどちらか一方を固定とする構成としてもよい。例え
ば、振幅を固定する場合は、各三角波発生器の振幅値を
同一とする。このような構成によれば、パルス幅データ
または振幅データのうちの、固定としたデータを格納す
るための記憶領域を、レジスタ２から省略することが可
能となる。

【００５５】また、本実施例では、増幅回路７を用いた
が、加算器６が伝送線路をドライブ可能な場合、増幅回
路７を省略することができる。

【００５６】本発明による伝送線路損失の補償手段を有
するドライバ回路の他の実施例を、図８を参照して説明
する。本実施例のドライバ回路８は、伝送線路の損失補
償に必要な三角波のパルス幅及び振幅を求める構成を有
するもので、上記図４の実施例において、方形波の代わ
りに三角波を用いたものである。

【００５７】本実施例のドライバ回路８は、図８に示す
ように、信号発生器１と、三角波パルスのパルス幅デー
タ及び振幅データを格納するレジスタ２と、レジスタ２
に格納したパルス幅データ及び振幅データに従って三角
波を生成する三角波発生器１９、２０…と、信号発生器
１の出力１ａ、三角波発生器１９の出力１９ａ、及び三
角波発生器２０の出力２０ａ…を加算する加算器６と、
加算器６の出力６ａを増幅する増幅回路７とを有する。

【００５８】本実施例のドライバ回路８は、さらに、伝
送線路の損失補償に必要な三角波パルスのパルス幅及び
振幅を求める構成として、増幅回路７の出力端７ａでの
波形をデジタル化するデジタイジング装置１７と、デジ
タル化した増幅回路７の出力端７ａでの波形に基づい
て、伝送線路端９ａでの波形１１を求め、伝送線路損失
の補償を行なわない場合増幅回路７の出力波形１０と波
形１１とを比較して（図７参照）、波形１０と波形１１
との差が最小あるいは予め定めたしきい値以下となる三
角波２１、２２のパルス幅と振幅とを求める演算装置１
８とを有する。

【００５９】本実施例のドライバ回路８での、損失補償
のための三角波パルスのパルス幅及び振幅を求める処理
としては、例えば、上記図４の実施例の補償値測定処理
（図５参照）において、方形波パルスの代わりに三角波
パルスを用いる処理を使用するものである。本処理は、
上記補償値測定処理と同様に、伝送線路端９ａを短絡ま
たはオープンにしておいた状態で実行する。

【００６０】すなわち、本処理では、最初、伝送線路の
損失補償を行わずにドライバ回路８を動作させて、デジ
タイジング装置１７により、伝送線路損失の補償を行な
わない場合の増幅回路７の出力波形１０と、波形１０の
伝送線路端９ａでの反射波とを検出してデジタル化す
る。ここで、波形１０と、波形１０の反射波とが重なっ
ている場合、その分離処理を演算装置１８で行う。ま
た、伝送線路端９ａを短絡している場合は、演算装置１
８で波形１０の反射波を反転する。

【００６１】さらに、演算装置１８により、波形１０と
波形１０の反射波との差をとり、それを１／２にして、
波形１０と伝送線路端９ａでの波形１１との差を求め
る。この波形１０と波形１１との差の波形と、三角波２
１および三角波２２を加算して形成される波形との差
が、最小あるいは予め定めたしきい値以下となる、各三
角波のパルス幅と振幅とを演算装置１８により求め、求
めた各三角波のパルス幅及び振幅をレジスタ２に書き込
む。

【００６２】本実施例によれば、任意の伝送線路に対し
て、その損失補償に必要な三角波パルスのパルス幅及び
振幅を求めることが可能となる。

【００６３】本実施例では、三角波発生器の個数を２と
したが、三角波発生器の個数は１個以上の任意の数をと
ることができる。

【００６４】また、本実施例では、波形１１を、波形１
０の反射波に基づいて、演算装置１８により求めたが、
デジタイジング装置をもう一つ伝送線路端９ａに設け
て、直接、波形１１を検出してデジタル化し、そのデー
タを演算装置１８に転送する構成としてもかまわない。
この場合、伝送線路端９ａを短絡またはオープンにする
必要はない。

【００６５】本発明による伝送線路損失の補償手段を有
するドライバ回路の他の実施例を、図９、図１０を用い
て説明する。

【００６６】本実施例では、上記図１の実施例のような
方形波を用いるドライバ回路での方形波発生器の具体的
構成の一例を示す。なお、以下の説明では、信号発生器
から発生される信号波形の立ち下がり時（図３参照）の
伝送線路損失を、２個の方形波発生器から発生する方形
波パルスを用いて補償する場合を、例にとって説明す
る。

【００６７】本実施例のドライバ回路は、図９に示すよ
うに、信号発生器１と、方形波パルスのパルス幅データ
及び振幅データを格納するレジスタ２と、レジスタ２に
格納したパルス幅データ及び振幅データに従って方形波
パルスを発生する方形波発生器３、４と、信号発生器１
の出力１ａ、方形波発生器３の出力３ａ、及び方形波発
生器４の出力４ａを加算する加算器６と、加算器６の出
力６ａを増幅する増幅回路７とを有する。

【００６８】加算器６及び方形波発生器３、４は、コレ
クタに接続する抵抗を共有する差動増幅回路をそれぞれ
有する。

【００６９】方形波発生器３は、方形波発生器３に含ま
れる差動増幅回路の一方の入力へ入力する、信号発生器
１の出力１ａを、レジスタ２に格納したパルス幅データ
に従って遅延する可変遅延回路２３と、当該差動増幅器
に流れる電流の電流値を、レジスタ２に格納した振幅デ
ータに従って変化する可変電流源２５とを有する。

【００７０】方形波発生器４は、方形波発生器３と同様
に、方形波発生器４に含まれる差動増幅回路の一方の入
力へ入力する、信号発生器１の出力１ａを、レジスタ２
に格納したパルス幅データに従って遅延する可変遅延回
路２４と、当該差動増幅器に流れる電流の電流値を、レ
ジスタ２に格納した振幅データに従って変化する可変電
流源２６とを有する。

【００７１】本実施例のドライバ回路の動作を、図１０
に基づいて説明する。なお、図１０は、本ドライバ回路
の信号発生器１の出力１ａ、１ｂ、方形波発生器３、４
の可変遅延回路の出力２３ａ、２４ａ、及び加算器６の
出力６ａにおける電圧の時間変化を示すと共に、方形波
発生器３、４の出力３ａ、４ａでの電流の時間変化を示
す波形図である。また、図１０において、ｔ１は信号波
形の立ち下がりの開始タイミングを示し、ｔ２、ｔ３
は、レジスタ２に格納されている、方形波発生器３、４
で発生する方形波のパルス幅のそれぞれに対応するタイ
ミングである。

【００７２】時間ｔ１以前では、方形波発生器３の出力
３ａには電流源２５の電流の１／２が流れ、方形波発生
器４の出力４ａには電流源２６の電流の１／２が流れ
る。したがって、加算器６の出力６ａは、図中６ｄでの
電圧から、コレクタ抵抗６ｂを流れる電流源２５の電流
の１／２及び電流源２６の電流の１／２の和による電圧
降下を減じた電圧となる。

【００７３】時間ｔ１で、信号波形の立ち下がりに対応
して、信号発生器１の出力１ａが、所定の低レベル（Ｌ
ｏｗ）から高レベル（Ｈｉ）に変化すると、方形波発生
器３の出力３ａには電流源２５の電流が流れ、方形波発
生器４の出力４ａには電流源２６の電流が流れる。した
がって、加算器６の出力６ａは、電圧６ｄから、コレク
タ抵抗６ｂを流れる電流源６ｃの電流、電流源２５の電
流、及び電流源２６の電流の和による、電圧降下を減じ
た電圧となる。

【００７４】時間ｔ２で、損失補償のために発生した２
つの方形波パルスのうちの一方である方形波発生器３で
発生する方形波パルスの終了に対応して、遅延回路２３
の出力２３ａがＬｏｗからＨｉに変化すると、方形波発
生器３の出力３ａには電流源２５の電流の１／２が流
れ、方形波発生器４の出力４ａには電流源２６の電流が
流れる。したがって、加算器６の出力６ａは、電圧６ｄ
から、コレクタ抵抗６ｂを流れる電流源６ｃの電流、電
流源２５の電流の１／２、及び電流源２６の電流の和に
よる電圧降下を減じた電圧となる。

【００７５】時間ｔ３で、方形波発生器４で発生する方
形波パルスの終了に対応して、遅延回路２４の出力２４
ａがＬｏｗからＨｉに変化すると、方形波発生器３の出
力３ａには電流源２５の電流の１／２が流れ、方形波発
生器４の出力４ａには電流源２６の１／２の電流が流れ
る。したがって、加算器６の出力６ａは、電圧６ｄか
ら、コレクタ抵抗６ｃを流れる電流源６ｃの電流および
電流源２１の電流の１／２および電流源２１の電流の１
／２の和による電圧降下を減じた電圧となる。

【００７６】よって、加算器６の出力６ａでは、方形波
発生器３、４の電流源２５、２６及び可変遅延回路２
３、２４により制御されたパルス幅及び振幅を持つ方形
波パルスを用いて、信号発生器１から出力される信号波
形の立ち下がり部分に対して、伝送線路での損失補償を
行った波形（図３（ｄ）参照）が形成される。

【００７７】本実施例によれば、方形波のパルス幅は可
変遅延回路の遅延量によって、また方形波の振幅は電流
源の電流量によって可変する事ができるので、レジスタ
２に格納するデータを変えることにより、任意の伝送線
路に対して損失補償を行うことができる。

【００７８】本実施例では、信号発生器１から発生され
る信号波形の立ち下がり部分に対して損失補償を行なっ
た場合を例にとって説明したが、本実施例の構成によれ
ば、上記と全く同様に、信号波形の立ち上がり部分（図
２参照）に対しても、伝送線路の損失補償を行なうこと
ができる。また、方形波発生器の個数を２としたが、方
形波発生器の個数は１個以上の任意の数をとることがで
きる。

【００７９】また、本実施例では、方形波発生器の遅延
回路及び電流源の両方を可変としたが、どちらか一方を
固定としてもよい。例えば、電流源を固定とする場合に
は、各方形波発生器の電流源の電流値を同一とする。こ
のように一方を固定とすると、パルス幅データ及び振幅
データのうち、固定とした方に対応するデータを格納す
るための記憶領域を、レジスタ２から省略することが可
能となる。

【００８０】また、本実施例において、加算器６のコレ
クタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏ
と等しくした場合、増幅回路７を省略することができ
る。

【００８１】本発明による伝送線路損失の補償手段を有
するドライバ回路の他の実施例を、図１１、図１２を用
いて説明する。

【００８２】本実施例では、三角波を用いるドライバ回
路での三角波発生器の具体的構成の一例を示す。なお、
以下の説明では、１個の三角波発生器を用いて、信号発
生器から発生される信号波形の立ち下がり時の損失補償
を行なう場合を、例にとって説明する。

【００８３】本実施例のドライバ回路は、図１１に示す
ように、信号発生器１と、三角波のパルス幅データ及び
振幅データを格納するレジスタ２と、三角波パルスを発
生する三角波発生器１９と、信号発生器１の出力１ａと
三角波発生器１９の出力１９ａとを加算する加算器６
と、加算器６の出力６ａを増幅する増幅回路７とを有す
る。

【００８４】加算器６及び三角波発生器１９は、コレク
タに接続する抵抗を共有する差動増幅回路をそれぞれ有
する。

【００８５】三角波発生器１９は、三角波発生器１９に
含まれる差動増幅回路の入力に接続する容量１９ｅ、１
９ｉと、信号発生器１の出力１ａの立ち上がり時にレジ
スタ２に格納した振幅データに従ったパルスを発生し
て、当該立ち上り時に容量１９ｅを充電するパルス発生
器１９ｂと、信号発生器１の出力１ａの立ち下がり時に
レジスタ２に格納した振幅データに従ったパルスを発生
して、当該立ち下がり時に容量１９ｉを充電するパルス
発生器１９ｇとを有する。

【００８６】三角波発生器１９は、さらに、充電された
容量１９ｅの電荷を徐々に吸い出す可変電流源１９ｃ
と、充電された容量１９ｇの電荷を徐々に吸い出す可変
電流源１９ｈとを有する。

【００８７】可変電流源１９ｃ、１９ｈは、レジスタ２
に格納されたパルス幅データに従って電流値を可変とす
るもので、この電流値によって容量１９ｅ、１９ｉに蓄
積された電荷の吸い出す速さを変えることにより、パル
ス幅を調整するものである。

【００８８】本実施例のドライバ回路の動作を、図１２
に基づいて説明する。なお、図１２は、本ドライバ回路
の信号発生器１の出力１ａ、１ｂ、三角波発生器１９の
電圧源１９ｂの出力、及び加算器６の出力６ａにおける
電圧の時間変化を示すと共に、三角波発生器１９の出力
１９ａでの電流の時間変化を示す波形図である。また、
図１２において、ｔ１は信号波形の立ち下がりの開始タ
イミングを示し、ｔ２は、三角波発生器１９で発生する
三角波が終了するタイミングを示す。

【００８９】時間ｔ１以前、三角波発生器１９の出力１
９ａには、電流源１９ｄにより設定された電流値Ｉ１の
１／２の電流が流れる。したがって、加算器６の出力６
ａは、図中の６ｄでの電圧から、コレクタ抵抗６ｂを流
れる電流源１９ｄの電流値Ｉ１の１／２による電圧降下
を減じた電圧となる。

【００９０】時間ｔ１で、信号波形の立ち下がりに対応
して、信号発生器１の出力１ａがＬｏｗからＨｉに変化
すると、パルス発生器１９ｂにより発生する、レジスタ
２に格納された振幅データに応じて設定された振幅を持
つパルスにより、容量１９ｅが充電され、三角波発生器
１９の出力１９ａには、電流値Ｉ２の電流が流れる。し
たがって、加算器６の出力６ａは、電圧６ｄから、コレ
クタ抵抗６ｂを流れる、電流源６ｃの電流と電流値Ｉ２
の電流との和による、電圧降下を減じた電圧となる。

【００９１】時間ｔ１〜ｔ２は、損失補償のために発生
された三角波パルスの傾斜部分に対応する。すなわち、
三角波発生器１９の電流源１９ｃによって、時間ｔ１で
充電された容量１９ｅの電荷が除々に吸い出されて、三
角波発生器１９の出力１９ａに流れる電流値は少なくな
っていく。したがって、加算器６の出力６ａの電圧は徐
々に上がっていく。

【００９２】時間ｔ２以降、三角波発生器１９の出力１
９ａには電流値Ｉ１の１／２の電流が流れる。したがっ
て、加算器６の出力６ａは、電圧６ｄから、コレクタ抵
抗６ｂを流れる、電流源６ｃの電流及び電流値Ｉ１の１
／２の電流の和による、電圧降下を減じた電圧となる。

【００９３】よって、加算器６の出力６ａでは、三角波
発生器１９の可変電流源１９ｃにより制御されるパルス
幅、及びパルス発生器１９ｂにより制御される振幅を備
えた三角波パルスを用いて、信号発生器１から出力され
る信号波形の立ち下がり部分に対して、伝送線路での損
失補償を行った波形が形成される。

【００９４】本実施例によれば、三角波のパルス幅は電
流源１９ｃによって、また三角波の振幅はパルス発生器
１９ｂによって可変する事ができる。このため、レジス
タ２に格納するデータを変えるだけで、任意の伝送線路
に対して損失補償を行うことができる。

【００９５】本実施例では、信号発生器１から発生され
る信号波形の立ち下がり部分に対して損失補償を行なっ
た場合を例にとって説明したが、本実施例の構成におい
て、信号波形の立ち上がりに対応して、信号発生器１の
出力１ａの立ち下がりと同時にパルス発生器１９ｇによ
りパルスを発生することにより、上記と同様に、立ち上
がり波形に対して損失補償を行うことができる。また、
三角波発生器の個数を１としたが、三角波発生器の個数
は１個以上の任意の数をとることができる。

【００９６】また、本実施例では、三角波発生器のパル
ス幅及び振幅の両方を可変としたが、どちらかを一方を
固定としてもよい。例えば振幅を固定とする場合には、
各三角波発生器の振幅値を同一とする。このように、一
方を固定とする場合には、パルス幅データ及び振幅デー
タのうち、固定として方に対応するデータを格納する記
憶領域を、レジスタ２から省略することが可能となる。

【００９７】また、本実施例において、加算器６のコレ
クタ抵抗６ｂを、伝送線路９の特性インピーダンスＺｏ
と等しくした場合、増幅回路７を省略することができ
る。

【００９８】本発明による伝送線路損失の補償手段を有
するドライバ回路を用いたドライバＩＣの一実施例を、
図１３を用いて説明する。本実施例のドライバＩＣに含
まれるドライバ回路は、基本的には、上記図１の実施例
のドライバ回路と同じ構成である。上記図１の実施例と
同じ構成については、上記図１の実施例と同じ符号を用
い、その説明を省略する。

【００９９】本実施例のドライバＩＣ２７は、図１３に
示すように、信号発生器１と、信号発生器１にタイミン
グやパターン等の情報を与える１個以上の端子２７ｂ
と、方形波パルスのパルス幅データ及び振幅データを格
納するレジスタ２と、レジスタ２に格納するパルス幅及
び振幅に関する情報を入力する端子２７ｃと、端子２７
ｃに入力されたシリアルデータをパラレルデータに変換
してレジスタ２の各記憶領域にパルス幅データ、振幅デ
ータを与えるシリアル・パラレル変換器２６とを有す
る。

【０１００】本実施例は、さらに、レジスタ２に格納し
たパルス幅データ、振幅データに従って方形波を生成す
る方形波発生器３、４、５…と、信号発生器１の出力１
ａ、方形波発生器３の出力３ａ、方形波発生器４の出力
４ａ、及び方形波発生器５の出力５ａ…を加算する加算
器６と、加算器６の出力６ａを増幅する増幅回路７と、
増幅回路７の出力を伝送線路に与える端子２７ａとを有
する。

【０１０１】本実施例によれば、コイルを備えたフィル
タ回路を用いない、上記図１のドライバ回路を、１チッ
プ上に集積化することができる。さらに、ドライバ回路
を１チップ上に集積化できるため、当該ドライバ回路あ
るいは当該ドライバ回路を備える電子機器装置の小型化
及び低価格化が可能となる。

【０１０２】本実施例では、レジスタ２と端子２７ｃと
の間にシリアル・パラレル変換器２６を設けたが、端子
数を増やし、直接、レジスタ２の各記憶領域に、パルス
幅データや振幅データを格納させる構成としても良い。

【０１０３】また、本実施例では、ドライバＩＣ２７の
ドライバ回路として、上記図１の実施例のドライバ回路
の構成を用いたが、代わりに、上述した他の実施例のド
ライバ回路（図４、図６、図８、図９、及び図１１参
照）の構成を用いてもよい。なお、上記図４、図８のド
ライバ回路は、方形波または三角波のパルス幅及び振幅
を求める手段を有しているので、これらの回路構成を用
いる場合には、外部からパルス幅や振幅データを受け入
れるための端子２７ｃを省略した構成とすることができ
る。

【０１０４】本発明による伝送線路損失の補償手段を有
するドライバ回路またはドライバＩＣを用いた半導体試
験装置の一実施例を、図１４を用いて説明する。

【０１０５】本実施例の半導体試験装置３７は、図１４
に示すように、タイミング発生器２９と、パターン発生
器３０と、波形フォーマッタ３１と、ディジタルコンパ
レータ３２と、伝送線路損失の補償手段を有するドライ
バ回路８またはドライバＩＣ２７と、アナログコンパレ
ータ３３と、被試験素子３４を当該半導体試験装置３７
に電気的に接続するための伝送線９とを有する。

【０１０６】本実施例では、ドライバ回路８としては、
上述した実施例のいずれのドライバ回路（図１、図４、
図６、図８、図９、及び図１１参照）でも用いることが
できる。また、ドライバＩＣ２７としては、上記図１３
の実施例のドライバＩＣ２７を用いることができる。

【０１０７】なお、ドライバ回路８として、上記図４、
図８に示すドライバ回路を用いる場合には、そのドライ
バ回路８に含まれるデジタイジング装置１７として、ア
ナログコンパレータ３３を用いることができる。

【０１０８】本実施例では、タイミング発生器２９で作
成されたタイミング信号２９ａとパターン発生器３０で
作成されたテストパターン３０ａとが、波形フォーマッ
タ３１で合成され、その出力が、ドライバ回路８によっ
て試験波形８ａとして伝送線９を通して、被試験素子３
４へ与えられる。

【０１０９】この試験波形８ａの応答としての、被試験
素子３４からの出力信号３４ａは、アナログコンパレー
タ３３で電圧変換され、”０”、”１”のディジタル値
に変換される。このデジタル変換後の被試験素子３４か
らの応答信号は、ディジタルコンパレータ３２により、
パターン発生器３０で作成した良品素子の応答である期
待値３０ｂとの間で、タイミング信号２９ｂの示す時刻
に、比較試験が行なわれ、その良否等が判断される。

【０１１０】本実施例によれば、本発明によるドライバ
回路８またはドライバＩＣ２７を用いているため、試験
波形８ａを伝送線路９を通して被試験素子３４へ送る際
に、伝送線路９での損失を補償することが可能となる。

【０１１１】さらに、本実施例によれば、伝送線路９で
の損失を補償できるため、従来の半導体試験装置に比
べ、使用する伝送線路９の長さが同じであれば、より高
周波数の試験波形８ａを被試験素子３４に与えることが
可能となり、試験波形８ａのタイミング精度を向上させ
ることが可能となる。また、従来の半導体試験装置と同
じ試験周波数、同じタイミング速度を使用する場合であ
れば、伝送線路９の長さを長くすることが可能となり、
半導体試験装置の構成配置の自由度、あるいは操作にお
ける自由度を向上させることができる。

【０１１２】本発明による伝送線路損失の補償手段を有
するドライバ回路またはドライバＩＣを用い、伝送線路
を通してデータの送信を行う送信装置の一実施例を、図
１５を用いて説明する。

【０１１３】本実施例の送信装置３５は、例えば図１５
に示すように、伝送線路損失の補償手段を有するドライ
バ回路８またはドライバＩＣ２７を備え、例えば１００
ＭＨｚ以上の周波数のデータを５０ｃｍ以上の伝送線路
９を通して、受信装置３６に信号を伝達する。

【０１１４】本実施例において、送信装置３５、受信装
置３６とは、伝送線路９を通してデータ等の信号の送
信、受信を行なう装置を指し、より具体的には、伝送装
置、コンピュータおよびコンピュータ周辺機器、ネット
ワーク機器、計測器等から構成される装置を指す。

【０１１５】本実施例においては、伝送線路損失の補償
手段を有する、上述した実施例のいずれかのドライバ回
路８（図１、図４、図６、図８、図９、及び図１１参
照）を、ドライバ回路８として用いることができる。ま
た、ドライバＩＣとしては、上記図１０の実施例のドラ
イバＩＣ２７を用いることができる。

【０１１６】本実施例によれば、伝送線路９の損失を補
償することが可能となるため、従来の伝送装置、コンピ
ュータ、コンピュータ周辺機器、ネットワーク機器、計
測器等から構成される送信装置３５に比べ、伝送線路９
の長さが同じであれば、より高い周波数の信号波形８ａ
を受信装置３６に伝達することが可能となる。また、同
じ送信周波数であれば、伝送線路９の長さを長くするこ
とが可能となり、伝送装置、コンピュータ、コンピュー
タ周辺機器、ネットワーク機器、計測器等から構成され
る、送信装置３５、受信装置３６の構成、配置の自由度
を向上させることができる。

【０１１７】本実施例では、データの周波数を１００Ｍ
Ｈｚ以上、伝送線路９の長さを５０ｃｍ以上としたが、
これらの条件は単なる一例である。一般的に言って、こ
のような条件では、従来の装置構成において、伝送線路
での表皮効果による損失が顕著となり始めるが、本実施
例によれば、上述の各実施例でも述べたように、伝送線
路での損失を補償することが可能となる。

【０１１８】

【発明の効果】本発明によれば、任意の伝送線路におい
て、伝送線路での損失を補償をすることができると共
に、集積回路化に適しているドライバ回路及び伝送線路
の損失補償方法を提供することができる。

【０１１９】

【図面の簡単な説明】

【図１】本発明による伝送線路損失の補償手段を有する
ドライバ回路の一実施例の構成を示す回路図。

【図２】図２（ａ）：伝送線路の損失補償を行なわない
場合のドライバ回路からの出力波形１０を示す波形図。 図２（ｂ）：波形１０が伝送線路を通過した後の波形１
１を示す波形図。 図２（ｃ）：波形１０と波形１１との差に対応する方形
波を示す説明図。 図２（ｄ）：図１の実施例によるドライバ回路からの、
損失補償が行なわれた場合の出力波形１５を示す波形
図。 図２（ｅ）：波形１５が伝送線路を通過した後の波形１
６を示す波形図。

【図３】図３（ａ）：伝送線路の損失補償を行なわない
場合のドライバ回路からの出力波形１０を示す波形図。 図３（ｂ）：波形１０が伝送線路を通過した後の波形１
１を示す波形図。 図３（ｃ）：波形１０と波形１１との差に対応する方形
波を示す説明図。 図３（ｄ）：図１の実施例によるドライバ回路からの、
損失補償が行なわれた場合の出力波形１５を示す波形
図。 図３（ｅ）：波形１５が伝送線路を通過した後の波形１
６を示す波形図。

【図４】本発明による伝送線路損失の補償手段を有する
ドライバ回路の他の実施例を示す回路図。

【図５】図４の実施例における損失補償値測定処理手順
の一例を示すフローチャート。

【図６】本発明による伝送線路損失の補償手段を有する
ドライバ回路の他の実施例を示す回路図。

【図７】図７（ａ）：伝送線路の損失補償が行なわれな
い場合のドライバ回路からの出力波形１０を示す波形
図。 図７（ｂ）：波形１０が伝送線路を通過した後の波形１
１を示す波形図。 図７（ｃ）：波形１０と波形１１との差に対応する方形
波を示す説明図。 図７（ｄ）：図１の実施例によるドライバ回路からの、
損失補償が行なわれた場合の出力波形１５を示す波形
図。 図７（ｅ）：波形１５が伝送線路を通過した後の波形１
６を示す波形図。

【図８】本発明による伝送線路損失の補償手段を有する
ドライバ回路の他の実施例を示す回路図。

【図９】本発明による伝送線路損失の補償手段を有する
ドライバ回路の他の実施例を示す回路図。

【図１０】図９の実施例のドライバ回路の作用を説明す
るための波形図。

【図１１】本発明による伝送線路損失の補償手段を有す
るドライバ回路の他の実施例を示す回路図。

【図１２】図１１の実施例のドライバ回路の作用を説明
するための波形図。

【図１３】本発明による伝送線路損失の補償手段を有す
るドライバ回路を用いたドライバＩＣの一実施例を示す
回路図。

【図１４】本発明による伝送線路損失の補償手段を有す
るドライバ回路またはドライバＩＣを用いた半導体試験
装置の一実施例を示す回路図。

【図１５】本発明による伝送線路損失の補償手段を有す
るドライバ回路またはドライバＩＣを用いた、伝送線路
を通してデータの送信を行う、伝送装置、コンピュータ
およびコンピュータ周辺機器、ネットワーク機器、計測
器等から構成される送信装置の一実施例を示す回路図。

【符号の説明】

１…信号発生器 ２…レジスタ ３、４、５…方形波発生器 ６…加算器 ７…増幅回路 ８…ドライバ回路 ９…伝送線路 １０…損失補償を行わないときのドライバ出力端でのド
ライバの出力波形 １１…損失補償を行わないときの伝送線路端でのドライ
バの出力波形 １２、１３、１４…方形波 １５…損失補償を行ったときのドライバ出力端でのドラ
イバの出力波形 １６…損失補償を行ったときの伝送線路端でのドライバ
の出力波形 １７…デジタイジング装置 １８…演算装置 １９、２０…三角波発生器 ２１、２２…三角波 ２３、２４…可変遅延回路 ２５、２６…可変電流源 ２７…ドライバＩＣ ２８…シリアル・パラレル変換器 ２９…タイミング発生器 ３０…パターン発生器 ３１…波形フォーマッタ ３２…ディジタルコンパレータ ３３…アナログコンパレータ ３４…被試験素子 ３５…送信装置 ３６…受信装置

Claims (12)

【特許請求の範囲】
1. 【請求項１】伝送すべき信号を増幅して伝送線路へ出力
   するドライバ回路において、 所定の波形形状を備えるパルスのパルス幅と振幅とを記
   憶する記憶手段と、 前記記憶手段に記憶されているパルス幅と振幅とを持つ
   パルスを、前記伝送すべき信号の立ち上り時及び立ち下
   り時に発生する、１個以上のパルス発生手段と、 前記伝送すべき信号と、前記１個以上のパルス波発生器
   から出力されるパルスとを加算する加算手段と、 前記加算器の出力を増幅する増幅手段とを有することを
   特徴とするドライバ回路。
2. 【請求項２】伝送線路を通して伝送すべき信号を発生す
   る信号発生器と、 前記伝送すべき信号の波形のうち、前記伝送線路での損
   失により減衰する部分に対応して設定された、方形波パ
   ルスのパルス幅と振幅とを記憶するレジスタと、 前記レジスタに記憶されたパルス幅と振幅とを持つ方形
   波パルスを、前記信号発生器の出力波形の立上り時及び
   立下り時の少なくとも一方で発生する、１個以上の方形
   波発生器と、 前記信号発生器の出力波形と前記１個以上の方形波発生
   器の出力波形とを加算する加算器と、 前記加算器の出力を増幅して、前記伝送線路へ出力する
   増幅回路とを有することを特徴とするドライバ回路。
3. 【請求項３】請求項２において、 前記信号発生器の出力に前記方形波パルスを加えない状
   態で得られる前記増幅回路からの出力波形と、当該出力
   波形が前記伝送線路を通過した後の波形とを取得する波
   形取得手段と、 前記波形取得手段で得られた、前記伝送線路を通過前の
   波形と通過後の波形とを比較し、両波形の差が最小ある
   いは所定のしきい値以下となる、前記１個以上の方形波
   発生器で発生される各方形波パルスのパルス幅と振幅と
   を求め、前記求めたパルス幅及び振幅を前記レジスタに
   記憶させる演算回路とをさらに有することを特徴とする
   ドライバ回路。
4. 【請求項４】請求項２または３において、 前記１個以上の方形波発生器のそれぞれは、 ２つの入力の差分を増幅する差動増幅回路と、 前記レジスタに記憶されたパルス幅に関する情報に従
   い、前記差動増幅回路の１方の入力を遅延する遅延回路
   と、 前記レジスタに記憶された振幅に関する情報に従い、前
   記差動増幅回路の駆動電流の電流値を変化させる電流源
   回路とを有することを特徴とするドライバ回路。
5. 【請求項５】伝送線路を通して伝送すべき信号を発生す
   る信号発生器と、 前記伝送すべき信号の波形のうち、前記伝送線路での損
   失により減衰する部分に対応して設定された、三角波パ
   ルスのパルス幅と振幅とを記憶するレジスタと、 前記レジスタに記憶されたパルス幅と振幅とを持つ三角
   波パルスを、前記信号発生器の出力波形の立上り時及び
   立下り時の少なくとも一方で発生する、１個以上の三角
   波発生器と、 前記信号発生器の出力波形と前記１個以上の三角波発生
   器の出力波形とを加算する加算器と、 前記加算器の出力を増幅して、前記伝送線路へ出力する
   増幅回路とを有することを特徴とするドライバ回路。
6. 【請求項６】請求項５において、 前記信号発生器の出力に前記三角波パルスを加えない状
   態で得られる前記増幅回路からの出力波形と、当該出力
   波形が前記伝送線路を通過した後の波形とを取得する波
   形取得手段と、 前記波形取得手段で得られた、前記伝送線路を通過前の
   波形と通過後の波形とを比較し、両波形の差が最小ある
   いは所定のしきい値以下となる、前記１個以上の三角波
   発生器で発生される各三角波パルスのパルス幅と振幅と
   を求め、前記求めたパルス幅及び振幅を前記レジスタに
   記憶させる演算回路とをさらに有することを特徴とする
   ドライバ回路。
7. 【請求項７】請求項５または６において、 前記１個以上の三角波発生器のそれぞれは、 ２つの入力の差分を増幅する差動増幅回路と、 前記差動増幅回路の入力の少なくとも一方に接続した容
   量と、 前記レジスタに記憶された振幅に関する情報に従い、前
   記容量を充電するパルスの振幅を変化させるパルス発生
   回路と、 前記レジスタに記憶されたパルス幅に関する情報に従
   い、前記容量に充電された電荷を徐々に放出させるため
   の電流を変化させる電流源回路とを有することを特徴と
   するドライバ回路。
8. 【請求項８】請求項１〜７のいずれかに記載のドライバ
   回路を、１つの集積回路上に構成したことを特徴とする
   伝送線路補償手段を有するドライバＩＣ。
9. 【請求項９】タイミング発生器と、パターン発生器と、
   前記タイミング発生器で作成されたタイミング信号と前
   記パターン発生器で作成されたテストパターンとを合成
   する波形フォーマッタと、前記波形フォーマッタの信号
   を増幅するドライバと、前記ドライバから出力した試験
   波形を被試験素子へ与える伝送線路と、前記試験波形の
   応答としての前記被試験素子からの出力信号を前記伝送
   線路を通し入力して電圧比較するアナログコンパレータ
   と、前記アナログコンパレータの出力と前記パターン発
   生器で作成された期待値とを前記タイミング発生器から
   の信号の示す時刻に論理比較試験するデジタルコンパレ
   ータとからなる半導体試験装置において、 前記ドライバは、請求項１〜７のいずれかに記載のドラ
   イバ回路、あるいは請求項８記載のドライバＩＣである
   ことを特徴とする半導体試験装置。
10. 【請求項１０】伝送線路を通してデータの送信を行う送
    信手段を有する装置において、 前記送信手段は、請求項１〜７のいずれかに記載のドラ
    イバ回路、あるいは請求項８記載のドライバＩＣを有す
    ることを特徴とする送信手段を有する装置。
11. 【請求項１１】伝送線路を通して伝送する信号の波形の
    うちの前記伝送線路での損失により減衰する部分を補
    う、予め定めたパルス幅及び振幅を持つ１以上の方形波
    パルスを、前記伝送する信号波形の、高レベルから低レ
    ベルへ、及び、低レベルから高レベルへの切り替えと同
    じタイミングで、前記伝送する信号波形に加算すること
    を特徴とする伝送線路損失補償方法。
12. 【請求項１２】伝送線路を通して伝送する信号の波形の
    うちの前記伝送線路での損失により減衰する部分を補
    う、予め定めたパルス幅及び振幅を持つ１以上の三角波
    パルスを、前記伝送する信号波形の、高レベルから低レ
    ベルへ、及び、低レベルから高レベルへの切り替えと同
    じタイミングで、前記伝送する信号波形に加算すること
    を特徴とする伝送線路損失補償方法。