CN107064652A - 可校正的脉波产生装置及其校正方法 - Google Patents

可校正的脉波产生装置及其校正方法 Download PDF

Info

Publication number
CN107064652A
CN107064652A CN201610999041.5A CN201610999041A CN107064652A CN 107064652 A CN107064652 A CN 107064652A CN 201610999041 A CN201610999041 A CN 201610999041A CN 107064652 A CN107064652 A CN 107064652A
Authority
CN
China
Prior art keywords
pulse wave
test
correction amount
triggered time
test pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610999041.5A
Other languages
English (en)
Inventor
张正贤
朱庆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chroma ATE Inc
Original Assignee
Chroma ATE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chroma ATE Inc filed Critical Chroma ATE Inc
Publication of CN107064652A publication Critical patent/CN107064652A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明公开了一种可校正的脉波产生装置及其校正方法，可校正的脉波产生装置具有脉波产生器及延迟检测器。脉波产生器用以重复产生测试脉波。延迟检测器电性连接脉波产生器。于每次脉波产生器产生测试脉波时，延迟检测器检测测试脉波于多个检测时间点上的特征值，并依据每次检测到的特征值，计算补正量。延迟检测器输出补正量至脉波产生器，使脉波产生器依据补正量校正测试脉波。

Description

可校正的脉波产生装置及其校正方法
技术领域
本发明关于一种可校正的脉波产生装置及其校正方法，特别是一种用于产生半导体测试脉波的脉波产生装置及其校正方法。
背景技术
随着高科技产品的进步，半导体晶片的产量也跟着增加。为了因应产量的需求，半导体晶片厂商除了研究制程技术与制造流程外，半导体晶片在产出后的成品测试技术也为厂商所关注的一大重点。
在半导体测试中，为了各种测试需求，必须产生各种不同脉波周期和占空比(dutycycle)的测试脉波来对半导体进行测试。由于半导体测试所使用的测试脉波必须具有一定的精准度，而以往只通过设定而产生的测试脉波中，信号爬升(rising)和信号下降(falling)的时间常常不符合预设值，而造成测试脉波的脉波宽度无法符合预期。
发明内容
本发明在于提供一种可校正的脉波产生装置及其校正方法，藉以解决现有技术中测试脉波的脉波宽度无法符合预期的问题，进而提升测试脉波的精准度。
本发明所揭露的可校正的脉波产生装置，具有脉波产生器及延迟检测器。脉波产生器用以重复产生测试脉波。延迟检测器电性连接脉波产生器。于每次脉波产生器产生测试脉波时，延迟检测器检测测试脉波于多个检测时间点中每一个检测时间点上的特征值，并依据每次检测到的特征值，计算补正量。延迟检测器输出补正量至脉波产生器，使脉波产生器依据补正量校正测试脉波。
本发明所揭露的脉波产生装置的校正方法，具有重复产生测试脉波。于每次产生测试脉波时，检测测试脉波于多个检测时间点中每一个检测时间点上的特征值。依据每次检测到的特征值，计算补正量。依据补正量校正测试脉波。
根据上述本发明所揭露的可校正的脉波产生装置及其校正方法，藉由脉波产生器产生多次的测试脉波，使延迟检测器可以于每次脉波产生器产生测试脉波时，取得多个特征值，并据以判断测试脉波的波形，进而计算出校正测试脉波的补正量。脉波产生装置依据补正量校正测试脉波，之后再将校正后的测试脉波输出至待测物，供待测物进行测试。
以上的关于本揭露内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
附图说明
图1是根据本发明一实施例所绘示的脉波产生装置的功能方块图。
图2是根据本发明另一实施例所绘示的脉波产生装置的功能方块图。
图3是根据本发明另一实施例所绘示的于多个检测时间点检测测试脉波的特征值的示意图。
图4是根据本发明另一实施例所绘示的测试脉波、模拟脉波及校正后测试脉波的示意图。
图5是根据本发明一实施例所绘示的校正方法的步骤流程图。
图6是根据本发明另一实施例所绘示的校正方法的步骤流程图。
其中，附图标记：
10、20、30 脉波产生装置
11、21、31 脉波产生器
13、23、33 延迟检测器
35 开关
211 时序模块
212 图案模块
213 闩锁模块
214 处理模块
t1～t7、t1’～t6’ 检测时间点
T1～T4 触发时间点
ΔT1、ΔT3 补正量
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参照图1，图1是根据本发明一实施例所绘示的脉波产生装置的功能方块图。如图1所示，脉波产生装置10具有脉波产生器11及延迟检测器13。脉波产生器11用以重复产生测试脉波。延迟检测器13电性连接脉波产生器11。于每次脉波产生器11产生测试脉波时，延迟检测器13检测测试脉波于多个检测时间点中每一个检测时间点上的特征值，并依据每次检测到的特征值，计算补正量。延迟检测器13输出补正量至脉波产生器11，使脉波产生器11依据补正量校正测试脉波。
更详细来说，脉波产生器11依据基本时序ref_clock和图案指令集产生测试脉波，并且脉波产生器11在输出测试脉波至待测物之前，先重复输出测试脉波达到预设次数次，例如800次。延迟检测器13于每次脉波产生器11输出测试脉波时，检测测试脉波于多个检测时间点上的特征值，例如每次检测100个检测时间点上的特征值。换言之，延迟检测器13共检测到80000个特征值，延迟检测器13再依据80000个特征值，计算补正量。特征值例如为测试波形于一个检测时间点上的电压值、与低电平电压的差值或其他合适的特征值。补正量例如为波形的时间补正量、电压补正量或其他合适的补正量，容后详述。
于另一个实施例中，请参照图2，图2是根据本发明另一实施例所绘示的脉波产生装置的功能方块图。如图2所示，脉波产生器21具有时序模块211、图案模块212、闩锁模块213及处理模块214。时序模块211用以产生触发时间数据，触发时间数据定义多个触发时间点。图案模块212用以产生图案数据，图案数据定义每一个触发时间点的脉波波形。处理模块214电性连接时序模块211、图案模块212及闩锁模块213，用以接收时序模块211产生的触发时间数据和图案模块212产生的图案数据，以依据触发时间数据及图案数据，产生控制信号及重置信号至闩锁模块213。闩锁模块213依据控制信号及重置信号，产生测试脉波。
具体而言，时序模块211具有计数器，并通过计数基本时序ref_clock的周期来产生触发信号，将触发信号输出至处理模块214。处理模块214接收触发信号及图案模块212产生的图案数据，并于每个触发信号的触发时间点上，产生控制信号或重置信号至闩锁模块213，以控制闩锁模块213产生测试脉波。闩锁模块213例如S-R闩锁器(S-R latch)或其他合适的闩锁器，闩锁模块213具有一个设置输入端和一个重置输入端。设置输入端用以接收控制信号，重置输入端用以接收重置信号。于一个实施例中，当设置输入端接收到控制信号时，闩锁模块213输出的测试脉波拉升到高电平电压。当重置输入端接收到重置信号时，闩锁模块213输的测试脉波下拉到低电平电压。
虽然时序模块211的触发时间数据和图案模块212的图案数据定义测试脉波的预设波形，然而，闩锁模块213输出的测试脉波在正缘触发时，实际上无法快速地拉升到高电平电压，在负缘触发时，亦无法快速地下拉到低电平电压，亦即实际输出的测试脉波和预设测试脉波具有时间延迟。从波形的电压值来看，预设测试脉波在触发时间点T1时应该要达到高电平电压，例如为1V，但实际输出的测试脉波在触发时间点T1时才开始触发提升电压电平，直到触发时间点T1+ΔT时才达到高电平电压1V，因此造成测试脉波正电平的宽度与预设宽度不同，进而影响脉冲宽度调变的准确度。
因此，脉波产生器21在校正期间，则重复地输出测试脉波达到预设次数次，而延迟检测器23在校正期间，于每次脉波产生器21输出测试脉波时，检测测试脉波于多个检测时间点上的特征值，以下以图3和图4为例方便说明。
请一并参照图2至图4，图3是根据本发明另一实施例所绘示的于多个检测时间点检测测试脉波的特征值的示意图，图4是根据本发明另一实施例所绘示的测试脉波、模拟脉波及校正后测试脉波的示意图，如图所示，于校正期间，脉波产生器21产生其中一次测试脉波时，延迟检测器23分别在检测时间点t1～t7检测测试脉波的电压值，接着再于下一次脉波产生器21产生另一次测试脉波时，延迟检测器23分别在检测时间点t1’～t6’检测测试脉波的电压值。延迟检测器23依据检测时间点t1～t7和检测时间点t1’～t6’检测到的电压值，产生模拟脉波，如图4所示。
接着，延迟检测器23接收时序模块211产生的触发时间数据和图案模块212产生的图案数据，依据触发时间数据和图案数据，判断预设测试脉波。更详细来说，触发时间数据定义触发时间点T1～T4，图案数据定义触发时间点T1和触发时间点T3为正缘触发的时间点，触发时间点T2和触发时间点T4为负缘触发的时间点。延迟检测器23依据触发时间数据和图案数据，判断的预设测试脉波如图4所示。
延迟检测器13比较图4中的模拟脉波和预设测试脉波，判断模拟脉波的第一个正缘触发到达高电压电平的延迟时间ΔT1，模拟脉波的第二个正缘触发到达高电压电平的延迟时间ΔT3。延迟检测器23将延迟时间ΔT1作为触发时间点T1的补正量，将延迟时间ΔT3作为触发时间点T3的补正量。延迟检测器23输出延迟时间ΔT1和延迟时间ΔT3至处理模块214。处理模块214依据延迟时间ΔT1和延迟时间ΔT3调整触发时间数据，例如将触发时间点T1往前提早延迟时间ΔT1，触发时间点T3往前提早延迟时间ΔT3。
之后，在半导体测试期间，脉波产生器21依据调整后的触发时间数据和图案数据产生控制信号及重置信号，亦即在触发时间点T1－ΔT1和触发时间点T3－ΔT3时，使测试信号的正缘触发，以产生校正后的测试信号给半导体自动测试设备或其他合适的测试设备，使半导体自动测试设备或其他合适的测试设备依据校正后的测试信号对半导体进行测试。
于前述实施例中，为了方便说明以调整正缘触发的时间点为例，于其他实施例中亦可单独调整负缘触发的时间点，抑或是一并调整正缘触发和负缘触发的时间点以校正测试信号。此外，于图3所示的实施例中以输出两次测试脉波为例，但并非用以限制校正期间中，脉波产生器产生测试脉波的次数。并且，本实施例亦不限制延迟检测器23检测每个测试脉波的检测次数。
为了更清楚地说明脉波产生装置的校正方法，请一并参照图1与图5，图5是根据本发明一实施例所绘示的校正方法的步骤流程图。如图所示，于步骤S301中，脉波产生器11重复产生测试脉波。于步骤S303中，在脉波产生器11每次产生测试脉波时，延迟检测器13检测测试脉波于多个检测时间点中每一个检测时间点上的特征值。于步骤S305中，延迟检测器13依据每次检测到的特征值，计算补正量，并将计算得到的补正量输出至脉波产生器11。于步骤S307中，脉波产生器11依据补正量校正并输出测试脉波，以进行半导体测试。本实施例所述的校正方法实际上均已经揭露在前述记载的实施例中，本实施例在此不重复说明。
于另一个实施例中，请一并参照图2与图6，图6是根据本发明另一实施例所绘示的校正方法的步骤流程图。如图所示，于步骤S401中，时序模块211定义多个触发时间点。于步骤S403中，图案模块212定义图案数据，图案数据关联于每一个触发时间点的脉波波形。于步骤S405中，处理模块214依据触发时间点及图案数据，产生控制信号及重置信号。于步骤S407中，闩锁模块213依据控制信号及重置信号，产生测试脉波。于步骤S409中，脉波产生器21重复产生测试脉波。步骤S411中，延迟检测器23于每次脉波产生器21产生测试脉波时，检测测试脉波于多个检测时间点的特征值。于步骤S413中，延迟检测器23依据每次检测到的特征值，产生模拟脉波。于步骤S415中，延迟检测器23比较模拟脉波与测试脉波，计算补正量，并将补正量输出至处理模块214。于步骤4517中，处理模块214依据补正量调整触发时间点。于步骤S419中，处理模块214依据调整后的触发时间点和图案数据产生控制信号及重置信号。于步骤S421中，闩锁模块213依据控制信号及重置信号，产生校正后的测试脉波。本实施例所述的校正方法实际上均已经揭露在前述记载的实施例中，本实施例在此不重复说明。
综合以上所述，本发明实施例提供一种可校正的脉波产生装置及其校正方法，藉由在脉波产生装置输出测试脉波至半导体自动测试设备或其他合适的测试设备之前，先检测输出的测试脉波，并对测试脉波进行校正，以避免即时测量即时回馈控制的方式，可能会造成一开始输出的测试脉波不精确的问题。此外，本发明实施例让脉波产生器在一段足够长的校正期间内，输出多次测试脉波，使延迟检测器可以分别地于每次脉波产生器输出测试脉波时，在不尽相同的检测时间点上对测试脉波进行检测，进而降低延迟检测器的检测频率，亦即降低延迟检测器的效能规格，使得脉波产生装置的成本可以更为减少。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种可校正的脉波产生装置，其特征在于，包括：
一脉波产生器，用以重复产生一测试脉波；以及
一延迟检测器，电性连接该脉波产生器，于每次该脉波产生器产生该测试脉波时，该延迟检测器检测该测试脉波于多个检测时间点中每一该检测时间点上的一特征值，并依据每次检测到的该些特征值，产生一模拟脉波，该延迟检测器比较该模拟脉波与一预设测试脉波，判断一补正量，并输出该补正量至该脉波产生器，使该脉波产生器依据该补正量校正该测试脉波。
2.根据权利要求1所述的可校正的脉波产生装置，其特征在于，该脉波产生器包括：
一时序模块，用以产生一触发时间数据，该触发时间数据定义多个触发时间点；
一图案模块，用以产生一图案数据，该图案数据定义每一该触发时间点的脉波波形；
一闩锁模块，依据一控制信号及一重置信号，产生该测试脉波；以及
一处理模块，电性连接该时序模块、该图案模块及该闩锁模块，用以依据该触发时间数据及该图案数据，产生该控制信号及该重置信号。
3.根据权利要求2所述的可校正的脉波产生装置，其特征在于，该处理模块更电性连接该延迟检测器，该处理模块依据该补正量调整该触发时间数据的该些触发时间点，并依据调整后的该触发时间数据和该图案数据产生该控制信号及该重置信号。
4.根据权利要求1所述的可校正的脉波产生装置，其特征在于，该补正量关联于该模拟脉波与该预设测试脉波之间的一延迟时间，该脉波产生器依据该延迟时间校正该测试脉波。
5.一种脉波产生装置的校正方法，其特征在于，包括：
重复产生一测试脉波；
于每次产生该测试脉波时，检测该测试脉波于多个检测时间点中每一该检测时间点上的一特征值；
依据每次检测到的该些特征值，产生一模拟脉波；
比较该模拟脉波与一预设测试脉波，计算一补正量；以及
依据该补正量校正该测试脉波。
6.根据权利要求5所述的脉波产生装置的校正方法，其特征在于，更包括：
定义多个触发时间点；
定义一图案数据，该图案数据关联于每一该触发时间点的脉波波形；
依据该些触发时间点及该每一该触发时间点的脉波波形，产生一控制信号及一重置信号；以及
依据该控制信号及该重置信号，产生该测试脉波。
7.根据权利要求6所述的脉波产生装置的校正方法，其特征在于，更包括依据该补正量调整该些触发时间点，并依据调整后的该些触发时间点和该图案数据产生该控制信号及该重置信号。
8.根据权利要求5所述的脉波产生装置的校正方法，其特征在于，该补正量关联于该模拟脉波与该预设测试脉波之间的一延迟时间，于依据该补正量校正该测试脉波的步骤中，包括依据该延迟时间校正该测试脉波。
CN201610999041.5A 2015-12-09 2016-11-14 可校正的脉波产生装置及其校正方法 Pending CN107064652A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104141400 2015-12-09
TW104141400A TWI562541B (en) 2015-12-09 2015-12-09 Wave form generating apparatus capable of calibration and calibrating method thereof

Publications (1)

Publication Number Publication Date
CN107064652A true CN107064652A (zh) 2017-08-18

Family

ID=58227362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610999041.5A Pending CN107064652A (zh) 2015-12-09 2016-11-14 可校正的脉波产生装置及其校正方法

Country Status (4)

Country Link
US (1) US20170168100A1 (zh)
JP (1) JP6275236B2 (zh)
CN (1) CN107064652A (zh)
TW (1) TWI562541B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019056192A1 (zh) * 2017-09-19 2019-03-28 深圳市汇顶科技股份有限公司 上电复位时间的测量方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242151A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 伝送線路損失の補償手段を有するドライバ回路
WO2003040738A1 (fr) * 2001-11-08 2003-05-15 Advantest Corporation Generateur de synchronisation et appareil d'essai
US20050225349A1 (en) * 2001-11-20 2005-10-13 Shoji Kojima Semiconductor tester
CN1846141A (zh) * 2003-09-09 2006-10-11 株式会社爱德万测试 校准比较器电路
CN1938788A (zh) * 2004-04-05 2007-03-28 爱德万测试株式会社 测试装置、相位调整方法及存储器控制器
TW200718022A (en) * 2005-10-26 2007-05-01 Novatek Microelectronics Corp Offsetcontrollable spread spectrum clock generator apparatus
CN103516359A (zh) * 2012-06-27 2014-01-15 爱思开海力士有限公司 时钟发生电路和包括时钟发生电路的半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295359A (en) * 1980-03-17 1981-10-20 Honeywell Information Systems Inc. Calibration apparatus for CML circuit test unit
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JPH10239397A (ja) * 1997-02-27 1998-09-11 Ando Electric Co Ltd Ｉｃ試験装置
US6060898A (en) * 1997-09-30 2000-05-09 Credence Systems Corporation Format sensitive timing calibration for an integrated circuit tester
JP4118463B2 (ja) * 1999-07-23 2008-07-16 株式会社アドバンテスト タイミング保持機能を搭載したｉｃ試験装置
WO2001092899A1 (fr) * 2000-05-29 2001-12-06 Advantest Corporation Numeriseur d'echantillonnage, procede de numerisation d'echantillonnage, et dispositif de test pour circuit integre semi-conducteur avec un numeriseur d'echantillonnage.
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
JP2002074988A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体装置および半導体装置のテスト方法
JP2010054279A (ja) * 2008-08-27 2010-03-11 Yokogawa Electric Corp 半導体試験装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08242151A (ja) * 1995-03-03 1996-09-17 Hitachi Ltd 伝送線路損失の補償手段を有するドライバ回路
WO2003040738A1 (fr) * 2001-11-08 2003-05-15 Advantest Corporation Generateur de synchronisation et appareil d'essai
US20050225349A1 (en) * 2001-11-20 2005-10-13 Shoji Kojima Semiconductor tester
CN1846141A (zh) * 2003-09-09 2006-10-11 株式会社爱德万测试 校准比较器电路
CN1938788A (zh) * 2004-04-05 2007-03-28 爱德万测试株式会社 测试装置、相位调整方法及存储器控制器
TW200718022A (en) * 2005-10-26 2007-05-01 Novatek Microelectronics Corp Offsetcontrollable spread spectrum clock generator apparatus
CN103516359A (zh) * 2012-06-27 2014-01-15 爱思开海力士有限公司 时钟发生电路和包括时钟发生电路的半导体装置

Also Published As

Publication number Publication date
TW201722075A (zh) 2017-06-16
JP2017122718A (ja) 2017-07-13
JP6275236B2 (ja) 2018-02-07
TWI562541B (en) 2016-12-11
US20170168100A1 (en) 2017-06-15

Similar Documents

Publication Publication Date Title
US9136093B2 (en) Synchronization of RF pulsing with RF metrology, processing, and control
CN102749604B (zh) 测试设备自动校准仪、校准系统及校准方法
CN103616814A (zh) 一种基于fpga的同步采样时钟闭环校正方法和系统
CN104198977B (zh) 一种基于平均功率误差的模拟输入合并单元准确度检测方法
CN102375106A (zh) 一种电子式互感器谐波影响测试装置
CN107064652A (zh) 可校正的脉波产生装置及其校正方法
CN102109875A (zh) 具有脉冲信号产生功能的信号发生器和脉冲信号产生方法
RU2014153145A (ru) Проверка тока контура управления процессом
CN104536282A (zh) 时间数字转换器、时间测量装置及其测量方法
CN102749509B (zh) 信号采样测试方法
CN102507993A (zh) 一种具有初始相位自动校准功能的猝发信号发生器
CN114326925A (zh) 一种信号同步输出方法、装置、设备及介质
CN113884770B (zh) 一种用于测试逆变器阻抗的方法及系统
CN103513103A (zh) 物理量测量设备和物理量测量方法
CN107239052A (zh) 一种基于fpga实现的触发电平自动校准方法
CN104375027A (zh) 低功耗电子设备和低功耗pos终端的测试方法及装置
TWI504913B (zh) 誤差補償方法與應用此方法的自動測試設備
CN107885692A (zh) 一种多路串行数据自适应采样的方法、装置及电子设备
CN106199160A (zh) 电网电压过零点检测方法及检测装置
ATE322696T1 (de) Verfahren zur zuordnung eines pulsverlaufes zu einem von einer mehrzahl von pulstypen verschiedener abklingzeit und vorrichtung zu dessen durchfuehrung
CN104764914A (zh) 误差补偿方法与应用此方法的自动测试设备
CN103023488A (zh) 频率校正方法及系统
CN106597062B (zh) 集成电路器件电源上电过程中的电流测试系统及方法
CN106250280B (zh) 一种时钟信号测试方法和装置
Rothstein et al. Combined-Hardware-in-the-Loop system and its test-bench verification

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818