JP6275236B2 - パルス発生装置及びパルス発生装置の較正方法 - Google Patents
パルス発生装置及びパルス発生装置の較正方法 Download PDFInfo
- Publication number
- JP6275236B2 JP6275236B2 JP2016238655A JP2016238655A JP6275236B2 JP 6275236 B2 JP6275236 B2 JP 6275236B2 JP 2016238655 A JP2016238655 A JP 2016238655A JP 2016238655 A JP2016238655 A JP 2016238655A JP 6275236 B2 JP6275236 B2 JP 6275236B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- inspection
- pulse generator
- trigger
- calibration value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Description
Claims (8)
- 検査パルスを繰り返し発生するように構成されたパルス発生器、及び前記パルス発生器と電気的に接続された遅延検出器とを含み、
前記遅延検出器は、前記検査パルスを発生するときの検出時点の一群の各検出時点で前記検査パルスの特徴値を検出し、前記検出された特徴値に従ってシミュレーションパルスを生成し、
前記遅延検出器は、較正値を決定するため、前記シミュレーションパルスと所定の検査パルスとを比較し、前記較正値に従って前記パルス発生器が前記検査パルスを調整するように、前記較正値を前記パルス発生器に出力する、
ことを特徴とするパルス発生装置。 - 前記パルス発生器は、
複数のトリガ時点を定義するトリガ時間データを生成するように構成されたタイミングモジュール、
各トリガ時点の検査パルスの波形を規定するパターンデータを生成するパターンモジュール、
制御信号及びリセット信号に従って検査パルスを生成するように構成されたラッチモジュール、及び、
前記タイミングモジュール、前記パターンモジュール、及び前記ラッチモジュールに電気的に接続され、前記トリガ時間データ及び前記パターンデータに従って、前記制御信号及び前記リセット信号を生成するように構成されたプロセッサを、さらに含むことを特徴とする請求項1に記載のパルス発生装置。 - 前記プロセッサは、さらに、前記遅延検出器と電気的に接続され、
前記プロセッサは、前記較正値に従って前記トリガ時間データの前記トリガ時点を調節し、前記調整されたトリガ時間データ及びパターンデータに従って、前記制御信号及び前記リセット信号を生成する、ことを特徴とする請求項2に記載のパルス発生装置。 - 前記較正値は、前記シミュレーションパルスと前記所定の検査パルスとの間の遅延時間に関連し、
前記パルス発生器は、前記遅延時間に従って前記検査パルスを調整する、ことを特徴とする請求項1に記載のパルス発生装置。 - パルス発生器によって検査パルスを繰り返し生成するステップ、
前記パルス発生器が前記検査パルスを発生するときの検出時点の一群の各検出時点で前記検査パルスの特徴値を検出するステップ、
前記検出された特徴値に従ってシミュレーションパルスを生成するステップ、
較正値を決定するために、前記シミュレーションパルスと所定の検査パルスとを比較するステップ、及び
前記較正値に従って前記検査パルスを調整する、ことを特徴とするパルス発生装置の較正方法。 - 複数のトリガ時点を定義するステップ、
前記複数のトリガ時点の検査パルスの波形に関連するパターンデータを定義するステップ、
前記複数のトリガ時点及び前記複数のトリガ時点の検査パルスの波形に従って制御信号及びリセット信号を生成するステップ、及び、
前記制御信号及び前記リセット信号に従って前記検査パルスを生成するステップを、さらに含むことを特徴とする請求項5に記載のパルス発生装置の較正方法。 - 前記較正値に従って前記複数のトリガ時点を調整し、
前記調整された複数のトリガ時点及び前記パターンデータに従って前記制御信号及び前記リセット信号を生成することを、
さらに含むことを特徴とする請求項6に記載のパルス発生装置の較正方法。 - 前記較正値は、前記シミュレーションパルスと前記所定の検査パルスとの間の遅延時間に関連し、
前記較正値に従って前記検査パルスを調整するステップは、前記遅延時間に従って検査パルスを調整することを、
さらに含むことを特徴とする請求項5に記載のパルス発生装置の較正方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104141400A TWI562541B (en) | 2015-12-09 | 2015-12-09 | Wave form generating apparatus capable of calibration and calibrating method thereof |
TW104141400 | 2015-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017122718A JP2017122718A (ja) | 2017-07-13 |
JP6275236B2 true JP6275236B2 (ja) | 2018-02-07 |
Family
ID=58227362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016238655A Active JP6275236B2 (ja) | 2015-12-09 | 2016-12-08 | パルス発生装置及びパルス発生装置の較正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170168100A1 (ja) |
JP (1) | JP6275236B2 (ja) |
CN (1) | CN107064652A (ja) |
TW (1) | TWI562541B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3480608B1 (en) * | 2017-09-19 | 2021-01-13 | Shenzhen Goodix Technology Co., Ltd. | Method and system for measuring power-on reset time |
CN115208496A (zh) * | 2022-05-24 | 2022-10-18 | 中国电子科技集团公司第二十研究所 | 一种信道模拟器的快速自动校准方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4295359A (en) * | 1980-03-17 | 1981-10-20 | Honeywell Information Systems Inc. | Calibration apparatus for CML circuit test unit |
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
JP3509258B2 (ja) * | 1995-03-03 | 2004-03-22 | 株式会社日立製作所 | 伝送線路損失の補償手段を有するドライバ回路 |
JPH10239397A (ja) * | 1997-02-27 | 1998-09-11 | Ando Electric Co Ltd | Ic試験装置 |
US6060898A (en) * | 1997-09-30 | 2000-05-09 | Credence Systems Corporation | Format sensitive timing calibration for an integrated circuit tester |
JP4118463B2 (ja) * | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したic試験装置 |
US6751566B2 (en) * | 2000-05-29 | 2004-06-15 | Advantest Corporation | Sampling digitizer, method for sampling digitizing, and semiconductor integrated circuit test device with sampling digitizer |
JP2002040108A (ja) * | 2000-07-27 | 2002-02-06 | Advantest Corp | 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置 |
JP2002074988A (ja) * | 2000-08-28 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置および半導体装置のテスト方法 |
JP4279489B2 (ja) * | 2001-11-08 | 2009-06-17 | 株式会社アドバンテスト | タイミング発生器、及び試験装置 |
WO2003044550A1 (fr) * | 2001-11-20 | 2003-05-30 | Advantest Corporation | Testeur de semi-conducteur |
JP4313799B2 (ja) * | 2003-09-09 | 2009-08-12 | 株式会社アドバンテスト | キャリブレーション用比較回路 |
JP4451189B2 (ja) * | 2004-04-05 | 2010-04-14 | 株式会社アドバンテスト | 試験装置、位相調整方法、及びメモリコントローラ |
TWI287913B (en) * | 2005-10-26 | 2007-10-01 | Novatek Microelectronics Corp | Offset controllable spread spectrum clock generator apparatus |
JP2010054279A (ja) * | 2008-08-27 | 2010-03-11 | Yokogawa Electric Corp | 半導体試験装置 |
KR101994243B1 (ko) * | 2012-06-27 | 2019-06-28 | 에스케이하이닉스 주식회사 | 클럭 생성 회로 및 이를 포함하는 반도체 장치 |
-
2015
- 2015-12-09 TW TW104141400A patent/TWI562541B/zh active
-
2016
- 2016-11-14 CN CN201610999041.5A patent/CN107064652A/zh active Pending
- 2016-12-08 JP JP2016238655A patent/JP6275236B2/ja active Active
- 2016-12-08 US US15/373,311 patent/US20170168100A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN107064652A (zh) | 2017-08-18 |
TWI562541B (en) | 2016-12-11 |
JP2017122718A (ja) | 2017-07-13 |
US20170168100A1 (en) | 2017-06-15 |
TW201722075A (zh) | 2017-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9136093B2 (en) | Synchronization of RF pulsing with RF metrology, processing, and control | |
TWI264760B (en) | Calibration circuit of a semiconductor memory device and method of operating the same | |
US8278961B2 (en) | Test apparatus and test method | |
JP2005292134A (ja) | 差動信号測定をともなう試験システム | |
JP6275236B2 (ja) | パルス発生装置及びパルス発生装置の較正方法 | |
WO2014123802A2 (en) | Systems and methods for providing duty cycle correction | |
JP2008519286A (ja) | 電子回路内の可変遅延を制御するための方法及び装置 | |
US7782064B2 (en) | Test apparatus and test module | |
CN106950486B (zh) | 自动测试设备的群组化时间测量模块及其方法 | |
KR101348425B1 (ko) | 자동 테스트 장비의 타이밍 보정 장치 | |
US9625520B2 (en) | Latch-up test device and method for testing wafer under test | |
US7999577B2 (en) | Apparatus and method for detecting a changing point of measured signal | |
TWI504913B (zh) | 誤差補償方法與應用此方法的自動測試設備 | |
CN109216146B (zh) | 基板处理装置、存储介质和基板处理方法 | |
KR101323372B1 (ko) | 신호 발생 장치 및 이를 이용한 자동 테스트 장치 | |
JP2019039768A (ja) | 試験装置、試験装置の制御方法、及び、電子装置の製造方法 | |
US20140114593A1 (en) | Apparatus and method for calculating electrical charge quantity or electrical discharge quantity for battery unit according to calibration parameter used for adjusting time interval of electrical charge/discharge calculation, and method for calibrating integral time interval | |
KR101406834B1 (ko) | 스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법 | |
JP2008294782A (ja) | 可変遅延回路および半導体テスト装置 | |
US20160131710A1 (en) | Test system for semiconductor apparatus and test method using the same | |
TWI544221B (zh) | 閂鎖測試裝置與方法 | |
JP2011153971A (ja) | 半導体装置及びパルス幅検出方法 | |
US20060036387A1 (en) | Improving Edge Placement Accuracy of Signals Generated by Test Equipment | |
KR20240102396A (ko) | 타임 딜레이 보상 방법 및 장치 | |
JP2002156414A (ja) | タイミング校正機能を具備した半導体デバイス試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6275236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |