JPH01314358A - キャッシュメモリ付きデータ処理装置 - Google Patents
キャッシュメモリ付きデータ処理装置Info
- Publication number
- JPH01314358A JPH01314358A JP63147227A JP14722788A JPH01314358A JP H01314358 A JPH01314358 A JP H01314358A JP 63147227 A JP63147227 A JP 63147227A JP 14722788 A JP14722788 A JP 14722788A JP H01314358 A JPH01314358 A JP H01314358A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- host processor
- instruction
- memory
- block size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009434 installation Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 101150027973 hira gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はキャッシュメモリ付きデータ処理装置に関し、
特にキャッシュプロワクサイズの切替えるキャッシュメ
モリ付きデータ処理装置に関する。
特にキャッシュプロワクサイズの切替えるキャッシュメ
モリ付きデータ処理装置に関する。
従来、この種のデータ処理装置は、キャッジ−組込み命
令に伴うホストプロセッサから転送されるデータとして
、データ処理装置サブシステム配下のデバイスのキャッ
シュ使用モード（シーケンシャルモード等）のみを受取
り、そのキャッシュ使用モードに従って、各デバイスに
対する読出し／書込み命令を処理することになっていた
。
令に伴うホストプロセッサから転送されるデータとして
、データ処理装置サブシステム配下のデバイスのキャッ
シュ使用モード（シーケンシャルモード等）のみを受取
り、そのキャッシュ使用モードに従って、各デバイスに
対する読出し／書込み命令を処理することになっていた
。
上述した従来のキャッシュ付きデータ処理装置では、キ
ャッシュ使用モードのみがホストフロセッサから指定可
能であり、キャツシュヒツト率を向上させる為の手段が
限定されていた。
ャッシュ使用モードのみがホストフロセッサから指定可
能であり、キャツシュヒツト率を向上させる為の手段が
限定されていた。
本発明のキャッシュメモリ付きデータ処理装置はホスト
プロセッサと、複数のファイルを記憶するメモリユニ、
トと、前記ホストプロセッサから与゛見られたファイル
を記憶するキャッシュメモリと、前記ホストプロセッサ
と前記メモリユニットと前記キャッシュメモリとの間の
データ転送制御を行うマイクロプロセッサと、このマイ
クロプロセッサの制御により、キャッシュメモリ上のフ
ァイル情報の管理を行うディレクトリメモリとを備えた
データ処理装置において、前記ホストプロセッサから送
られてくるキャッジュ組込み命令を解読する命令解読手
段と、この命令解読手段からの指令により、前記キャッ
シュ組込み命令に伴って、前記ホストプロセッサから転
送されるキヤ、シーブロックサイズを貯蔵するキャッシ
ュプロ、クサイズ貯蔵手段とを有することを特徴とする
。
プロセッサと、複数のファイルを記憶するメモリユニ、
トと、前記ホストプロセッサから与゛見られたファイル
を記憶するキャッシュメモリと、前記ホストプロセッサ
と前記メモリユニットと前記キャッシュメモリとの間の
データ転送制御を行うマイクロプロセッサと、このマイ
クロプロセッサの制御により、キャッシュメモリ上のフ
ァイル情報の管理を行うディレクトリメモリとを備えた
データ処理装置において、前記ホストプロセッサから送
られてくるキャッジュ組込み命令を解読する命令解読手
段と、この命令解読手段からの指令により、前記キャッ
シュ組込み命令に伴って、前記ホストプロセッサから転
送されるキヤ、シーブロックサイズを貯蔵するキャッシ
ュプロ、クサイズ貯蔵手段とを有することを特徴とする
。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック構成図である
。第１図において、本実施例のキャッシュメモリ付きデ
ータ処理装置２０はホストプロセッサ１０と複数のファ
イルを記憶するメモリユニット３０と、このホストプロ
セッサ１０から与えられたファイルを記憶するキャッシ
ュメモリ２３と、ホストプロセッサ１０とメモリユニッ
ト３０とキャッシュメモリ２０との間のテータ転送制御
ヲ行つマイクロプロセッサ２１と、このマイクロプロセ
ッサ２１の制御により、キャッシュメモリ２３上のファ
イル情報の管理を行うディレクトリメモリ２２とを備え
たデータ処理装置で、マイクロプロセッサ２１の制御の
もとに、ホストプロセッサ１０から送られてくるメモリ
ユニット３０との間の入出力要求のキャッジ−ヒツト／
キャッジｚ＜ス状態を検査するヒツト／ハス検査手段２
４と、入出力要求に先だってホストプロセッサ１０から
送られてくるキャッシュ組込み命令を解読する命令解読
手段２５と、この命令解読手段２５からの指令によシ、
キャッシュ組込み命令に伴って、ホストプロセッサ１０
から転送されるデバイスのキャッシュ使用モードを貯蔵
するキャッジ−モード貯蔵手段２７と、命令解読手段２
５からの指令によシ、キャッジュ組込み命令に伴って、
ホストプロセッサ１０から転送されるキャッシュブロッ
クサイズを貯蔵するキャッシュブロックサイズ貯蔵手段
２６とを備えている。
。第１図において、本実施例のキャッシュメモリ付きデ
ータ処理装置２０はホストプロセッサ１０と複数のファ
イルを記憶するメモリユニット３０と、このホストプロ
セッサ１０から与えられたファイルを記憶するキャッシ
ュメモリ２３と、ホストプロセッサ１０とメモリユニッ
ト３０とキャッシュメモリ２０との間のテータ転送制御
ヲ行つマイクロプロセッサ２１と、このマイクロプロセ
ッサ２１の制御により、キャッシュメモリ２３上のファ
イル情報の管理を行うディレクトリメモリ２２とを備え
たデータ処理装置で、マイクロプロセッサ２１の制御の
もとに、ホストプロセッサ１０から送られてくるメモリ
ユニット３０との間の入出力要求のキャッジ−ヒツト／
キャッジｚ＜ス状態を検査するヒツト／ハス検査手段２
４と、入出力要求に先だってホストプロセッサ１０から
送られてくるキャッシュ組込み命令を解読する命令解読
手段２５と、この命令解読手段２５からの指令によシ、
キャッシュ組込み命令に伴って、ホストプロセッサ１０
から転送されるデバイスのキャッシュ使用モードを貯蔵
するキャッジ−モード貯蔵手段２７と、命令解読手段２
５からの指令によシ、キャッジュ組込み命令に伴って、
ホストプロセッサ１０から転送されるキャッシュブロッ
クサイズを貯蔵するキャッシュブロックサイズ貯蔵手段
２６とを備えている。
すなわち、本発明の特徴は、ホストプロセッサ１０から
送られてくるキャッジュ組込み命令を解読する命令解読
手段２５と、この命令解読手段２５からの指令によシ、
キャッシュ組込み命令に伴って、ホストプロセッサ１０
から転送されるキャッシュブロックサイズを貯蔵するキ
ャッシュプロ。
送られてくるキャッジュ組込み命令を解読する命令解読
手段２５と、この命令解読手段２５からの指令によシ、
キャッシュ組込み命令に伴って、ホストプロセッサ１０
から転送されるキャッシュブロックサイズを貯蔵するキ
ャッシュプロ。
クサイズ貯蔵手段２６とを備えていることである。
次に、本実施例の動作について第２図（ａ） 、 （ｂ
）に示した処理フローに従って説明する。
）に示した処理フローに従って説明する。
まず、マイクロプロセッサ２１がホストプロセッサ１０
から命令を受取ると、その命令がキャッジ−組込み命令
（４０）であるかチエツクし、キャッジュ組込み命令で
ある場合には、キャッシュブロックサイズ貯蔵手段から
、キャッシュ組込み命令に伴って送られてきたキャッシ
ュブロックサイズを読込み（４１）、そのキャッシュブ
ロックサイズから全キャッジ−ブロック数を計算（４２
）し、その値にもとづいてディレクトリテーブルの初期
設定（４３）を行い、命令の実行を終了（９０）する。
から命令を受取ると、その命令がキャッジ−組込み命令
（４０）であるかチエツクし、キャッジュ組込み命令で
ある場合には、キャッシュブロックサイズ貯蔵手段から
、キャッシュ組込み命令に伴って送られてきたキャッシ
ュブロックサイズを読込み（４１）、そのキャッシュブ
ロックサイズから全キャッジ−ブロック数を計算（４２
）し、その値にもとづいてディレクトリテーブルの初期
設定（４３）を行い、命令の実行を終了（９０）する。
また受取った命令がリード又はライト命令（４５）であ
るかをチエツクし、リード又はライト命令でない場合に
は、その命令の処理（４７）を行い、命令の実行を終了
（９０）する。リード又はライト命令である場合には、
キャッシュ使用のリフニス）（４６）であるかチエツク
し、キャッシュ使用のリクエストである場合にはディレ
クトリのスキャン（５０）を実施し、リクエストされた
ファイルがヒツトブロック（５１）であるかチエツクす
る。
るかをチエツクし、リード又はライト命令でない場合に
は、その命令の処理（４７）を行い、命令の実行を終了
（９０）する。リード又はライト命令である場合には、
キャッシュ使用のリフニス）（４６）であるかチエツク
し、キャッシュ使用のリクエストである場合にはディレ
クトリのスキャン（５０）を実施し、リクエストされた
ファイルがヒツトブロック（５１）であるかチエツクす
る。
ヒツトブロックでない場合、空ブロックがある時は空ブ
ロックを、空プロ、りがない時はＬＲＵ（ＬＥＡＳＴ
ＲＥＣＥＮＴＬＹ ＵＳＥ）ブロックをＭＲＵ（Ｍ
Ｏ８Ｔ ＲＥＣＥＮＴＬＹ ＵＳＥ）にする（６０
）。さらにホストプロセッサからの命令がリード命令（
７０）であるかチエ、りし、リード命令である場合メモ
リユニットから読出したデータをキャッシュメモリのＭ
ＲＵブロックに転送すると同時にホストプロセッサにも
転送しく８０）、命令の実行を終了する（９０）。ライ
ト命令である場合、ホストフロセッサからメモリユニッ
トにデータを転送しく８２）、命令の実行を終了する（
９０）。また、ディレクトリのスキャン（５０）で、リ
クエストされたファイルがヒツトブロック（５１）であ
る場合、ヒツトブロックをＭＲＵにする（６１）、さら
にホストプロセッサからの命令がリード命令（７１）で
あるかチエツクし、リード命令である場合、キャッシュ
メモリのＭＲＵブロックからホストプロセッサにデータ
を転送しく８１）、命令の実行を終了（９０）する。ラ
イト命令である場合、ホストプロセッサからキヤ。
ロックを、空プロ、りがない時はＬＲＵ（ＬＥＡＳＴ
ＲＥＣＥＮＴＬＹ ＵＳＥ）ブロックをＭＲＵ（Ｍ
Ｏ８Ｔ ＲＥＣＥＮＴＬＹ ＵＳＥ）にする（６０
）。さらにホストプロセッサからの命令がリード命令（
７０）であるかチエ、りし、リード命令である場合メモ
リユニットから読出したデータをキャッシュメモリのＭ
ＲＵブロックに転送すると同時にホストプロセッサにも
転送しく８０）、命令の実行を終了する（９０）。ライ
ト命令である場合、ホストフロセッサからメモリユニッ
トにデータを転送しく８２）、命令の実行を終了する（
９０）。また、ディレクトリのスキャン（５０）で、リ
クエストされたファイルがヒツトブロック（５１）であ
る場合、ヒツトブロックをＭＲＵにする（６１）、さら
にホストプロセッサからの命令がリード命令（７１）で
あるかチエツクし、リード命令である場合、キャッシュ
メモリのＭＲＵブロックからホストプロセッサにデータ
を転送しく８１）、命令の実行を終了（９０）する。ラ
イト命令である場合、ホストプロセッサからキヤ。
シュメモリ及びメモリユニットにデータを転送しく８３
）、命令の実行を終了（９０）する。
）、命令の実行を終了（９０）する。
また、ホストプロセッサからのリクエストがキャッシュ
使用のリクエスト（４５）でない場合、リード命令（７
４）がチエツクし、リード命令である場合は、メモリユ
ニットからホストブロセ。
使用のリクエスト（４５）でない場合、リード命令（７
４）がチエツクし、リード命令である場合は、メモリユ
ニットからホストブロセ。
すにデータを転送しく８４）、命令の実行を終了（９０
）する。ライト命令の場合はホストプロセッサからメモ
リユニットにデータを転送しく８５）、命令の実行を終
了（９０）する。
）する。ライト命令の場合はホストプロセッサからメモ
リユニットにデータを転送しく８５）、命令の実行を終
了（９０）する。
以上説明したように本発明は、ホストプロセ。
すからのキャッジュ組込み命令を解読する命令解読手段
と、この命令解読手段からの指令により、上記キャッシ
ュ組込みに伴って、ホストプロセッサから転送されるキ
ャッシュブロックサイズを貯蔵するキャッシュブロック
サイズ貯蔵手段とをキャッシュメモリ付きデータ処理装
置に設け、読出し／書込みデータ長に対応するキャッシ
ュブロックサイズを適時選択することによシ、キャツシ
ュヒツト率の向上をはかシ、ひいてはシステムの処理性
能を高めることができる効果がある。
と、この命令解読手段からの指令により、上記キャッシ
ュ組込みに伴って、ホストプロセッサから転送されるキ
ャッシュブロックサイズを貯蔵するキャッシュブロック
サイズ貯蔵手段とをキャッシュメモリ付きデータ処理装
置に設け、読出し／書込みデータ長に対応するキャッシ
ュブロックサイズを適時選択することによシ、キャツシ
ュヒツト率の向上をはかシ、ひいてはシステムの処理性
能を高めることができる効果がある。
第１図は本発明の一実施例を示すブロック構成図、第２
図は本実施例における処理フローを示す図である。 ｌＯｏｏｏ・°°ホストプロセッサ、２０・・・・・・
メモリユニット、２１・・・・・・マイクロプロセッサ
、２２・・・・・。 ディレクトリメモリ、２３・・・・−・キャッシュメモ
リ、２４・・・・・・ヒラ）／＜ス検査手段、２５・・
・・・・命令解読手段、２６・・・・・・キヤ、シーブ
ロックサイズ貯蔵手段、２７・・・・・・キャッシュモ
ード貯蔵手段、２８・−・・・・データ転送手段。 代理人 弁理士 内 原 晋 絶 ２ 図 （Ｑ）
図は本実施例における処理フローを示す図である。 ｌＯｏｏｏ・°°ホストプロセッサ、２０・・・・・・
メモリユニット、２１・・・・・・マイクロプロセッサ
、２２・・・・・。 ディレクトリメモリ、２３・・・・−・キャッシュメモ
リ、２４・・・・・・ヒラ）／＜ス検査手段、２５・・
・・・・命令解読手段、２６・・・・・・キヤ、シーブ
ロックサイズ貯蔵手段、２７・・・・・・キャッシュモ
ード貯蔵手段、２８・−・・・・データ転送手段。 代理人 弁理士 内 原 晋 絶 ２ 図 （Ｑ）
Claims (1)
- 【特許請求の範囲】 ホストプロセッサと、複数のファイルを記憶するメモリ
ユニットと、前記ホストプロセッサから与えられたファ
イルを記憶するキャッシュメモリと、前記ホストプロセ
ッサと前記メモリユニットと前記キャッシュメモリとの
間のデータ転送制御を行うマイクロプロセッサと、この
マイクロプロセッサの制御により、キャッシュメモリ上
のファイル情報の管理を行うディレクトリメモリとを備
えたデータ処理装置において、 前記ホストプロセッサから送られてくるキャッシュ組込
み命令を解読する命令解読手段と、この命令解読手段か
らの指令により、前記キャッシュ組込み命令に伴って、
前記ホストプロセッサから転送されるキャッシュブロッ
クサイズを貯蔵するキャッシュブロックサイズ貯蔵手段
とを有することを特徴とするキャッシュメモリ付きデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147227A JPH01314358A (ja) | 1988-06-14 | 1988-06-14 | キャッシュメモリ付きデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63147227A JPH01314358A (ja) | 1988-06-14 | 1988-06-14 | キャッシュメモリ付きデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01314358A true JPH01314358A (ja) | 1989-12-19 |
Family
ID=15425446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63147227A Pending JPH01314358A (ja) | 1988-06-14 | 1988-06-14 | キャッシュメモリ付きデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01314358A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010286923A (ja) * | 2009-06-09 | 2010-12-24 | Hitachi Ltd | キャッシュ制御装置及び方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151756A (ja) * | 1984-12-26 | 1986-07-10 | Toshiba Corp | キヤツシユメモリ制御方式 |
| JPS63157249A (ja) * | 1986-12-22 | 1988-06-30 | Nippon Telegr & Teleph Corp <Ntt> | キヤツシユメモリ制御方式 |
-
1988
- 1988-06-14 JP JP63147227A patent/JPH01314358A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61151756A (ja) * | 1984-12-26 | 1986-07-10 | Toshiba Corp | キヤツシユメモリ制御方式 |
| JPS63157249A (ja) * | 1986-12-22 | 1988-06-30 | Nippon Telegr & Teleph Corp <Ntt> | キヤツシユメモリ制御方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010286923A (ja) * | 2009-06-09 | 2010-12-24 | Hitachi Ltd | キャッシュ制御装置及び方法 |
| US8285935B2 (en) | 2009-06-09 | 2012-10-09 | Hitachi, Ltd. | Cache control apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| JP3285644B2 (ja) | キャッシュメモリを有するデータプロセッサ | |
| JPH0337744A (ja) | データ処理装置 | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| JPH04336641A (ja) | 処理システムにおける使用のためのデータキャッシュおよび方法 | |
| JPH01314358A (ja) | キャッシュメモリ付きデータ処理装置 | |
| JP2001249846A (ja) | キャッシュメモリ装置及びデータ処理システム | |
| US6643736B1 (en) | Scratch pad memories | |
| JPH06103169A (ja) | 中央演算処理装置のリードデータプリフェッチ機構 | |
| JPH0250238A (ja) | キャッシュメモリ付データ処理装置 | |
| JP2002342160A (ja) | データ処理装置 | |
| JPH04199444A (ja) | ファイル管理装置 | |
| JPH0844659A (ja) | データ転送制御装置 | |
| JP2554761B2 (ja) | データ転送パス制御方式 | |
| CA2068807A1 (en) | Cache control system | |
| JP2551613B2 (ja) | データ処理装置 | |
| JPH01233637A (ja) | キヤツシユメモリ付きデータ処理装置 | |
| JPH06100983B2 (ja) | データ処理装置 | |
| JPH0512128A (ja) | キヤツシユメモリ付きデータ処理装置 | |
| JPH01266643A (ja) | キャッシュ制御方式 | |
| JPS6055859B2 (ja) | チャネル・バッファ制御方式 | |
| JPH0324612A (ja) | ファイル更新検索処理装置 | |
| JPS6222165A (ja) | 主記憶装置アクセス制御方式 | |
| JPH086856A (ja) | バスインタフェースアダプタ | |
| JPH08286914A (ja) | メモリ制御装置 |