JPH06100983B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH06100983B2 JPH06100983B2 JP1123742A JP12374289A JPH06100983B2 JP H06100983 B2 JPH06100983 B2 JP H06100983B2 JP 1123742 A JP1123742 A JP 1123742A JP 12374289 A JP12374289 A JP 12374289A JP H06100983 B2 JPH06100983 B2 JP H06100983B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- host processor
- data transfer
- memory
- hit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はホストプロセッサとメモリユニットとの間に接
続してファイル情報の転送を行うキャッシュメモリ付デ
ータ処理装置に関する。
続してファイル情報の転送を行うキャッシュメモリ付デ
ータ処理装置に関する。
ホストプロセッサとメモリユニットとの間に接続してフ
ァイル情報の転送を行う従来のキャッシュメモリ付デー
タ処理装置は、ホストプロセッサから指定されたすべて
のリードライト（READ/WRITE）命令の回数と、キャッシ
ュメモリ使用モードごとのREAD/WRITE命令の回数とキャ
ッシュメモリ使用モードごとのREAD/WRITEのヒットの回
数とをログし、ホストプロセッサからの読取り命令に従
ってこのログをホストプロセッサに送っている。ホスト
プロセッサでは、送られてきたこのログによってキャッ
シュ全体およびキャッシュ使用モード毎のREAD/WRITE比
およびキャッシュヒット率を算出してその性能判定の目
安としている。
ァイル情報の転送を行う従来のキャッシュメモリ付デー
タ処理装置は、ホストプロセッサから指定されたすべて
のリードライト（READ/WRITE）命令の回数と、キャッシ
ュメモリ使用モードごとのREAD/WRITE命令の回数とキャ
ッシュメモリ使用モードごとのREAD/WRITEのヒットの回
数とをログし、ホストプロセッサからの読取り命令に従
ってこのログをホストプロセッサに送っている。ホスト
プロセッサでは、送られてきたこのログによってキャッ
シュ全体およびキャッシュ使用モード毎のREAD/WRITE比
およびキャッシュヒット率を算出してその性能判定の目
安としている。
上述したような従来のキャッシュメモリ付きデータ処理
装置は、キャッシュメモリ全体とキャッシュメモリ使用
モードごとのREAD/WRITE比とキャッシュメモリヒット率
とを得ることができるが、各プログラムごとのキャッシ
ュヒット率は、そのプログラムを単独で実行した場合に
得られるだけで、複数のプログラムを同時に実行するよ
うな実際の環境では、各プログラムごとのキャッシュヒ
ット率が得られないため、実際の環境下におけるキャッ
シュヒット率が悪いプログラムから順番にキャッシュの
使用をやめて、システム全体の性能の向上を図ることが
できないという欠点がある。
装置は、キャッシュメモリ全体とキャッシュメモリ使用
モードごとのREAD/WRITE比とキャッシュメモリヒット率
とを得ることができるが、各プログラムごとのキャッシ
ュヒット率は、そのプログラムを単独で実行した場合に
得られるだけで、複数のプログラムを同時に実行するよ
うな実際の環境では、各プログラムごとのキャッシュヒ
ット率が得られないため、実際の環境下におけるキャッ
シュヒット率が悪いプログラムから順番にキャッシュの
使用をやめて、システム全体の性能の向上を図ることが
できないという欠点がある。
本発明のキャッシュメモリ付きデータ処理装置は、ホス
トプロセッサと複数のファイルを記憶するメモリユニッ
トとの間に接続し、前記ホストプロセッサから与えられ
るファイル情報を記憶するキャッシュメモリと、前記ホ
ストプロセッサと前記メモリユニットと前記キャッシュ
メモリとの間でデータの転送動作を行うデータ転送部
と、このデータ転送部の動作の制御を行うマイクロプロ
セッサと、このマイクロプロセッサの制御によって動作
し前記キャッシュメモリ上のファイル情報の管理を行う
ディレクトリメモリと、前記マイクロプロセッサの制御
によって動作し前記データ転送部の動作が終了したとき
に前記ホストプロセッサに対してデータ転送の終了ステ
ータスを報告する終了ステータス報告部と、前記マイク
ロプロセッサの制御によって動作し前記ホストプロセッ
サから送られてくる前記メモリユニットとの間のデータ
転送要求のキャッシュヒット・キャッシュミス状態を検
査するヒット・ミス検査部と、前記マイクロプロセッサ
の制御によって動作し前記ヒット・ミス検査部の検査結
果を貯蔵するヒットフラグ貯蔵部とを備え、前記データ
転送部の動作が終了したときに前記終了ステータスに前
記ヒットフラグ貯蔵部の内容を付加して前記ホストプロ
セッサに送出するようにしたものである。
トプロセッサと複数のファイルを記憶するメモリユニッ
トとの間に接続し、前記ホストプロセッサから与えられ
るファイル情報を記憶するキャッシュメモリと、前記ホ
ストプロセッサと前記メモリユニットと前記キャッシュ
メモリとの間でデータの転送動作を行うデータ転送部
と、このデータ転送部の動作の制御を行うマイクロプロ
セッサと、このマイクロプロセッサの制御によって動作
し前記キャッシュメモリ上のファイル情報の管理を行う
ディレクトリメモリと、前記マイクロプロセッサの制御
によって動作し前記データ転送部の動作が終了したとき
に前記ホストプロセッサに対してデータ転送の終了ステ
ータスを報告する終了ステータス報告部と、前記マイク
ロプロセッサの制御によって動作し前記ホストプロセッ
サから送られてくる前記メモリユニットとの間のデータ
転送要求のキャッシュヒット・キャッシュミス状態を検
査するヒット・ミス検査部と、前記マイクロプロセッサ
の制御によって動作し前記ヒット・ミス検査部の検査結
果を貯蔵するヒットフラグ貯蔵部とを備え、前記データ
転送部の動作が終了したときに前記終了ステータスに前
記ヒットフラグ貯蔵部の内容を付加して前記ホストプロ
セッサに送出するようにしたものである。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示すフローチャートである。
第１図の実施例の動作を示すフローチャートである。
第１図において、キャッシュメモリ付きデータ処理装置
（データ処理装置）２は、ホストプロセッサ１と複数の
ファイル情報を記憶するメモリユニット３との間に接続
され、ホストプロセッサ１から与えられるファイル情報
をキャッシュメモリ23に記憶し、ホストプロセッサ１と
メモリユニット２とキャッシュメモリ３との間でデータ
転送部28によってデータの転送動作を行う。マイクロプ
ロセッサ21は、このデータ転送部28の制御を行う。ま
た、マイクロプロセッサ21は、キャッシュメモリ23上の
ファイル情報の管理を行うディレクトリメモリ22と、デ
ータ転送部28のデータ転送動作終了時にホストプロセッ
サ１に対してデータ転送の終了ステータスを報告する終
了ステータス報告部29の動作の制御も行う。
（データ処理装置）２は、ホストプロセッサ１と複数の
ファイル情報を記憶するメモリユニット３との間に接続
され、ホストプロセッサ１から与えられるファイル情報
をキャッシュメモリ23に記憶し、ホストプロセッサ１と
メモリユニット２とキャッシュメモリ３との間でデータ
転送部28によってデータの転送動作を行う。マイクロプ
ロセッサ21は、このデータ転送部28の制御を行う。ま
た、マイクロプロセッサ21は、キャッシュメモリ23上の
ファイル情報の管理を行うディレクトリメモリ22と、デ
ータ転送部28のデータ転送動作終了時にホストプロセッ
サ１に対してデータ転送の終了ステータスを報告する終
了ステータス報告部29の動作の制御も行う。
データ処理装置２は、ホストプロセッサ１から送られて
くるメモリユニットとの間のデータ転送要求のキャッシ
ュヒット・キャッシュミス状態を検査するためのヒット
・ミス検査部24と、このヒット・ミス検査部の検査結果
を貯蔵するヒットフラグ貯蔵部25も備えており、データ
転送動作終了時に、上記の終了ステータスにヒットフラ
グ貯蔵部25に貯蔵している内容を付加してホストプロセ
ッサ１に送出する。
くるメモリユニットとの間のデータ転送要求のキャッシ
ュヒット・キャッシュミス状態を検査するためのヒット
・ミス検査部24と、このヒット・ミス検査部の検査結果
を貯蔵するヒットフラグ貯蔵部25も備えており、データ
転送動作終了時に、上記の終了ステータスにヒットフラ
グ貯蔵部25に貯蔵している内容を付加してホストプロセ
ッサ１に送出する。
次に、本実施例の動作について第２図のフローチャート
を参照して説明する。
を参照して説明する。
まずマイクロプロセッサ21がホストプロセッサ１から命
令を受取ると、ヒットフラグ貯蔵部25をセット（参照符
号40）した後、その命令がリード命令かライト命令かを
チェック（参照符号45）し、リード命令でもライト命令
でもないときはその命令の処理（参照符号48）を行い、
ヒットフラグ貯蔵部25の内容を付加した終了ステータス
をホストプロセッサ１に送り（参照符号90）、命令の実
行を終了（参照符号91）する。リード命令またはライト
命令の場合は、キャッシュメモリの使用のリクエストで
あるか否かをチェックし（参照符号46）、キャッシュメ
モリ使用のリクエストであるときは、ヒット・ミス検査
部24によるヒット・ミスのチェックを実行し（参照符号
50）、リクエストされたファイルがヒットブロックであ
るか否かをチェックする（参照符号51）。ヒットブロッ
クでないときは、空ブロックがあるときは空ブロック
を、空ブロックがないときはLRU（LEAST RECENTLY US
E）ブロックをMRU（MOST RECENTLY USE）にする（参照
符号60）。さらに、ホストプロセッサ１からの命令がリ
ード命令であるか否かチェックし（参照符号70）、リー
ド命令であるときはメモリユニット３から読出したデー
タをキャッシュメモリ23のMRUブロックに転送すると同
時に、ホストプロセッサ１にも転送し（参照符号80）、
ヒットフラグ貯蔵部25の内容を付加した終了ステータス
をホストプロセッサ１に送って（参照符号90）命令の実
行を終了する（参照符号91）。ライト命令であるとき
は、ホストプロセッサ１からメモリユニット３にデータ
を転送（参照符号82）して命令の実行を終了する。
令を受取ると、ヒットフラグ貯蔵部25をセット（参照符
号40）した後、その命令がリード命令かライト命令かを
チェック（参照符号45）し、リード命令でもライト命令
でもないときはその命令の処理（参照符号48）を行い、
ヒットフラグ貯蔵部25の内容を付加した終了ステータス
をホストプロセッサ１に送り（参照符号90）、命令の実
行を終了（参照符号91）する。リード命令またはライト
命令の場合は、キャッシュメモリの使用のリクエストで
あるか否かをチェックし（参照符号46）、キャッシュメ
モリ使用のリクエストであるときは、ヒット・ミス検査
部24によるヒット・ミスのチェックを実行し（参照符号
50）、リクエストされたファイルがヒットブロックであ
るか否かをチェックする（参照符号51）。ヒットブロッ
クでないときは、空ブロックがあるときは空ブロック
を、空ブロックがないときはLRU（LEAST RECENTLY US
E）ブロックをMRU（MOST RECENTLY USE）にする（参照
符号60）。さらに、ホストプロセッサ１からの命令がリ
ード命令であるか否かチェックし（参照符号70）、リー
ド命令であるときはメモリユニット３から読出したデー
タをキャッシュメモリ23のMRUブロックに転送すると同
時に、ホストプロセッサ１にも転送し（参照符号80）、
ヒットフラグ貯蔵部25の内容を付加した終了ステータス
をホストプロセッサ１に送って（参照符号90）命令の実
行を終了する（参照符号91）。ライト命令であるとき
は、ホストプロセッサ１からメモリユニット３にデータ
を転送（参照符号82）して命令の実行を終了する。
ヒット・ミス検査部24によるヒット・ミスのチェック
（参照符号50）でリクエストされたファイルがヒットブ
ロックのときは（参照符号51）、ヒットフラグ貯蔵部25
をセット（参照符号65）した後、ヒットブロツクをMRU
にする（参照符号61）。さらに、ホストプロセッサ１か
らの命令がリード命令であるか否かをチェックし（参照
符号71）、リード命令であるときはキュッシュメモリ23
のMRUブロツクのデータをホストプロセッサ１に転送し
（参照符号81）、ヒットフラグ貯蔵部25の内容を付加し
た終了ステータスをホストプロセッサ１に送り（参照符
号90）、命令の実行を終了する（参照符号91）。ライト
命令である場合は、ホストプロセッサ１からキャッシュ
メモリ23およびメモリユニット３にデータを転送し（参
照符号83）、同様に命令の実行を終了する。また、ホス
トプロセッサ１からのリクエストがキャッシュ使用のリ
クエストでない場合（参照符号46）は、リード命令であ
るか否かをチェックし（参照符号74）、リード命令であ
るときはメモリユニット３からホストプロセッサ１にデ
ータを転送し（参照符号84）、ヒットフラグ貯蔵部25の
内容を付加した終了ステータスをホストプロセッサに送
り（参照符号90）、命令の実行を終了する（参照符号9
1）。ライト命令であるときは、ホストプロセッサ１か
らメモリユニット３にデータを転送し（参照符号85）、
同様に命令の実行を終了する。
（参照符号50）でリクエストされたファイルがヒットブ
ロックのときは（参照符号51）、ヒットフラグ貯蔵部25
をセット（参照符号65）した後、ヒットブロツクをMRU
にする（参照符号61）。さらに、ホストプロセッサ１か
らの命令がリード命令であるか否かをチェックし（参照
符号71）、リード命令であるときはキュッシュメモリ23
のMRUブロツクのデータをホストプロセッサ１に転送し
（参照符号81）、ヒットフラグ貯蔵部25の内容を付加し
た終了ステータスをホストプロセッサ１に送り（参照符
号90）、命令の実行を終了する（参照符号91）。ライト
命令である場合は、ホストプロセッサ１からキャッシュ
メモリ23およびメモリユニット３にデータを転送し（参
照符号83）、同様に命令の実行を終了する。また、ホス
トプロセッサ１からのリクエストがキャッシュ使用のリ
クエストでない場合（参照符号46）は、リード命令であ
るか否かをチェックし（参照符号74）、リード命令であ
るときはメモリユニット３からホストプロセッサ１にデ
ータを転送し（参照符号84）、ヒットフラグ貯蔵部25の
内容を付加した終了ステータスをホストプロセッサに送
り（参照符号90）、命令の実行を終了する（参照符号9
1）。ライト命令であるときは、ホストプロセッサ１か
らメモリユニット３にデータを転送し（参照符号85）、
同様に命令の実行を終了する。
以上説明したように、本発明のキャッシュメモリ付きデ
ータ処理装置は、ヒット・ミす検査結果を貯蔵するヒッ
トフラグ貯蔵部を設け、このヒットフラグの内容をデー
タ転送終了時に終了ステータスに付加してホストプロセ
ッサに送出することにより、ホストプロセッサにおいて
各プログラムごとのキャッシュヒット率を知ることがで
きるため、実際の環境下におけるシステム全体の性能向
上を図ることができるという効果がある。
ータ処理装置は、ヒット・ミす検査結果を貯蔵するヒッ
トフラグ貯蔵部を設け、このヒットフラグの内容をデー
タ転送終了時に終了ステータスに付加してホストプロセ
ッサに送出することにより、ホストプロセッサにおいて
各プログラムごとのキャッシュヒット率を知ることがで
きるため、実際の環境下におけるシステム全体の性能向
上を図ることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例の動作を示すフローチャートである。 １…ホストプロセッサ、２…データ処理装置、３…メモ
リユニット、21…マイクロプロセッサ、22…ディレクト
リメモリ、23…キャッシュメモリ、24…ヒット・ミス検
査部、25…ヒットフラグ貯蔵部、28…データ転送部、29
…終了ステータス報告部。
第１図の実施例の動作を示すフローチャートである。 １…ホストプロセッサ、２…データ処理装置、３…メモ
リユニット、21…マイクロプロセッサ、22…ディレクト
リメモリ、23…キャッシュメモリ、24…ヒット・ミス検
査部、25…ヒットフラグ貯蔵部、28…データ転送部、29
…終了ステータス報告部。
Claims (1)
- 【請求項１】ホストプロセッサと複数のファイルを記憶
するメモリユニットとの間に接続し、前記ホストプロセ
ッサから与えられるファイル情報を記憶するキャッシュ
メモリと、前記ホストプロセッサと前記メモリユニット
と前記キャッシュメモリとの間でデータの転送動作を行
うデータ転送部と、このデータ転送部の動作の制御を行
うマイクロプロセッサと、このマイクロプロセッサの制
御によって動作し前記キャッシュメモリ上のファイル情
報の管理を行うディレクトリメモリと、前記マイクロプ
ロセッサの制御によって動作し前記データ転送部の動作
が終了したときに前記ホストプロセッサに対してデータ
転送の終了ステータスを報告する終了ステータス報告部
と、前記マイクロプロセッサの制御によって動作し前記
ホストプロセッサから送られてくる前記メモリユニット
との間のデータ転送要求のキャッシュヒット・キャッシ
ュミス状態を検査するヒット・ミス検査部と、前記マイ
クロプロセッサの制御によって動作し前記ヒット・ミス
検査部の検査結果を貯蔵するヒットフラグ貯蔵部とを備
え、前記データ転送部の動作が終了したときに前記終了
ステータスに前記ヒットフラグ貯蔵部の内容を付加して
前記ホストプロセッサに送出することを特徴とするデー
タ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123742A JPH06100983B2 (ja) | 1989-05-16 | 1989-05-16 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123742A JPH06100983B2 (ja) | 1989-05-16 | 1989-05-16 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02300950A JPH02300950A (ja) | 1990-12-13 |
| JPH06100983B2 true JPH06100983B2 (ja) | 1994-12-12 |
Family
ID=14868205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123742A Expired - Lifetime JPH06100983B2 (ja) | 1989-05-16 | 1989-05-16 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100983B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4189402B2 (ja) | 2005-02-21 | 2008-12-03 | パナソニック株式会社 | キャッシュ回路 |
-
1989
- 1989-05-16 JP JP1123742A patent/JPH06100983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02300950A (ja) | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875155A (en) | Peripheral subsystem having read/write cache with record access | |
| US5884098A (en) | RAID controller system utilizing front end and back end caching systems including communication path connecting two caching systems and synchronizing allocation of blocks in caching systems | |
| US7039767B2 (en) | Method and system for coherently caching I/O devices across a network | |
| EP0077453A2 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| Censier et al. | A new solution to coherence problems in multicache systems | |
| AU662973B2 (en) | High-performance non-volatile ram protected write cache accelerator system | |
| US5832515A (en) | Log device layered transparently within a filesystem paradigm | |
| EP0072108B1 (en) | A multiple operating mode storage subsystem | |
| EP0071719B1 (en) | Data processing apparatus including a paging storage subsystem | |
| US5996054A (en) | Efficient virtualized mapping space for log device data storage system | |
| US4403288A (en) | Methods and apparatus for resetting peripheral devices addressable as a plurality of logical devices | |
| US5933848A (en) | System for managing the caching of data of a mass storage within a portion of a system memory | |
| JPS6367686B2 (ja) | ||
| Menon et al. | The IBM 3990 disk cache | |
| EP0156179B1 (en) | Method for protecting volatile primary store in a staged storage system | |
| JPH04336641A (ja) | 処理システムにおける使用のためのデータキャッシュおよび方法 | |
| JPH06100983B2 (ja) | データ処理装置 | |
| JP3130591B2 (ja) | キャッシュメモリを持つコンピュータ | |
| JPH0772981A (ja) | 記憶制御装置及びその制御方法 | |
| JP2526728B2 (ja) | ディスクキャッシュ自動利用方式 | |
| JP2634867B2 (ja) | デイスクキヤツシユデータ転送制御方式 | |
| JPH01290051A (ja) | キヤツシユメモリ付きデータ処理装置 | |
| JPH04199444A (ja) | ファイル管理装置 | |
| JPH01266643A (ja) | キャッシュ制御方式 | |
| JPS6014360A (ja) | デイスク・キヤツシユ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 15 |