JPH0130304B2 - - Google Patents
Info
- Publication number
- JPH0130304B2 JPH0130304B2 JP56004327A JP432781A JPH0130304B2 JP H0130304 B2 JPH0130304 B2 JP H0130304B2 JP 56004327 A JP56004327 A JP 56004327A JP 432781 A JP432781 A JP 432781A JP H0130304 B2 JPH0130304 B2 JP H0130304B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- diffused
- semiconductor device
- diffused resistors
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 239000013078 crystal Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018575 Al—Ti Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/925—Bridge rectifier module
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S73/00—Measuring and testing
- Y10S73/04—Piezoelectric
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に関し、より具体的には複
数の拡散抵抗間の対特性を改善した半導体装置に
係る。
数の拡散抵抗間の対特性を改善した半導体装置に
係る。
半導体集積回路は半導体基体に形成された多数
のトランジスタ、ダイオードおよび拡散抵抗等の
素子、並びに前記半導体基体上に層間絶縁膜を介
して形成され各素子間を一定の秩序で接続する配
線によつて構成されている。ところで、半導体集
積回路を構成する多数の拡散抵抗のうちには対特
性、即ち個々の抵抗値間に一定の比率を有するこ
とを要求された複数の拡散抵抗からなる抵抗群が
存在する。この抵抗群は対特性を維持するため
に、一般には相互に近接した位置に配設され、同
一方向および同一形状で形成される。しかし、こ
れら複数の拡散抵抗が対特性を具備するように設
計され、かつその通りに拡散形成された場合に
も、層間絶縁膜を介して形成された配線のストレ
ス等の影響によりこれら拡散抵抗間の対特性が損
なわれることがある。この理由を第１図Ａ〜Ｃを
参照して説明する。
のトランジスタ、ダイオードおよび拡散抵抗等の
素子、並びに前記半導体基体上に層間絶縁膜を介
して形成され各素子間を一定の秩序で接続する配
線によつて構成されている。ところで、半導体集
積回路を構成する多数の拡散抵抗のうちには対特
性、即ち個々の抵抗値間に一定の比率を有するこ
とを要求された複数の拡散抵抗からなる抵抗群が
存在する。この抵抗群は対特性を維持するため
に、一般には相互に近接した位置に配設され、同
一方向および同一形状で形成される。しかし、こ
れら複数の拡散抵抗が対特性を具備するように設
計され、かつその通りに拡散形成された場合に
も、層間絶縁膜を介して形成された配線のストレ
ス等の影響によりこれら拡散抵抗間の対特性が損
なわれることがある。この理由を第１図Ａ〜Ｃを
参照して説明する。
第１図Ａは従来の半導体装置において、抵抗比
１：１の対特性で形成された二つの拡散抵抗部分
を示す平面図であり、同図Ｂ，Ｃは夫々同図Ａの
Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面図である。これら
の図において、１はｎ型シリコン基板である。該
シリコン基板１にはｐ型の拡散抵抗２1，２2が形
成されている。この二つの拡散抵抗２1，２2は抵
抗比１：１の対特性を有するように同一の形状お
よび大きさで平行に形成されている。シリコン基
板１の上にはシリコン酸化膜等からなる層間絶縁
膜３が堆積されている。該層間絶縁膜３上には拡
散抵抗２1を他の素子と接続する配線４1，４1′が
パターンニングされ、この二つの配線は夫々コン
タクトホール５1，５1′を介して拡散抵抗２1の両
端部とオーミツク接続している。同様に、拡散抵
抗２2を他の素子と接続するための配線４2，４
2′がパターンニング形成され、これらの配線は
夫々コンタクトホール５2，５2′を介して拡散抵
抗２2の両端部にオーミツク接続している。層間
絶縁膜３上には拡散抵抗２1，２2に直接接続され
た上記配線４1，４1′，４2，４2′以外に、他の素
子間を結線する配線６が形成される。図示の場合
には、この配線６が一方の拡散抵抗２1のみと交
差して形成されている。
１：１の対特性で形成された二つの拡散抵抗部分
を示す平面図であり、同図Ｂ，Ｃは夫々同図Ａの
Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断面図である。これら
の図において、１はｎ型シリコン基板である。該
シリコン基板１にはｐ型の拡散抵抗２1，２2が形
成されている。この二つの拡散抵抗２1，２2は抵
抗比１：１の対特性を有するように同一の形状お
よび大きさで平行に形成されている。シリコン基
板１の上にはシリコン酸化膜等からなる層間絶縁
膜３が堆積されている。該層間絶縁膜３上には拡
散抵抗２1を他の素子と接続する配線４1，４1′が
パターンニングされ、この二つの配線は夫々コン
タクトホール５1，５1′を介して拡散抵抗２1の両
端部とオーミツク接続している。同様に、拡散抵
抗２2を他の素子と接続するための配線４2，４
2′がパターンニング形成され、これらの配線は
夫々コンタクトホール５2，５2′を介して拡散抵
抗２2の両端部にオーミツク接続している。層間
絶縁膜３上には拡散抵抗２1，２2に直接接続され
た上記配線４1，４1′，４2，４2′以外に、他の素
子間を結線する配線６が形成される。図示の場合
には、この配線６が一方の拡散抵抗２1のみと交
差して形成されている。
このような半導体装置では、抵抗比１：１の対
特性を具備して形成された二つの拡散抵抗２1，
２2のうち拡散抵抗２1に配線６が交差している
と、既述の如くその配線６によるストレスが加わ
り、このストレスによつて拡散抵抗２1の抵抗値
のみが変化する。この結果、拡散抵抗２1，２2間
の対特性が損なわれて装置の性能が低下すること
になる。半導体層に形成された拡散層の抵抗値が
これに加わるストレスによつて変化する現象はピ
エゾ抵抗効果と呼ばれる。このピエゾ抵抗効果に
より、例えばシリコン基板の（111）面に形成さ
れたｐ型拡散抵抗では抵抗値が減少するが、一方
（100）面に形成されたｐ型拡散抵抗では結晶軸依
存性を示し軸に応じて増減する。
特性を具備して形成された二つの拡散抵抗２1，
２2のうち拡散抵抗２1に配線６が交差している
と、既述の如くその配線６によるストレスが加わ
り、このストレスによつて拡散抵抗２1の抵抗値
のみが変化する。この結果、拡散抵抗２1，２2間
の対特性が損なわれて装置の性能が低下すること
になる。半導体層に形成された拡散層の抵抗値が
これに加わるストレスによつて変化する現象はピ
エゾ抵抗効果と呼ばれる。このピエゾ抵抗効果に
より、例えばシリコン基板の（111）面に形成さ
れたｐ型拡散抵抗では抵抗値が減少するが、一方
（100）面に形成されたｐ型拡散抵抗では結晶軸依
存性を示し軸に応じて増減する。
ところで、半導体装置における配線の材料は従
来から純アルミニウムが用いられているが、最近
ではAl−Si−Cu、Al−Si、Al−Ti等の合金、あ
るいは多結晶シリコン、金属シリサイド等の耐蝕
性に優れた材料が用いられるようになつた。そし
て、このような耐蝕性材料で形成された配線は純
アルミニウム配線よりも基板に対して大きなスト
レスを与える。従つて、第１図Ａ〜Ｃの半導体装
置において配線６を上記耐蝕性材料で形成した場
合、拡散抵抗２1に生じるピエゾ抵抗効果はより
大きくなり、その結果、二つの拡散抵抗２1，２2
間における対特性の偏差とこれによる装置の性能
低下はより顕著となる。
来から純アルミニウムが用いられているが、最近
ではAl−Si−Cu、Al−Si、Al−Ti等の合金、あ
るいは多結晶シリコン、金属シリサイド等の耐蝕
性に優れた材料が用いられるようになつた。そし
て、このような耐蝕性材料で形成された配線は純
アルミニウム配線よりも基板に対して大きなスト
レスを与える。従つて、第１図Ａ〜Ｃの半導体装
置において配線６を上記耐蝕性材料で形成した場
合、拡散抵抗２1に生じるピエゾ抵抗効果はより
大きくなり、その結果、二つの拡散抵抗２1，２2
間における対特性の偏差とこれによる装置の性能
低下はより顕著となる。
本発明は上述の事情に鑑みてなされたもので、
対特性が要求される複数の拡散抵抗を備えた半導
体装置において、配線によるストレスによりこれ
ら複数の拡散抵抗間の対特性が損なわれるのを防
止した信頼性の高い高性能の半導体装置を提供す
るものである。
対特性が要求される複数の拡散抵抗を備えた半導
体装置において、配線によるストレスによりこれ
ら複数の拡散抵抗間の対特性が損なわれるのを防
止した信頼性の高い高性能の半導体装置を提供す
るものである。
以下第２図〜第５図を参照して本発明の実施例
を説明する。
を説明する。
第２図Ａは本発明の１実施例になる半導体装置
において、抵抗比１：１の対特性で形成された二
つの拡散抵抗部分を示す平面図であり、同図Ｂ，
Ｃは夫々同図ＡのＢ−Ｂ線、Ｃ−Ｃ線に沿う断面
図である。これらの図において、１１はｎ型のシ
リコン基板である。該シリコン基板１１にはｐ型
の拡散抵抗１２1，１２2が形成されている。二つ
の拡散抵抗１２1，１２2は抵抗比１：１の対特性
を具備するように同一の形状および大きさで平行
に形成されている。拡散抵抗１２1，１２2を含む
多数の素子が形成されたシリコン基板１１上には
シリコン酸化膜等からなる層間絶縁膜１３が堆積
されている。該層間絶縁膜１３の上には拡散抵抗
１２1を図示しない他の素子と接続する抵抗配線
１４1，１４1′がパターンニング形成され、この
二つの配線１４1，１４1′は夫々コンタクトホー
ル１５1，１５1′を介して拡散抵抗１２1の両端部
とオーミツク接続されている。同様に、拡散抵抗
１２2を図示しない他の素子と接続するための抵
抗配線１４2，１４2′がパターンニングされ、こ
の配線１４2，１４2′は夫々コンタクトホール１
５2，１５2′を介して拡散抵抗１２2の両端部とオ
ートミツク接続している。層間絶縁膜１３上には
拡散抵抗１２1，１２2に直接接続された上記抵抗
配線１４1，１４1′，１４2，１４2′以外に、図示
しない他の素子間を結線する配線１６が形成され
ている。該配線１６は二つの拡散抵抗のうち、拡
散抵抗１２1のみとその上方で交差している。更
に、他方の拡散抵抗１２2の上方にはこれと交差
するダミー配線１７が形成されている。該ダミー
配線１７はどの素子とも接続されておらず、かつ
該ダミー配線１７とその下方に位置する拡散抵抗
１２2との交差面積が拡散抵抗１２1と配線１６と
の交差面積と等しくなるように形成されている。
において、抵抗比１：１の対特性で形成された二
つの拡散抵抗部分を示す平面図であり、同図Ｂ，
Ｃは夫々同図ＡのＢ−Ｂ線、Ｃ−Ｃ線に沿う断面
図である。これらの図において、１１はｎ型のシ
リコン基板である。該シリコン基板１１にはｐ型
の拡散抵抗１２1，１２2が形成されている。二つ
の拡散抵抗１２1，１２2は抵抗比１：１の対特性
を具備するように同一の形状および大きさで平行
に形成されている。拡散抵抗１２1，１２2を含む
多数の素子が形成されたシリコン基板１１上には
シリコン酸化膜等からなる層間絶縁膜１３が堆積
されている。該層間絶縁膜１３の上には拡散抵抗
１２1を図示しない他の素子と接続する抵抗配線
１４1，１４1′がパターンニング形成され、この
二つの配線１４1，１４1′は夫々コンタクトホー
ル１５1，１５1′を介して拡散抵抗１２1の両端部
とオーミツク接続されている。同様に、拡散抵抗
１２2を図示しない他の素子と接続するための抵
抗配線１４2，１４2′がパターンニングされ、こ
の配線１４2，１４2′は夫々コンタクトホール１
５2，１５2′を介して拡散抵抗１２2の両端部とオ
ートミツク接続している。層間絶縁膜１３上には
拡散抵抗１２1，１２2に直接接続された上記抵抗
配線１４1，１４1′，１４2，１４2′以外に、図示
しない他の素子間を結線する配線１６が形成され
ている。該配線１６は二つの拡散抵抗のうち、拡
散抵抗１２1のみとその上方で交差している。更
に、他方の拡散抵抗１２2の上方にはこれと交差
するダミー配線１７が形成されている。該ダミー
配線１７はどの素子とも接続されておらず、かつ
該ダミー配線１７とその下方に位置する拡散抵抗
１２2との交差面積が拡散抵抗１２1と配線１６と
の交差面積と等しくなるように形成されている。
上記構成からなる半導体装置において、拡散抵
抗１２1は配線１６によるストレスを受け、一方、
拡散抵抗１２2はダミー配線１７によるストレス
を受ける。そして、拡散抵抗１２1と配線１６と
の交差面積および拡散抵抗１２2とダミー配線１
７との交差面積が等しいから、二つの拡散抵抗１
２1，１２2に加わるストレスも略同等となり、両
者には略同等のピエゾ抵抗効果が生じる。その結
果、上記構成からなる半導体装置ではピエゾ抵抗
効果により拡散抵抗１２1，１２2間の対特性が損
われることはなく、従つて装置の高い信頼性およ
び性能を維持することができる。因みに、上記構
成によれば第１図の従来例に比較して対特性の偏
差を略1/2以下とすることができる。特に、拡散
抵抗１２1と配線１６との交差面積が大きいとき、
または配線が高いストレスを生じる材料、例えば
Al−Si−Cu、Al−Si等の耐蝕性合金あるいは多
結晶シリコン、金属シリサイド等で形成されてい
るとき等、配線１６によるストレスが大きい場合
に極めて顕著な効果を奏する。
抗１２1は配線１６によるストレスを受け、一方、
拡散抵抗１２2はダミー配線１７によるストレス
を受ける。そして、拡散抵抗１２1と配線１６と
の交差面積および拡散抵抗１２2とダミー配線１
７との交差面積が等しいから、二つの拡散抵抗１
２1，１２2に加わるストレスも略同等となり、両
者には略同等のピエゾ抵抗効果が生じる。その結
果、上記構成からなる半導体装置ではピエゾ抵抗
効果により拡散抵抗１２1，１２2間の対特性が損
われることはなく、従つて装置の高い信頼性およ
び性能を維持することができる。因みに、上記構
成によれば第１図の従来例に比較して対特性の偏
差を略1/2以下とすることができる。特に、拡散
抵抗１２1と配線１６との交差面積が大きいとき、
または配線が高いストレスを生じる材料、例えば
Al−Si−Cu、Al−Si等の耐蝕性合金あるいは多
結晶シリコン、金属シリサイド等で形成されてい
るとき等、配線１６によるストレスが大きい場合
に極めて顕著な効果を奏する。
ところで、既述のようにピエゾ抵抗効果の生じ
方は拡散抵抗１２1，１２2が形成されているシリ
コン基板１１の結晶面および結晶軸に依存する。
従つて、もし拡散抵抗１２1，１２2が夫々異なつ
た結晶面あるいは異なつた軸方向に形成されたと
すれば、上記の構成を採用したとしても拡散抵抗
１２1，１２2の夫々に生じるピエゾ抵抗は等しく
ならず、本発明の効果は得られないことになる。
しかし、対特性が要求される複数の拡散抵抗は相
互に近接して形成され、また、上記実施例のよう
に互いに平行で同一形状に形成される。従つて、
ピエゾ抵抗効果の結晶面依存性および結晶軸依頼
性は通常の場合ほとんど問題にはならない。
方は拡散抵抗１２1，１２2が形成されているシリ
コン基板１１の結晶面および結晶軸に依存する。
従つて、もし拡散抵抗１２1，１２2が夫々異なつ
た結晶面あるいは異なつた軸方向に形成されたと
すれば、上記の構成を採用したとしても拡散抵抗
１２1，１２2の夫々に生じるピエゾ抵抗は等しく
ならず、本発明の効果は得られないことになる。
しかし、対特性が要求される複数の拡散抵抗は相
互に近接して形成され、また、上記実施例のよう
に互いに平行で同一形状に形成される。従つて、
ピエゾ抵抗効果の結晶面依存性および結晶軸依頼
性は通常の場合ほとんど問題にはならない。
第３図は本発明の他の実施例になる半導体装置
の一部を示す平面図である。この実施例では、拡
散抵抗１２2付近に形成された素子間配線１８か
ら拡散抵抗１２2上を交差する延設部１８′が形成
されている。その他の構成は第１図の実施例と総
て同じである。この実施例においても第１図の実
施例と同じ効果を得ることができる。
の一部を示す平面図である。この実施例では、拡
散抵抗１２2付近に形成された素子間配線１８か
ら拡散抵抗１２2上を交差する延設部１８′が形成
されている。その他の構成は第１図の実施例と総
て同じである。この実施例においても第１図の実
施例と同じ効果を得ることができる。
第４図は更に別の実施例を示す平面図である。
この実施例において、拡散抵抗１２1，１２2は抵
抗比１：1.5の対特性で形成されている。また層
間絶縁膜１３を介して拡散抵抗１２1，１２2の両
者と交差した配線１９が形成され、かつ該配線１
９と拡散抵抗１２1，１２2の夫々との交差面積の
比が対特性比（１：1.5）に等しくなるように拡
散抵抗１２2の付近で配線１９の幅が拡大されて
いる。この実施例によれば、配線１９によつて拡
散抵抗１２1に加わるストレス量と拡散抵抗１２2
に加わるストレス量の比は、二つの拡散抵抗間の
対特性比に等しく１：1.5になる。従つて、配線
１９により拡散抵抗１３1，１３2にピエゾ抵抗効
果が生じても両者の対特性自体は一定の比率
（１：1.5）に維持することができる。
この実施例において、拡散抵抗１２1，１２2は抵
抗比１：1.5の対特性で形成されている。また層
間絶縁膜１３を介して拡散抵抗１２1，１２2の両
者と交差した配線１９が形成され、かつ該配線１
９と拡散抵抗１２1，１２2の夫々との交差面積の
比が対特性比（１：1.5）に等しくなるように拡
散抵抗１２2の付近で配線１９の幅が拡大されて
いる。この実施例によれば、配線１９によつて拡
散抵抗１２1に加わるストレス量と拡散抵抗１２2
に加わるストレス量の比は、二つの拡散抵抗間の
対特性比に等しく１：1.5になる。従つて、配線
１９により拡散抵抗１３1，１３2にピエゾ抵抗効
果が生じても両者の対特性自体は一定の比率
（１：1.5）に維持することができる。
上記三つの実施例は何れも単層配線の半導体装
置に関するものであるが、多層配線構造の半導体
装置においても各層の配線について上記実施例と
同様の構成を採用することにより本発明を適用す
ることができる。その１例として、２層配線を採
用した第２図の実施例に対応する実施例を第５図
に示す。同図は第２図Ｃに対応する断面図であ
り、対応する部分には同一の参照番号を付してあ
る。この実施例では、シリコン基板１１上に層間
絶縁膜１３を介した第１層配線として、第２図の
実施例と同様に拡散抵抗１２1のみとその上方で
交差した配線１６および拡散抵抗１２2上にこれ
と交差したダミー配線１７が形成されている。ま
た層間絶縁膜１３は第１層配線１６，１７を被覆
して形成されており、該層間絶縁膜１３上に第２
層配線が形成されている。この第２層配線として
は拡散抵抗１２2のみとその上方で交差した配線
２０の他、拡散抵抗１２1上でこれと交差するダ
ミー配線２１が形成されている。このような構成
からなる半導体装置では、第１層配線１６，１７
および第２層配線２０，２１により２つの拡散抵
抗１２1，１２2に生じるピエゾ抵抗効果は同一と
なり、従つて両拡散抵抗１２1，１２2間の対特性
の変動を防止することができる。
置に関するものであるが、多層配線構造の半導体
装置においても各層の配線について上記実施例と
同様の構成を採用することにより本発明を適用す
ることができる。その１例として、２層配線を採
用した第２図の実施例に対応する実施例を第５図
に示す。同図は第２図Ｃに対応する断面図であ
り、対応する部分には同一の参照番号を付してあ
る。この実施例では、シリコン基板１１上に層間
絶縁膜１３を介した第１層配線として、第２図の
実施例と同様に拡散抵抗１２1のみとその上方で
交差した配線１６および拡散抵抗１２2上にこれ
と交差したダミー配線１７が形成されている。ま
た層間絶縁膜１３は第１層配線１６，１７を被覆
して形成されており、該層間絶縁膜１３上に第２
層配線が形成されている。この第２層配線として
は拡散抵抗１２2のみとその上方で交差した配線
２０の他、拡散抵抗１２1上でこれと交差するダ
ミー配線２１が形成されている。このような構成
からなる半導体装置では、第１層配線１６，１７
および第２層配線２０，２１により２つの拡散抵
抗１２1，１２2に生じるピエゾ抵抗効果は同一と
なり、従つて両拡散抵抗１２1，１２2間の対特性
の変動を防止することができる。
なお、上述した実施例は総て対特性が要求され
る二つの拡散抵抗を具備した半導体装置に関する
ものであるが、対特性が要求される三つ以上の拡
散抵抗を具備した場合にも同様に本発明を適用す
ることができる。
る二つの拡散抵抗を具備した半導体装置に関する
ものであるが、対特性が要求される三つ以上の拡
散抵抗を具備した場合にも同様に本発明を適用す
ることができる。
以上詳述したように、本発明によれば対特性が
要求される複数の拡散抵抗を具備し、これら複数
の拡散抵抗間の対特性が配線によるストレスによ
つて変動するのを防止した信頼性の高い高性能の
半導体装置を提供できるものである。
要求される複数の拡散抵抗を具備し、これら複数
の拡散抵抗間の対特性が配線によるストレスによ
つて変動するのを防止した信頼性の高い高性能の
半導体装置を提供できるものである。
第１図Ａは従来の半導体装置において、抵抗比
１：１の対特性で形成された二つの拡散抵抗部分
を示す平面図、第１図Ｂは第１図ＡのＢ−Ｂ線に
沿う断面図、第１図Ｃは第１図ＡのＣ−Ｃ線に沿
う断面図、第２図Ａは本発明の１実施例になる半
導体装置において、抵抗比１：１の対特性で形成
された二つの拡散抵抗部分を示す平面図、第２図
Ｂは第２図ＡのＢ−Ｂ線に沿う断面図、第２図Ｃ
は第２図ＡのＣ−Ｃ線に沿う断面図、第３図は本
発明の他の実施例になる半導体装置の平面図、第
４図は二つの拡散抵抗が抵抗比１：1.5の対特性
で形成された本発明の他の実施例になる半導体装
置の平面図である。第５図は本発明を適用した多
層配線構造の半導体装置の１実施例を示す断面図
である。 １１……ｎ型シリコン基板、１２1，１２2……
拡散抵抗、１３……層間絶縁膜、１４1，１４1′，
１４2，１４2′……抵抗配線、１５1，１５2……コ
ンタクトホール、１６，１８，１９，２０……配
線、１７，２１……ダミー配線、１８′……延設
部。
１：１の対特性で形成された二つの拡散抵抗部分
を示す平面図、第１図Ｂは第１図ＡのＢ−Ｂ線に
沿う断面図、第１図Ｃは第１図ＡのＣ−Ｃ線に沿
う断面図、第２図Ａは本発明の１実施例になる半
導体装置において、抵抗比１：１の対特性で形成
された二つの拡散抵抗部分を示す平面図、第２図
Ｂは第２図ＡのＢ−Ｂ線に沿う断面図、第２図Ｃ
は第２図ＡのＣ−Ｃ線に沿う断面図、第３図は本
発明の他の実施例になる半導体装置の平面図、第
４図は二つの拡散抵抗が抵抗比１：1.5の対特性
で形成された本発明の他の実施例になる半導体装
置の平面図である。第５図は本発明を適用した多
層配線構造の半導体装置の１実施例を示す断面図
である。 １１……ｎ型シリコン基板、１２1，１２2……
拡散抵抗、１３……層間絶縁膜、１４1，１４1′，
１４2，１４2′……抵抗配線、１５1，１５2……コ
ンタクトホール、１６，１８，１９，２０……配
線、１７，２１……ダミー配線、１８′……延設
部。
Claims (1)
- 【特許請求の範囲】 １ 互いに対特性を要求される複数の拡散抵抗を
含む素子が形成された半導体基体と、該半導体基
体上に層間絶縁膜を介して形成された一層または
複数層の配線とからなり、前記対特性を要求され
る複数の拡散抵抗上に同一層の配線を交差して形
成し、かつその交差面積の比がこれら対特性を要
求される夫々の拡散抵抗間の抵抗値の比に等しく
なるように配設したことを特徴とする半導体装
置。 ２ 対特性を要求される複数の拡散抵抗の夫夫の
上を交差している同一層の配線のうちの少なくと
も一つは配線としての本来の機能を果さなダミー
配線であることを特徴とする特許請求の範囲第１
項記載の半導体装置。 ３ 配線が耐蝕性合金、多結晶シリコンまたは金
属シリサイドで形成されていることを特徴とする
特許請求の範囲第１項または第２項記載の半導体
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56004327A JPS57117268A (en) | 1981-01-14 | 1981-01-14 | Semiconductor device |
| US06/335,712 US4484212A (en) | 1981-01-14 | 1981-12-29 | Semiconductor device |
| GB8200156A GB2095902B (en) | 1981-01-14 | 1982-01-05 | Integrated semiconductor resistors |
| DE3200953A DE3200953C2 (de) | 1981-01-14 | 1982-01-14 | Halbleitervorrichtungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56004327A JPS57117268A (en) | 1981-01-14 | 1981-01-14 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57117268A JPS57117268A (en) | 1982-07-21 |
| JPH0130304B2 true JPH0130304B2 (ja) | 1989-06-19 |
Family
ID=11581349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56004327A Granted JPS57117268A (en) | 1981-01-14 | 1981-01-14 | Semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4484212A (ja) |
| JP (1) | JPS57117268A (ja) |
| DE (1) | DE3200953C2 (ja) |
| GB (1) | GB2095902B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168253A (ja) * | 1985-01-19 | 1986-07-29 | Sharp Corp | 高耐圧ｍｏｓ電界効果半導体装置 |
| EP0221351B1 (de) * | 1985-10-22 | 1991-09-25 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement |
| DE3641299A1 (de) * | 1986-12-03 | 1988-06-16 | Philips Patentverwaltung | Integrierte halbleiter-schaltung mit mehrlagenverdrahtung |
| DE3818719C2 (de) * | 1987-06-02 | 2000-03-23 | Sumitomo Electric Industries | Halbleitender Diamant vom n-Typ und Verfahren zu dessen Herstellung |
| US5062302A (en) * | 1988-04-29 | 1991-11-05 | Schlumberger Industries, Inc. | Laminated semiconductor sensor with overpressure protection |
| US4916514A (en) * | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
| US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
| JP2529396B2 (ja) * | 1989-06-15 | 1996-08-28 | 松下電子工業株式会社 | 半導体集積回路装置 |
| JP2750992B2 (ja) * | 1992-08-12 | 1998-05-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2778612B2 (ja) * | 1992-09-02 | 1998-07-23 | 日本電気株式会社 | 半導体装置 |
| JPH1154478A (ja) * | 1997-06-05 | 1999-02-26 | Tokai Rika Co Ltd | シリコン基板における陽極化成方法及び表面型の加速度センサの製造方法 |
| JP3926011B2 (ja) | 1997-12-24 | 2007-06-06 | 株式会社ルネサステクノロジ | 半導体装置の設計方法 |
| DE19852072C2 (de) | 1998-11-11 | 2001-10-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer stückweise im Substrat verlaufenden Verdrahtung |
| JP2001313293A (ja) * | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置 |
| JP4895431B2 (ja) * | 2001-03-30 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4333714B2 (ja) * | 2006-08-31 | 2009-09-16 | セイコーエプソン株式会社 | 半導体装置の設計方法および半導体装置の設計プログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5060962A (ja) * | 1973-10-08 | 1975-05-26 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2288372A1 (fr) * | 1974-10-18 | 1976-05-14 | Thomson Csf | Element de memoires a semi-conducteurs et memoires formees de matrices de tels elements |
| JPS53984A (en) * | 1976-06-25 | 1978-01-07 | Agency Of Ind Science & Technol | Integrated circuit element |
| US4398207A (en) * | 1976-08-24 | 1983-08-09 | Intel Corporation | MOS Digital-to-analog converter with resistor chain using compensating "dummy" metal contacts |
| US4215333A (en) * | 1978-10-02 | 1980-07-29 | National Semiconductor Corporation | Resistor termination |
| JPS5811750B2 (ja) * | 1979-06-04 | 1983-03-04 | 株式会社日立製作所 | 高耐圧抵抗素子 |
| EP0035361B1 (en) * | 1980-02-27 | 1983-07-27 | Fujitsu Limited | Semiconductor device using resistors each formed of one or more basic resistors of the same pattern |
-
1981
- 1981-01-14 JP JP56004327A patent/JPS57117268A/ja active Granted
- 1981-12-29 US US06/335,712 patent/US4484212A/en not_active Expired - Lifetime
-
1982
- 1982-01-05 GB GB8200156A patent/GB2095902B/en not_active Expired
- 1982-01-14 DE DE3200953A patent/DE3200953C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5060962A (ja) * | 1973-10-08 | 1975-05-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4484212A (en) | 1984-11-20 |
| JPS57117268A (en) | 1982-07-21 |
| GB2095902B (en) | 1985-02-20 |
| DE3200953C2 (de) | 1987-01-08 |
| GB2095902A (en) | 1982-10-06 |
| DE3200953A1 (de) | 1982-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0130304B2 (ja) | ||
| US6313537B1 (en) | Semiconductor device having multi-layered pad and a manufacturing method thereof | |
| US4163246A (en) | Semiconductor integrated circuit device employing a polycrystalline silicon as a wiring layer | |
| EP0096455B1 (en) | Multilayer interconnection structure for semiconductor device | |
| JP3109478B2 (ja) | 半導体装置 | |
| JPH10214893A (ja) | 半導体集積回路装置 | |
| JP2522837B2 (ja) | ウエハ・スケ―ル半導体装置 | |
| JPS63143845A (ja) | 半導体集積回路装置 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPS59188153A (ja) | 多層配線を有する電子回路装置の製造方法 | |
| JP2630845B2 (ja) | 半導体集積回路 | |
| JPS6352470B2 (ja) | ||
| JP2869978B2 (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61134053A (ja) | 半導体集積回路装置 | |
| JPH03200331A (ja) | 半導体集積回路 | |
| JPH0661288A (ja) | 半導体集積回路の配線方法 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JP2002151516A (ja) | 半導体装置及びその製造方法 | |
| JPH047835A (ja) | 配線部材の製造方法 | |
| JPS60137051A (ja) | 半導体装置 | |
| JPH01124240A (ja) | 半導体素子の配線形成方法 | |
| JPH028462B2 (ja) | ||
| JPH04302166A (ja) | 半導体装置の製造方法 |