JPH01171306A - 電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は低電圧化を可能にした電源回路に関するもので
ある。

従来の技術 近年、電子機器の動作電圧の低電圧化が進み、それに応
じて低電圧の電源回路が重要になりつつある。

従来の低電圧回路を第２図に示す。

第２図において、１は入力電圧（Ｖｃｃ）の印加される
入力端子、２は出力電圧（Ｖｏ）が出力される出力端子
、３は接地端子である。４は入力電圧（Ｖｃｃ）により
定電流を発生する低電流回路であり、トランジスタＱｓ
、Ｑｓと抵抗Ｒ４で構成されている。５は帰還機能を有
する出力電圧設定回路であり、出力トランジスタＱ４と
、そのベース電流を帰還制御する制御用のトランジスタ
Ｑ３と出力電圧設定用の抵抗Ｒ２で構成されている。６
は入力電圧（Ｖｃｃ）とは無関係に出力電圧設定回路５
から一定電流を引き抜き、上記出力電圧設定用の抵抗Ｒ
２に常に一定の電流を流して出力電圧を一定値に保つバ
ンドギャップ回路であり、トランジスタＱ１と、マルチ
エミッタのトランジスタＱ２と、抵抗Ｒ１，Ｒ３で構成
されている。

上記構成において、入力端子１に入力電圧（Ｖｃｃ）が
印加されると、トランジスタＱｅ、抵抗Ｒ４に電流が流
れ、それに応じてトランジスタＱ５にも同一の電流が流
れる。トランジスタＱ５のコレクタ電流は出力トランジ
スタＱ４のベースに流れこみ出力トランジスタＱ４をオ
ンにする。その結果出力トランジスタＱ４のコレクタ、
エミッタを通じて電流が流れ、そのエミッタ電流が抵抗
Ｒ２を通じて制御用のトランジスタＱ３のベースに流れ
こむ。このため、制御用のトランジスタＱ３がオンし、
出力トランジスタＱ４をカットオフする方向に駆動する
。すると出力トランジスタＱ４のエミッタ電流が減少し
、今度は制御用のトランジスタＱ３がカットオフ方向に
駆動し、再び出力トランジスタＱ４をオンにする。この
ような帰還制御により出力電圧設定回路５は安定状態に
なる。

この状態でバンドギャップ回路６は、トランジスタＱ１
．Ｑ２のベース、エミッタ間電圧の差を利用し、抵抗Ｒ
３の値によって決まる一定電流を出力電圧設定回路５よ
り引き抜く。このような動作により、最終的に出力電圧
設定回路５の抵抗Ｒ２の両端電圧と制御用のトランジス
タＱ３のベース。

エミッタ間電圧で決まる出力電圧（ＶＯ）が出力端子２
に出力される。

以上の動作を数式を用いて説明すると次のようになる。

各トランジスタのｈＦＥを無限大、バンドギャップ回路
６のトランジスタＱ＋とＱ２のエミツタ面積比を１：Ｎ
とし第２図より方程式を立てると次のようになる。

Ｖｏ＝　１２　・Ｒ２＋　ＶＢＥ３　　　　　−−（３
）ここで未知数はＲ１，Ｒ２，Ｒ３１Ｉ　ｌ＋　Ｉ　２
である。

以下（１）〜（５）式を変形し出力電圧（Ｖｏ）を求め
る。

（１）を変形して り２）を変形して （６）式−（７）式を行うと り８）式より （９〉式に（４）、　（５）式を代入すると（３）式に
（１０）式を代入すると ・・・・・・〈１１〉 （１１）式を整理すると （１２〉式が第２図に示す電源回路の出力電圧（Ｖｏ）
を示す。

必要に応じて（１２）式のＲ１ｒ　Ｒ２、Ｒ３を変更す
ることによって出力電圧（Ｖｏ）の値を任意に設定する
ことができる。

発明が解決しようとする問題点 しかしながら上記の従来の構成では、出力電圧設定回路
５の出力トランジスタＱ４としてＮＰＮトランジスタを
用いているため、設定した出力電圧（ＶＯ）よりＶＢＥ
４　＋　ＶＣＥ５　（ＶｓＥ４ハ出力トランジスタＱ４
のベース、エミッタ間電圧、ＶＣＥ５はトランジスタＱ
５のコレクタ、エミッタ間電圧）以上高い、入力電圧（
Ｖｃｃ）を加えないと、設定した出力電圧（Ｖｏ）を出
力することができないという欠点を有していた。

本発明は上記従来の問題点を解決するもので設定出力電
圧（Ｖｏ）にできるだけ近いレベルの入力電圧（Ｖｃｃ
）で出力電圧（Ｖｏ）を安定に供給することのできる電
源回路を提供することを目的とする。

問題点を解決するための手段 この目的を達成するために本発明の電源回路は、出力電
圧設定回路の出力トランジスタをＰＮＰトランジスタで
構成し、このＰＮＰ　トランジスタを帰還制御して、一
定の出力電圧を得るようにしたものである。

作用 このようにすれば設定出力電圧より、ＰＮＰ　トランジ
スタのエミッタ、コレクタ間電圧だけ高い入力電圧を加
えることにより、設定出力電圧を安定に出力することが
できる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例における電源回路の回路図を
示すものである。

第１図において、第２図と同一機能の部分には同一符号
を付けて説明を省略する。定電流回路７にはトランジス
タＱ７が追加されている。また、出力電圧設定回路８の
出力トランジスタＱ８はＰＮＰトランジスタで構成され
ており、そのエミッタが、出力端子１に、コレクタが出
力端子２に接続されている。上記出力トランジスタＱ８
のベースには帰還制御用のＮＰＮトランジスタＱ９が接
続されており、そのコレクタ、ベースに定電流回路７の
トランジスタＱ５．０７からそれぞれ動作電流が供給さ
れる。また制御用のトランジスタＱ３のコレクタが制御
用のトランジスタＱ９のベースに接続されている。

入力端子１に入力電圧（Ｖｃｃ）が印加されると、トラ
ンジスタＱ６、抵抗Ｒ４に電流が流れ、それに応じてト
ランジスタＱ５．Ｑ７に同一の電流が流れる。トランジ
スタＱ７のコレクタ電流は制御用のトランジスタＱ９の
ベースに流れこみ、このトランジスタＱ９をオンにする
。その結果、出力トランジスタＱ８のベース電位が下が
り、出力トランジスタＱ８がオンとなる。出力トランジ
スタＱ８がオンになると、そのエミッタ、コレクタを介
して制御用のトランジスタＱ３がオンし、制御用のトラ
ンジスタＱ８がオフする。このような帰還制御により出
力電圧設定回路８は安定状態となる。

この状態でバンドギャップ回路６は、従来例と同様の動
作によってトランジスタＱｌＩ　Ｑ２のベース、エミッ
タ間電圧の差を利用し、抵抗Ｒ３の値によって決まる一
定電流を出力電圧設定回路より引き抜く。このような動
作により出力電圧設定回路より決まる出力電圧（Ｖｏ）
が出力端子２に出力される。

以上の動作を数式を用いて説明すると次のようになる。

ここでも各トランジスタのｈＦＥを無限大、バンドギャ
ップ回路６のトランジスタＱ１とＱ２のエミツタ面積比
を１：Ｎ七し第１図より方程式を立てると次のようにな
る。

ＶＯ＝　１２　・Ｒ２＋　ＶＢＥ３　　　　　−−（１
５）ここで未知数はＲ１，Ｒ２，Ｒ３，Ｉｌ、１２であ
る。

以下（１３）〜（１７）式を、出力電圧（Ｖｏ）を求め
る式に変形する。

（１３）式を変形して （１４）式を変形して （１８）式−（１９）式を行うと （２１）式に（１６）、　（１７）式を代入すると（１
５）式に（２２）式を代入すると ・・・・・・（２３） （２３）式を整理すると （２４）式が第１図の実施例の電源回路の出力電圧（Ｖ
ｏ）を示す。必要に応じて（２４）式の常数を変更する
ことによって出力電圧（Ｖｏ）の値を任意に設定するこ
とができる。

（２４）式と前述の（１２）式とを比較すれば明らかな
ように、第１図の実施例においても、第２図の従来例と
同様の出力電圧（Ｖｏ）を安定に供給することができる
。

発明の効果 本発明は出力電圧設定回路′の出力トランジスタをＰＮ
Ｐ　トランジスタで構成したものであるから設定出力電
圧より上記出力トランジスタのエミッタ、コレクタ間電
圧だけ高い入力電圧を加えることにより設定出力電圧を
安定に供給することができ、ＩＣの低電圧に適するもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例電源回路の回路図、第２図は
従来例電源回路の回路図である。 １・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・接地端子、６・・・・・・バンドギャップ
回路、７・・・・・・定電流回路、８・・・・・・出力
電圧設定回路、Ｑｓ、　Ｑｓ・・・・・・帰還制御用の
トランジスタ、Ｑｓ・・・・・・出力トランジスタ、Ｒ
２・・・・・・出力電圧設定用の抵抗。 代理人の氏名　弁理士　中尾敏男　ほか１名／−−−人
力堝ｊｒ（Ｖｃｅ） ２−一一あ１節１子　（Ｖｏシ ３−ｊ４り也立品菩（θ〜Ｄジ ロー　バンド千イップ回路 第２図

Claims (1)

【特許請求の範囲】
1. 入力端子と、出力端子と、上記入力端子に接続された入
   力電圧により定電流を発生する定電流回路と、エミッタ
   が上記入力端子に接続され、コレクタが上記出力端子に
   接続されたＰＮＰトランジスタからなる出力トランジス
   タと、上記出力トランジスタのベースに接続されかつ上
   記定電流回路の出力電流により上記出力トランジスタを
   帰還制御する制御用トランジスタと、上記出力トランジ
   スタのコレクタと上記制御用トランジスタの間に接続さ
   れた出力電圧設定用の抵抗とからなる出力電圧設定回路
   と上記出力電圧設定用の抵抗から一定電流を引き抜く、
   バンドギャップ回路とを備えた電源回路。