JPH01134616A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、クロック制御技術さらには２以上のクロッ
ク信号を有する半導体集積回路におけるクロック信号の
切換技術に適用して特に有効な技術に関し、例えばシス
テム動作用の発振回路の他に時計用の発振回、路を有す
るマイクロコンピュータに利用して有効な技術に関する
。

［従来の技術］ マイクロコンピュータやＩＣを使った計算機等では、シ
ステムの動作用クロック信号（以下システム・クロック
と称する）を作るために、水晶振動子のような発振子を
用いた発振回路が設けられている。このようなデータ処
理システムにおいては１例えばシステムが間歇動作する
ような場合、原発振を停止させることによりＣＰＵ　（
マイクロプロセッサ）やメモリ等の状態を一時的に停止
させることによって、消費電力を減らすことができる。

そこで、外部からの制御信号やＣＰＵがらの命令によっ
て、クロックを停めてシステムを停止させるホールト機
能が設けられることがある。

しかしながら、時計機能を有するマイクロコンピュータ
等のＬＳＩでは、時計用と原発振用とで発振回路を共用
させると、時計を止めるわけにいかないので、上記のよ
うな低消費電力モードを実現することができない。そこ
で、従来、時計用には、３２．７６８ｋＨｚの水晶発振
回路を、また原発振（４００ｋＨｚ程度）用には安価な
ＣＲ発振回路もしくはセラミック振動子を用いた発振回
路を用いるようにした２つの発振回路を有するマイクロ
コンピュータも提供されている（例えば、［株］日立製
作所が、昭和５９年６月に発行した「日立４ビツト１チ
ツプマイクロコンピユータシステム、ＨＭＣ８４０シリ
ーズ、ＬＣＤ−Ｉｎユーザーズマニュアル」第三版、第
４．第２４．第２５頁参照）。

しかしながら、上記のようなマイクロコンピュータにお
いては、原発振を止めて低消費電力モードに移り、次に
再び原発振側の発振回路を起動させてシステムを動作さ
せる際に１発振回路の不安定な発振信号によりシステム
が誤動作されるおそれがある。そのため、発振再開の際
に適当な発振安定待ち時間を設けて、発振が安定してか
らシステム・クロックを形成してやる必要があった。ま
た、原発振は時計用に比べて周波数が高いため、発振安
定待ち時間が必要以上に長いとその分消費電力が多くな
ってしまうという問題点があった。

そこで、システム・クロック用原発振を停止させる代わ
りに、クロック切換回路を設け、２つの発振回路を常に
動かしておいて、必要に応じてクロックを切り換えるよ
うにした発明が提案されている（特願昭６０−２０９９
６０号）。

［発明が解決しようとする問題点コ しかしながら、２種類のクロックを有する従来のシング
ルチップマイコンにおいては、時計用クロックとシステ
ム・クロックが互いに無関係につまり非同期で形成され
ており、しかも時計用クロックの原発振の周波数は例え
ば３２．７６８　ｋＨｚのような周波数であり、４　Ｍ
　Ｈｚのようなシステムクロックの周波数と整数比にな
っていなかった。

そのため、２つのクロックの切換えの際に同期をとるこ
とができず、極端にパルス幅の狭いクロックが形成され
てシステムが誤動作されるおそれがあるという不都合が
あった。

この発明の目的は、発振周波数の異なる２つの発振回路
を内蔵したマイクロコンピュータにおいて、システムの
動作に悪影響を与えることなくクロックを切り換えて、
低消費電力モードを実現できるようなりロック切換え技
術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、クロック切換え回路と、このクロック切換え
回路によりいずれのクロックを使用するか指定するため
のフラグと、上記クロック切換え回路により選択された
クロックをシステムに対して供給するか否か示すフラグ
を設け、上記フラグを割込み信号あるいはプログラムの
命令によって設定できるようにし、通常の動作モードか
ら低消費電力モードへ移行するとき、あるいはその逆の
モード変換の際に、−旦すべてのクロックを遮断するス
トップモードを経由させ、その間にクロックの切換えを
行うようにした。

［作用］ 上記した手段によれば、クロックの切換えの際に一旦す
べてのクロックがなくなるため、クロック相互の同期を
とる必要がなくなり、何らシステムに誤動作を起こすこ
となく、標準動作モードから低消費電力モードあるいは
その逆の方向への移行が行えるようになる。

［実施例］ 以下１本発明をシングルチップマイコンに適用した場合
の一実施例を、第１図および第２図を用いて説明する。

特に制限されないが、図中鎖線Ａで囲まれた各回路ブロ
ックは単結晶シリコン基板のような一個の半導体チップ
上において形成される。

この実施例のシングルチップマイコンは、システム・ク
ロック用の発振回路０ＳＣ０と、時計用クロックの発振
回路０８Ｃ２の２つの発振回路を備えており、発振回路
Ｏ２０工には例えばセラミック振動子１ａが、また発振
回路０８Ｃ２には水晶振動子１ｂがそれぞれ外付けされ
ている。

発振回路０８０１で発生された４ＭＨｚのようなシステ
ム・クロックの原発振信号φＯ８Ｃおよび発振回路○Ｓ
Ｃ１で発生された３２．７６８ｋＨｚのような時計用ク
ロックの原発振信号φＣＬはマルチプレクサＭＰＸに供
給され、クロック指定用のフラグＦＬＧよの設定状態に
応じていず汎か一方のクロックが選択され、クロックパ
ルス発生回路ＣＰＧに対して供給される。

クロックパルス発生回路ＣＰＧは、上記マルチプレクサ
ＭＰＸを介して供給された発振信号φＯｓｃまたはφＣ
Ｌを分周したり加工したりして、適当な周波数で互いに
位相の異なる何種類かの内部クロックφ１．φ２．φ、
・・・・等を形成する。形成された各内部クロックφ１
．φ２．φ、・・・・は、プログラムの格納されたＲＯ
ＭとこのプログラムＲＯＭから命令を順次読み出すため
のプログラムカウンタと、読み出された命令コードをデ
コードしてマイクロコンピュータ内部の各回路に対する
制御信号を形成する命令デコーダとからなる制御部Ｃ０
ＮＴおよび各種レジスタ類やＡＬＵ　（演算論理）、ワ
ークエリアとなるＲＡＭ等からなる実行部ＥＸＥＣに供
給される。なお、上記制御部Ｃ０ＮＴ内のプログラムカ
ウンタおよび実行部ＥＸＥＣはバスＢＵＳを介して入出
力ポートＩ１０に接続されている。

この実施例では、ストップ命令と称する適当な命令によ
って設定可能なストップフラグＦＬＧ２が設けられ、こ
のストップフラグＦＬＧ２の内容を示す状態信号が上記
クロックパルス発生回路ＣＰＧに供給され、その入口に
設けられているゲートを制御するようにされている。具
体的には、ストップ命令によりフラグＦＬＧ２に“１”
がセットされると、システム・クロック用の発振回路Ｏ
８Ｃ□の発振動作が停止されるとともに、マルチプレク
サＭＰＸからクロックパルス発生回路ＣＰ″　　　　　
　Ｇへのクロックの供給が遮断され、内部クロックφ０
．φ２．φ、・・・・を−切発生しないモード（以下、
ストップモードと称する）になる。そのため。

システムは全く動作しない停止状態となる。

一方、このストップモードから脱出するため、時計用ク
ロックの原発振信号φＣＬを分周する分周回路ＤＶＤか
らの信号に基づきタイマ割込み信号ｌＮＴ１を発生する
タイマ割込み回路ＴＩＣが設けられている。このタイマ
割込み回路ＴＩＣからの割込み信号ＩＮＴ工は、前記ス
トップフラグＦＬＧ２に供給され、これを０″にクリア
させるとともに、フラグＦＬＧ□に対しても供給されて
、これをセットさせる。フラグＦＬＧ□がセットされる
と、その状態信号を受けるマルチプレクサＭＰＸは、シ
ステムクロックの原発振信号φＯ８ｃの代わりに時計用
クロックの原発振信号φＣＬをクロックパルス発生回路
ＣＰＧに対して供給するようになる。これによって、シ
ステムはφＣしに基づいて形成された周波数の低いクロ
ックで動作され、時計機能のための加算等の演算を行う
低消費電力モードとなる。

一方、この実施例では、外部からの割込み信号ＩＮＴ２
を受は付ける外部割込み制御回路ＥＩＣが設けられてお
り、ストップモードで外部割込み信号ＩＮＴ□が入って
来ると、発振回路０ＳＣ０における発振が開始されると
ともにストップフラグＦＬＧ、とフラグＦＬＧ１がクリ
アされるようになっている。フラグＦＬＧ□がクリアさ
れるとマルチプレクサＭＰＸは、システム・クロックの
原発振信号φＯ５ｃをクロックパルス発生回路ＣＰＧに
供給するようになる。これによって、システムはクロッ
クパルス発生回路ＣＰＧで形成された周波数の高いクロ
ックで高速動作される標準動作モードとなる。

第２図には、上記実施例におけるモードの遷移状態が示
されている。

第２図より明らかなように、上記実施例では、通常のシ
ステムプログラムの実行の最後、あるいは低消費電力モ
ードにおける時計動作のためのプログラムの最後に、そ
れぞれストップ命令を実行することによりシステム・ク
ロックが一切消滅したストップモードに移る。しかる後
１割込みによってストップモードから抜は出して、フラ
グＦＬＧ工の内容に応じて低消費電力モードまたは標準
動作モードへ移行する。

従って、標準動作モードから低消費電力モードへ移る際
、あるいはその逆のモード移行の際に、突然クロックφ
ｏｓｃからφＣＬまたはφＣＬからφｏｓｃ八切りへわ
ることがない。そのため、極端に短いクロックパルスが
形成されてシステムが誤動作されるようなことがなくな
る。

上記実施例では、低消費電力モードから移行したストッ
プモード中、外部からの割込み信号ＩＮＴ２が入って来
る前にタイマ割込みＩＮＴ工が入った場合にはストップ
モードから再び低消費電力モードへ移行する。

また、上記実施例のクロック切換え回路では。

フラグＦＬＧ□が内部バスＷＢ、ＲＢに接続されており
、命令によってフラグＦＬＧ１の内容を設定できるよう
になっている。従って、ストップ命令の実行の際等に予
めフラグＦ　Ｌ　Ｇ　、の内容を任意に設定しておくこ
とにより、次の割込み信号が入って来たときに、標準動
作モードのような第１のモードまたは低消費電力モード
のような第２のモードのいずれか所望のモードに移行さ
せるようにすることができる。

なお、上記実施例では、ストップモードおよび低消費電
力モード中システム・クロック側の発振回路Ｏ２０工の
動作を停止させるようにしているが１発振回路は動作さ
せたまま、クロックの切換えとクロックの遮断・供給を
制御することで、標準動作モードから低消費電力モード
への移行またはその逆の移行を実行させるようにしても
よい。

また、上記実施例におけるフラグＦＬＧ工とフラグＦＬ
Ｇ２は、それ自身単独で構成されていてもよいが、コン
トロールレジスタの１ビツトあるいはＲＡＭの中の任意
の１ビツトを割り当てて使用するようにしてもよい。

以上説明したように上記実施例は、発振周波数の異なる
２つの発振回路を内蔵したマイクロコンピュータにおい
て、クロック切換え回路と、このクロック切換え回路に
よりいずれのクロックを使用するか指定するためのフラ
グと、上記クロック切換え回路により選択されたクロッ
クをシステムに対して供給するか否か示すフラグを設け
、上記フラグを割込み信号あるいはプログラムの命令に
よって設定できるようにし、通常の動作モードから低消
費電力モードへ移行するとき、あるいはその逆のモード
変換の際に、−旦すべてのクロックを遮断するストップ
モードを経由させ、その間にクロックの切換えを行うよ
うにしたので、クロックの切換えの際に一旦すべてのク
ロックがなくなるため、クロック相互の同期をとる必要
がなくなり、何らシステムに誤動作を起こすことなく、
標準動作モードから低消費電力モードあるいはその逆の
方向への移行が行えるという作用により、システムの動
作に悪影響を与えることなくクロックを切り換えて、低
消費電力モードを実現することができるという効果があ
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。・例えば上記実施例では
、クロックを発生する発振回路が２つ設けられているマ
イクロコンピュータについて説明したが１発生されるク
ロックが３種類以上のものにも適用することができる。

また、ストップ命令によりセットされ全クロックの停止
状態を示すストップフラグと、クロック停止解除後に供
給すべきクロックの種類すなわち解除後に移行するモー
ドの方向を示すクロック指定フラグの２つのフラグを用
いてモードの制御を行っているが、２つの動作モードを
交互に繰り返すようなシステムにおいてはクロックを指
定するフラグを省略し、ストップ命令もしくは割込みに
基づいてマルチプレクサＭＰＸを切り換えるようにして
もよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である低消費電力モードを
有するシングルチップマイコンに適用したものについて
説明したが、この発明はそれに限定されるものでなく、
発振周波数の異なる２以上の発振回路を有する集積回路
一般に利用することができる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち１発振周波数の異なる２つの発振回路を内蔵し
たマイクロコンピュータにおいて、システムの動作に悪
影響を与えることなくクロックを切り換えて、低消費電
力モードを実現することができる。

【図面の簡単な説明】

第１図は、本発明をシングルチップマイコンに適用した
場合の一実施例を示すブロック図、第２図は、本発明を
適用したマイクロコンピュータにおけるモードの遷移状
態を示す説明図である。 Ａ・・・・半導体チップ（マイクロコンピュータ）、ｏ
ｓｃ、、ｏｓｃ２・・・・発振回路、Ｃ０ＮＴ・・・・
制御部、ＥＸＥＣ・・・・実行部、ＭＰＸ・・・・切換
回路（マルチプレクサ）、ＣＰＧ・・・・クロックパル
ス発生回路、ＤＶＤ・・・・分周回路、ＦＬＧｌ・・・
・クロック指定フラグ、ＦＬＧ２・・・・ストップフラ
グ、ＴＩＣ・・・・タイマ割込み制御回路、ＥＩＣ・・
・・外部割込み制御回路。

Claims (1)

1. 【特許請求の範囲】 １、発振周波数の異なる２つの発振回路と、発振回路か
   らの発振信号もしくはそれを分周した信号を分周、加工
   してシステムの動作に必要なクロックパルスを形成する
   クロックパルス発生回路に対して上記２つの発振回路の
   いずれか一方の発振信号を選択的に供給するための切換
   え手段を備えた集積回路において、クロックパルスの発
   生に使用する発振信号を指定するための第１のフラグも
   しくはレジスタと、システムに対してクロックを供給す
   るか遮断するか指定する第２のフラグもしくはレジスタ
   が設けられてなることを特徴とする発振回路を備えた集
   積回路。 ２、上記第２のフラグもしくはレジスタは、特定の命令
   によって設定可能にされてなることを特徴とする特許請
   求の範囲第１項記載の発振回路を備えた集積回路。 ３、上記第２のフラグにより設定されたクロック停止状
   態は、タイマ割込みまたは外部からの割込み信号によっ
   て解除されるようにされてなることを特徴とする特許請
   求の範囲第１項もしくは第２項記載の発振回路を備えた
   集積回路。 ４、上記発掘回路の一方は、制御信号によって発振の停
   止、起動が可能に構成されてなることを特徴とする特許
   請求の範囲第１項、第２項もしくは第３項記載の発振回
   路を備えた集積回路。