JPH01108734A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01108734A JPH01108734A JP62266964A JP26696487A JPH01108734A JP H01108734 A JPH01108734 A JP H01108734A JP 62266964 A JP62266964 A JP 62266964A JP 26696487 A JP26696487 A JP 26696487A JP H01108734 A JPH01108734 A JP H01108734A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- chip
- printed wiring
- board
- deterioration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000005219 brazing Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 17
- 230000006866 deterioration Effects 0.000 abstract description 16
- 230000004907 flux Effects 0.000 abstract description 6
- 239000012212 insulator Substances 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000003466 welding Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関し、特に半導体用ステムに配線
用印刷配線板を固着させた半導体装置に係わる。
用印刷配線板を固着させた半導体装置に係わる。
［従来の技術］
従来、半導体装置としては、第３図及び第４図に示すも
のが知られている。ここで、第３因は従来の半導体装置
の概略を示す斜視図、第４図は第３図の部分拡大断面図
である。
のが知られている。ここで、第３因は従来の半導体装置
の概略を示す斜視図、第４図は第３図の部分拡大断面図
である。
図中の１は、上下に貫通する開口部２を有する金属ベー
スである。この金属ベース１の開口部２には、ピン挿入
用の貫通孔を有した絶縁体３が充填されている。前記金
属ベース１上には、表面に配線パターン４ａが形成され
た環状の印刷配線板４が設けられている。この配線板４
の中央部（開口部）には、図示しないチップが設けられ
ている。
スである。この金属ベース１の開口部２には、ピン挿入
用の貫通孔を有した絶縁体３が充填されている。前記金
属ベース１上には、表面に配線パターン４ａが形成され
た環状の印刷配線板４が設けられている。この配線板４
の中央部（開口部）には、図示しないチップが設けられ
ている。
このチップの周Ｉｌｌには、該チップ表面に設けられた
パッド部（図示せず）に接続されたワイヤ溶着用の端子
が設けられている。前記金属ベース１及び配線板４には
、ピン５が金属ベース１の開口部２に充填された絶縁体
３を貫通ししかも前記配線板４の表面から露出するよう
に設けられている。
パッド部（図示せず）に接続されたワイヤ溶着用の端子
が設けられている。前記金属ベース１及び配線板４には
、ピン５が金属ベース１の開口部２に充填された絶縁体
３を貫通ししかも前記配線板４の表面から露出するよう
に設けられている。
前記ピン５の頂面及びその周辺には、半田等の口ウ材Ｉ
６が被覆されている。このＯつ材ｌ１６は前記配線パタ
ーン４ａの一端に接続され、該配線パターン４ａの他端
と前記チップ周辺の端子とはボンディングワイヤ（図示
せず）によって接続されている。
６が被覆されている。このＯつ材ｌ１６は前記配線パタ
ーン４ａの一端に接続され、該配線パターン４ａの他端
と前記チップ周辺の端子とはボンディングワイヤ（図示
せず）によって接続されている。
［発明が解決しようとする問題点］
しかしながら、従来の半導体装置によれば、金属ベース
１及び印刷配線板４を貫通するピン５の頂面及びその周
辺を半田等のロウ材層６により被覆する構造となってい
るため、ロウ材層６の中に含まれているフラックスやガ
スがワイヤ固着部に流れ出し、ワイヤ固着部の機械的強
度の劣化、電気的特性の劣化、熱的安定性の劣化などの
原因となる。
１及び印刷配線板４を貫通するピン５の頂面及びその周
辺を半田等のロウ材層６により被覆する構造となってい
るため、ロウ材層６の中に含まれているフラックスやガ
スがワイヤ固着部に流れ出し、ワイヤ固着部の機械的強
度の劣化、電気的特性の劣化、熱的安定性の劣化などの
原因となる。
本発明は上記事情に鑑みてなされたもので、ロウ材層中
に含まれるフラックスやガスがチップ周辺の端子部に流
出するのを防止し、ワイヤ固着部の機械的強度の劣化や
電気的特性の劣化、熱的安定性の劣化等を回避し得る半
導体装置を提供することを目的とする。
に含まれるフラックスやガスがチップ周辺の端子部に流
出するのを防止し、ワイヤ固着部の機械的強度の劣化や
電気的特性の劣化、熱的安定性の劣化等を回避し得る半
導体装置を提供することを目的とする。
【問題点を解決するための手段と作用〕本発明は、金属
ベースと、この金属ベース内に設けられたピン゛挿入用
の絶縁性筒体と、前記金属ベース上に設けられた環状の
印刷配線板と、この印刷配線板の開口部に配置され周辺
に溶着用の端子を有したチップと、前記金属ベース及び
印刷配線板に該印刷配線板表面に露出するように貫通し
て設けられたピンと、これらピンを覆うロウ材層と、こ
れらロウ材層と前記チップ周辺の端子を接続するボンデ
ィングワイヤと、前記印刷配線板上でかつ該印刷配線板
の開口部と前記ロウ材１ＩｌｌＩｌに設けられた環状の
堤とを具備することを要旨とする。
ベースと、この金属ベース内に設けられたピン゛挿入用
の絶縁性筒体と、前記金属ベース上に設けられた環状の
印刷配線板と、この印刷配線板の開口部に配置され周辺
に溶着用の端子を有したチップと、前記金属ベース及び
印刷配線板に該印刷配線板表面に露出するように貫通し
て設けられたピンと、これらピンを覆うロウ材層と、こ
れらロウ材層と前記チップ周辺の端子を接続するボンデ
ィングワイヤと、前記印刷配線板上でかつ該印刷配線板
の開口部と前記ロウ材１ＩｌｌＩｌに設けられた環状の
堤とを具備することを要旨とする。
本発明に係る環状の堤は、例えば印刷配線板の形成に用
いられるレジストなどを用いてもよい。
いられるレジストなどを用いてもよい。
本発明によれば、印刷配線板の開口部と前記ロウ材層部
に環状の堤を設けることにより、ロウ材層中に含まれる
フラックスやガスがワイヤ固着部に流出するのを防止し
、もってワイヤ固着部の機械的強度の劣化や電気特性の
劣化、熱的安定性の劣化などを回避出来る。
に環状の堤を設けることにより、ロウ材層中に含まれる
フラックスやガスがワイヤ固着部に流出するのを防止し
、もってワイヤ固着部の機械的強度の劣化や電気特性の
劣化、熱的安定性の劣化などを回避出来る。
［実施例］
以下、本発明の一実施例を第１図及び第２図を参照して
説明する。ここで、第１図は本発明に係る半導体装置の
平面図、第２１は第１図のｘ−Ｘ線に沿う断面図である
。
説明する。ここで、第１図は本発明に係る半導体装置の
平面図、第２１は第１図のｘ−Ｘ線に沿う断面図である
。
図中の１１は、上下に貫通する開口部１２を有する金属
ベースである。この金属ベース１１の開口部１２には、
ピン挿入用の貫通孔を有した絶縁体１３が充填されてい
る。前記金属ベース１１上には、表面に配線パターン１
４ａが形成された環状の印−配線板１４が設けられてい
る。この配線板１４の中央部（開口部）には、チップ１
５が設けられている。このチップ１５の周辺には、該チ
ップ１５表面に設けられたパッド部（図示せず）と接続
するワイヤ溶着用の端子１６が設けられている。前記金
属ベース１１及び配線板１４には、ピン１７が金属ベー
ス１１の開口部１２に充填された絶縁体１３を貫通しし
かも前記配線板１４の表面から露出するように設けられ
ている。前記ピン１７の馬面及びその周辺には、半田等
のロウ材層１８が被覆されている。このロウ材層１８は
前記配線パターン１４ａの一端に接続され、該配線パタ
ーン１４ａの他端と前記チップ周辺の端子１６とはボン
ディングワイヤ１９によって接続されている。前記印刷
配線板１４の開口部１４ａと前記ロウ材層１８ｍの前記
印刷配線板１４上には、例えばレジストからなる環状の
堤２０が設けられている。かかる堤２０は、例えば印刷
配線板１４上にレジスト膜を作った後に一度に形成され
る。
ベースである。この金属ベース１１の開口部１２には、
ピン挿入用の貫通孔を有した絶縁体１３が充填されてい
る。前記金属ベース１１上には、表面に配線パターン１
４ａが形成された環状の印−配線板１４が設けられてい
る。この配線板１４の中央部（開口部）には、チップ１
５が設けられている。このチップ１５の周辺には、該チ
ップ１５表面に設けられたパッド部（図示せず）と接続
するワイヤ溶着用の端子１６が設けられている。前記金
属ベース１１及び配線板１４には、ピン１７が金属ベー
ス１１の開口部１２に充填された絶縁体１３を貫通しし
かも前記配線板１４の表面から露出するように設けられ
ている。前記ピン１７の馬面及びその周辺には、半田等
のロウ材層１８が被覆されている。このロウ材層１８は
前記配線パターン１４ａの一端に接続され、該配線パタ
ーン１４ａの他端と前記チップ周辺の端子１６とはボン
ディングワイヤ１９によって接続されている。前記印刷
配線板１４の開口部１４ａと前記ロウ材層１８ｍの前記
印刷配線板１４上には、例えばレジストからなる環状の
堤２０が設けられている。かかる堤２０は、例えば印刷
配線板１４上にレジスト膜を作った後に一度に形成され
る。
しかして、上記実施例に係る半導体装置によれば、前記
印刷配線板１４の開口部１４ａと前記ロウ材層１８ｍの
前記印刷配線板１４上に、例えばレジストからなる環状
の堤２０を設けた構造となっているため、堤２０により
ロウ材層１８の溶融時に発生するフラックスや酸化物の
ガスの流れが前記ワイヤ固着部Ａに流れるのを阻止でき
る。従って、ワイヤ固着部の機械的強度の劣化、電気的
特性の劣化及び熱的安定性の劣化等を防止でき、良好な
ワイヤポンディング性を保持し得る。
印刷配線板１４の開口部１４ａと前記ロウ材層１８ｍの
前記印刷配線板１４上に、例えばレジストからなる環状
の堤２０を設けた構造となっているため、堤２０により
ロウ材層１８の溶融時に発生するフラックスや酸化物の
ガスの流れが前記ワイヤ固着部Ａに流れるのを阻止でき
る。従って、ワイヤ固着部の機械的強度の劣化、電気的
特性の劣化及び熱的安定性の劣化等を防止でき、良好な
ワイヤポンディング性を保持し得る。
なお、上記実施例では、堤をレジストにより形成した場
合について述べたが、これに限定されず、フィルム、テ
ープなどの絶縁物を用いてもよい。
合について述べたが、これに限定されず、フィルム、テ
ープなどの絶縁物を用いてもよい。
「発明の効果」
以上詳述した如く本発明によれば、ロウ材層の溶融時に
発生するフラックスや酸化物のガスがワイヤ固着部に流
れるのを阻止し、もってワイヤ固着部の機械的強度の劣
化、電気的特性の劣化及び熱的安定性の劣化等を防止し
得る半導体装置を提供できる。
発生するフラックスや酸化物のガスがワイヤ固着部に流
れるのを阻止し、もってワイヤ固着部の機械的強度の劣
化、電気的特性の劣化及び熱的安定性の劣化等を防止し
得る半導体装置を提供できる。
第１図は本発明の一実施例に係る半導体装置の平面図、
第２図は第１図のｘ−Ｘ線に沿う断面図、第３図は従来
の半導体装置の概略を示す斜視図、第４図は第３図の部
分拡大断面図である。 １１・・・金属ベース、１２・・・開口部゛、１３−・
・絶縁体、１４・・・印刷配線板、１４ａ・・・配線パ
ターン、１５・・・チップ、ｉａ−・・端子、１７−・
・リード、１８・・・ロウ材層、１９・・・ボンディン
グワイヤ、２０−・・堤。 １１１図 第２図
第２図は第１図のｘ−Ｘ線に沿う断面図、第３図は従来
の半導体装置の概略を示す斜視図、第４図は第３図の部
分拡大断面図である。 １１・・・金属ベース、１２・・・開口部゛、１３−・
・絶縁体、１４・・・印刷配線板、１４ａ・・・配線パ
ターン、１５・・・チップ、ｉａ−・・端子、１７−・
・リード、１８・・・ロウ材層、１９・・・ボンディン
グワイヤ、２０−・・堤。 １１１図 第２図
Claims (1)
- 金属ベースと、この金属ベース内に設けられたピン挿
入用の絶縁性筒体と、前記金属ベース上に設けられた環
状の印刷配線板と、この印刷配線板の開口部に配置され
周辺に溶着用の端子を有したチップと、前記金属ベース
及び印刷配線板に該印刷配線板表面に露出するように貫
通して設けられたピンと、これらピンを覆うロウ材層と
、これらロウ材層と前記チップ周辺の端子を接続するボ
ンディングワイヤと、前記印刷配線板上でかつ該印刷配
線板の関口部と前記ロウ材層間に設けられた環状の堤と
を具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266964A JPH01108734A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62266964A JPH01108734A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01108734A true JPH01108734A (ja) | 1989-04-26 |
Family
ID=17438151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62266964A Pending JPH01108734A (ja) | 1987-10-22 | 1987-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01108734A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923956A (en) * | 1996-01-30 | 1999-07-13 | Nec Corporation | Method of securing a semiconductor chip on a base plate and structure thereof |
| US7309916B2 (en) | 2004-07-14 | 2007-12-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method for its manufacture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144837B2 (ja) * | 1980-10-29 | 1986-10-04 | Mitsubishi Kakoki Kk |
-
1987
- 1987-10-22 JP JP62266964A patent/JPH01108734A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144837B2 (ja) * | 1980-10-29 | 1986-10-04 | Mitsubishi Kakoki Kk |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923956A (en) * | 1996-01-30 | 1999-07-13 | Nec Corporation | Method of securing a semiconductor chip on a base plate and structure thereof |
| US7309916B2 (en) | 2004-07-14 | 2007-12-18 | Samsung Electronics Co., Ltd. | Semiconductor package and method for its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201305B1 (en) | Making solder ball mounting pads on substrates | |
| KR960019670A (ko) | 반도체칩 패키지 및 그의 제조 방법 | |
| JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
| TWI786632B (zh) | 線圈裝置 | |
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| KR20030075384A (ko) | 칩 패키지 및 그 제조방법 | |
| JPH01108734A (ja) | 半導体装置 | |
| JP7172050B2 (ja) | 電子部品および電子回路モジュール | |
| JPH0239097B2 (ja) | ||
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JPH03163808A (ja) | インダクタンス部品 | |
| JPH0661609A (ja) | 回路基板 | |
| JPH0794845A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH06112395A (ja) | 混成集積回路装置 | |
| JPH0745980Y2 (ja) | 回路基板 | |
| JP2587804B2 (ja) | 半導体装置 | |
| JPS62176112A (ja) | 高周波コイル | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPS61222138A (ja) | 混成集積回路 | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| JPS5980957A (ja) | 半導体装置 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| TWM625777U (zh) | 記憶模組之改良結構 | |
| JPH03256395A (ja) | 電子装置 | |
| JPH0749823Y2 (ja) | 回路基板 |