JPS61222138A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS61222138A
JPS61222138A JP6295185A JP6295185A JPS61222138A JP S61222138 A JPS61222138 A JP S61222138A JP 6295185 A JP6295185 A JP 6295185A JP 6295185 A JP6295185 A JP 6295185A JP S61222138 A JPS61222138 A JP S61222138A
Authority
JP
Japan
Prior art keywords
protective film
hybrid integrated
integrated circuit
conductor
printed conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6295185A
Other languages
English (en)
Inventor
Satoshi Nakao
中尾　悟至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6295185A priority Critical patent/JPS61222138A/ja
Publication of JPS61222138A publication Critical patent/JPS61222138A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は銅（Ｃｕ　）等の印刷導体表面に金属部品を半
田付けする混成集積回路の構造に関する。
〔発明の技術的背景〕
混成集積回路、特に厚膜混成集積回路において印刷導体
の一部にポンディングパッド等の金属部品を半田付けす
る場合には、その半田付は部分のパターンは一般に第４
図に示すような構造となっている。
通常、基板３上に形成されたＣｕ等の印刷導体１の表面
は、厚膜基板の表面を保護するための薄いガラスコート
による保護膜２により被覆されている。そこでこの印刷
導体１の半田付番プじたい部分にだけ半田付は可能なよ
うに、保護膜２を取り除いて導体表面を露出させる。こ
の露出部分にポンディングパッド等の金属部品４を半田
５を用いて接着させる。
第５図はこのようにして露出部分３に金属部品４を半田
付けした状態を示す断面図である。厚膜混成集積回路の
場合には、印刷導体１が印刷される基板３としてセラミ
ック等が使用される場合が多い。
〔背景技術の問題点〕
このような従来の厚ＰＩＡ混成集積回路において、温度
が上昇した場合を考えると、基板３を構成するセラミッ
クは熱膨張率が小さく、また金属部品４、半田５および
印刷導体１＠の金属は熱ｒＮ服率が大きい。このため温
度の上昇によって第６図に矢印で示すように変位が発生
する。ここで、図中に点線で示した部分が熱膨張により
変位した状態である。
この熱膨張時の応力は、金属部品４の最も端の部分Ａに
おいて最も大きくなる。従って温度の上昇および下降が
繰り返されると、Ａ部の印刷導体１が疲労しついにはオ
ーブン（断線）してしまうことがある。これを避けるた
め従来は、応力を緩和するための措置として、第７図お
よび第８図に示すように保護膜２と金属部品４との距離
りを長くし、半田５の裾７が長くなるようにしていた。
また、第９図に示すように金ａｖＡ品４の形状を円形と
することにより、実質的に保護膜２と金属部品４との距
離が大きくなるような工夫をこらしていた。
しかしながら、上記のいずれの方法も単に応力が緩和さ
れるだけであるため寿命が多少のびるだけでムリ、いず
れは印刷導体１が劣化して断線してしまう。また、半田
５の裾７を長くするためのスペースが余分に必要となり
、従って集積度が上がらないという欠点がある。さらに
、距離りを大きくすると、第８図に示すように金属部品
４が４′の位置までずれて半田付番プされてしまうとい
う危険性もあった。
（発明の目的） 本発明は上述した従来技術の欠点を改善するためになさ
れたもので、金属部品の半田付けに際して余分なスペー
スを必要とせず、しかも位置ずれをおこずことなく、さ
らに熱膨張による劣化に伴なう印刷導体の１ｌｉ１ａ等
をおこすことのない混成集積回路を提供することを目的
とする。
（発明の概要） 上記の目的を達成するため本発明は、印刷導体表面に被
覆された保護膜を所定゛の部分だけ取り除いて導体表面
を露出さゼ、この露出部分に金ｊＩ部品を半田付する混
成集積回路であって、保ｒ！１膜の一部が金属部品と導
体表面との間に介在するように、保ｌ！膜を金属部品の
外側の被覆部分から延在させた混成集積回路を提供する
ものである。
〔発明の実施例〕
以下、本発明のいくつかの実施例を添付図面の第１図乃
至第３図を参照して説明する。
第１図は一実施例を示す混成集積回路の平面図および断
面図であり、（ａ）は平面図を、（ｂ）は図中のｂ−ｂ
’翰にそって切断した断面、図を、（Ｃ）は図中のｃ−
ｃ’線にそって切断した断面図をそれぞれ示している。
また、第２図は第１図（ａ）のｂ−ｂ’線断面の斜視図
である。
保１ＩＩＩ１２の一部を図中に記＠１０で示すごとく、
金Ｒ部品４と印刷導体１との間に介在させるように延長
する。温度の上ＦＪＦＭによって発生する応力は、金属
部品４の周辺部すなわち第１図（ａ）−にジグザグ線で
示した部分へにおいて最大となり、中心部すなわち第１
図（ａ）の部分Ｂでは最少になる。このことは、第４図
の従来装置においても、第１図の本発明装置においても
同様である。
従って第１図（ａ）にジグザグ線で示した周辺部Ａの部
分においては、応力により印刷導体１が劣化し断線する
ことがある。しかしながらその中心部Ｂの部分では応力
がほとんど発生しないため、劣化がおこらず従って断線
も発生しない。言い換えれば、金属部品４の下に延びる
保ｒｆｉｌＩ２の下の印８１導体１は断線することなく
、金属部品４の中心部の直下にまで延びている。このよ
うに保１［２の一部を金Ｒ’ＰＩＩ品４の下面に延在せ
しめた状態で金属部品４の半田付けを施ずことにより、
その延在せしめた保護ｗＡ２の下側および周辺部分での
印刷導体の断線を防止することができる。
第３図（ａ）および第３図（ｂ）はこの発明の他の実施
例を示したものである。そして、第３図（ａ）では保護
膜２の延在部分１０を金属部品が搭載される印刷導体１
のコーナ部分から形成した場合を示している。この実施
例の場合においても、図中のＢ部では応力の発生が無い
ため断線が発生しない。
第３図（ｂ）は延在部分１０’、１０″を２カ所設けた
実施例である。この場合、保護１１Ａ２の２つの延在部
分１０′を中心部において互いに接続してもよいし、延
在部分１０″のように互いに離しておいてらよい。いず
れにしても、金属部品４の中心部分においては応力の発
生が少ないため、この部分での断線は発生しない。
なお、延在部分の形状は特にこの実施例に限定されるも
のではなく、その延在部分が金属部品の搭載部の中央ま
で到達するように形成されていればよく、その本数も何
本であってもかまわない。
ただし、余り多くの延在部分Ｂを設けると金！＆部品と
印刷導体１との半田付は面積が小ざくなってしまうため
、適当な本数にするのが望ましい。
また、金属部品には半田メッキ銅や半田メッキ鉄が用い
られるが、これに限らずどのような金属であってもよい
。さらに、そのサイズ、形状は、リード線を接続するた
めの直径２履程度の円形のものや、パワートランジスタ
をマウントするための１辺８履程度の方形のものなど、
種々のものがある。
（発明の効果） 以上の如く本発明では、保護膜の一部を金属部品と印刷
導体との接触部分の界面に介在させるように延長して金
属部品を半田付けするようにしたので、熱膨１瓜によっ
て生じる応力が起因する印刷導体の断線を防ぐことがで
きる。また、余分なスペースを必要としないため、集積
度の古い混成集積回路を実現することが可能である。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図および断面図、
第２図はその断面を示す斜視図、第３図は本発明の他の
実施例を示す平面図、第４図および第５図は従来の混成
集積回路の半田付は部分の構造を示す平面図および断面
図、第６図は従来の混成集積回路による劣化モードを説
明するための混成集積回路の半田付は部分の断面図、第
７図乃至第９図は従来の混成集積回路による応力緩和を
図るための手段を説明する断面図および平面図である。 １・・・印刷導体、２・・・保護膜、３・・・基板（セ
ラミック板）、４・・・金属部品、５・・・半田、１０
゜１０’、１０″・・・保護膜の延在部分。 出願人代理人　　猪　　股　　　　　清ろ２　図 も３図（０）　　　　ら４図 朽３　図（ｂ）　　　　　　も５　図 ６６　図 ル ６７　図 ら８　図

Claims (1)

    【特許請求の範囲】
  1. 　印刷導体表面に被覆された保護膜を所定の部分だけ取
    り除いて前記導体表面を露出させ、この露出部分に金属
    部品を半田付けする混成集積回路において、前記保護膜
    の一部が前記金属部品と前記導体表面との間に介在する
    ように、前記保護膜を前記金属部品の外側の被覆部分か
    ら延在せしめたことを特徴とする混成集積回路。
JP6295185A 1985-03-27 1985-03-27 混成集積回路 Pending JPS61222138A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6295185A JPS61222138A (ja) 1985-03-27 1985-03-27 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6295185A JPS61222138A (ja) 1985-03-27 1985-03-27 混成集積回路

Publications (1)

Publication Number Publication Date
JPS61222138A true JPS61222138A (ja) 1986-10-02

Family

ID=13215133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6295185A Pending JPS61222138A (ja) 1985-03-27 1985-03-27 混成集積回路

Country Status (1)

Country Link
JP (1) JPS61222138A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197334U (ja) * 1987-06-10 1988-12-19
JPH02137069U (ja) * 1989-04-15 1990-11-15

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197334U (ja) * 1987-06-10 1988-12-19
JPH02137069U (ja) * 1989-04-15 1990-11-15

Similar Documents

Publication Publication Date Title
US6339260B1 (en) Wire arrayed chip size package
JPH06295939A (ja) 半導体装置
JPH11354680A (ja) プリント配線基板とこれを用いた半導体パッケージ
JPH09260436A (ja) 半導体装置
JP2568748B2 (ja) 半導体装置
JPH07147347A (ja) 集積回路装置
US6833512B2 (en) Substrate board structure
JPH04233244A (ja) 集積回路アセンブリ
JPS61222138A (ja) 混成集積回路
JPS6114666B2 (ja)
US5256903A (en) Plastic encapsulated semiconductor device
JP2001118951A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JPH0410429A (ja) 半導体装置
JPH0666351B2 (ja) 半導体集積回路
JP2786047B2 (ja) 樹脂封止型半導体装置
JP3589941B2 (ja) 半導体装置
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
JP2822446B2 (ja) 混成集積回路装置
JPH05206622A (ja) プリント配線板
JPH05190586A (ja) 半導体装置
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置
JPH0380599A (ja) 電子回路モジュール
JPH02139880A (ja) 集積回路接続器