JP7439240B2 - 積層コンデンサ - Google Patents

積層コンデンサ Download PDF

Info

Publication number
JP7439240B2
JP7439240B2 JP2022512728A JP2022512728A JP7439240B2 JP 7439240 B2 JP7439240 B2 JP 7439240B2 JP 2022512728 A JP2022512728 A JP 2022512728A JP 2022512728 A JP2022512728 A JP 2022512728A JP 7439240 B2 JP7439240 B2 JP 7439240B2
Authority
JP
Japan
Prior art keywords
layer
electrodes
multilayer capacitor
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022512728A
Other languages
English (en)
Other versions
JP2022545518A (ja
Inventor
トルステン バイエル,
ミヒャエル ショスマン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
TDK Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Electronics AG filed Critical TDK Electronics AG
Publication of JP2022545518A publication Critical patent/JP2022545518A/ja
Priority to JP2023152103A priority Critical patent/JP2023169319A/ja
Application granted granted Critical
Publication of JP7439240B2 publication Critical patent/JP7439240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、誘電体層と、その間に配置された電極とを含む、セラミック系の積層コンデンサに関する。
積層コンデンサの例は、従来技術から当業者に知られている。
圧電特性を有するセラミック系の積層コンデンサでは、一般に、コンデンサ電圧が印加されると、電気セラミック材料の変形が生じる。
周期的な変形は、材料疲労につながり、その結果、セラミック材料の破損につながる可能性がある。
更に、既知の積層コンデンサは、使用において、種々の更なる技術的課題を有している。
したがって、本発明の課題は、改善された材料特性、及び、改善された幾何学的形状を有する積層コンデンサを提供することである。
当該課題は、少なくとも部分的に、請求項1で開示された積層コンデンサによって解決される。
更なる実施形態は、更なる請求項から見て取ることができる。
少なくとも2つのセグメントを有するコンデンサ素子を含む積層コンデンサが開示される。セグメントは、セラミックから成る誘電体層と、その間に配置された電極層とを有し、それらは層順で重なり合って配置されている。この場合、電極層は、少なくとも第1及び第2の電極を含む異なる電極を含む。
異なる電極、すなわち例えば第1及び第2の電極は、アクティブ領域においてオーバーラップしている。異なる電極がオーバーラップしない領域は、パッシブ領域と呼ばれる。
パッシブ領域では、例えば、同じ種類の電極のみが、すなわち、第1の電極のみ若しくは第2の電極のみ、又は、任意の他の統一された種類の電極のみが、オーバーラップしている。
付加的に又は代替的に、パッシブ領域は、電極が配置されていないコンデンサ素子の領域であることができる。そのような領域は、例えば、コンデンサ素子の外面に隣接する周縁領域であることができる。これは、電極が、大抵の場合、コンデンサ素子の幅全体に亘っては延びていないためである。
コンデンサ素子の内部には、複数のセグメントが積層方向に重なり合って配置されており、2つのセグメントの最も外側の誘電体層は、結合領域を形成しており、当該結合領域において、セグメントは、層平面に対して平行に互いに強固に結合されている。結合領域は、例えば、上側セグメントの最も下の誘電体層と、下側セグメントの最も上の誘電体層とによって形成される。
2つの誘電体層は、例えば焼結によって互いに強固に結合されている。重なり合って配置されたセグメントを共に焼結することにより、隣接する誘電体層が、物理的に及び化学的に互いに結合される。
任意の数のセグメントを互いに結合することができる。その場合、それぞれ2つのセグメントの間に、1つの結合領域が形成されている。
結合領域は、電極に対して平行な平面内に配置された応力緩和領域を含む。応力緩和領域は、少なくともコンデンサのパッシブ領域全体を占める。
応力緩和領域では、セグメントの結合は弱められるか又は中断されている。応力緩和領域により、積層コンデンサ内の機械的な応力が小さく保たれる。その場合、セグメントの厚さは、好ましくは、セグメント内の機械な応力がコンデンサ内の亀裂の発生をもたらさない程度に小さい。
好ましくは、この弱化は、コンデンサの磁界方向に対応する積層方向において、顕著である。弱化は、間隙を形成することによって、又は、異なる弾性率の材料、好ましくはより小さな弾性率値の材料を使用することによって、達成することができる。代替的に、弱化は、セラミックと比較してより硬い又はより脆い材料を挿入することによって、達成することができる。荷重が負荷された場合、この材料は破損する可能性がある。
このような機械的な応力は、例えば、コンデンサ電圧が印加された場合に生じる。特に、アクティブ領域とパッシブ領域との間の機械的な応力が予想され得る。なぜなら、これらは、異なる態様で電気的に負荷を受けるからである。コンデンサの内部に応力緩和領域が設けられていない場合、そのような電圧は、妨害されることなくコンデンサ全体に亘って加算されるであろう。
セグメントの結合の弱化又は中断により、特にパッシブ領域において、機械的な応力が、コンデンサ内に破損又は亀裂が生じるような態様で加算されることが回避される。
一実施形態において、応力緩和領域は、セグメントの間の層平面に対して平行な領域として形成されており、当該層平面内において、セグメントは、互いに強固に結合されていない。
これにより、セグメント間の結合の上述した弱化を、容易に達成することができる。
一実施形態において、応力緩和領域は構造化されている。特に、応力緩和領域は、少なくとも1つの凹部を有することができる。例えば、この凹部の内部には結合領域が形成されており、当該結合領域において、セグメントが、互いに強固に結合、特に互いに強固に焼結されている。
一実施形態において、応力緩和領域は、セグメント間の間隙として形成されている。
特に、異なるセグメントの誘電体層は、応力緩和領域において、互いに隔てられていることができる。誘電体層は、応力緩和領域において、互いに隣接しており、互いに結合されていないか、又は、部分的にのみ結合されているか、又は、低減された付着強度でのみ結合されていることができる。
少なくとも1つの実施形態において、セグメント間の間隙の幅は、誘電体層の厚さよりも小さい。コンデンサ素子の個々の層平面は、通常、それぞれ同じ層厚を有する。
積層コンデンサの一実施形態において、応力緩和領域は、その弾性率が誘電体層の弾性率とは異なる材料を含む。
積層コンデンサを製造するために、グリーンシート、特にセラミック製グリーンシートが、誘電体層を形成するために準備される。後にセグメントの外側の誘電体層を形成する少なくとも1つのグリーンシートの上に、例えば有機又は無機材料を含む第1のペーストが、塗布され、例えば印刷される。第1のペーストは、好ましくは、応力緩和領域が設けられる部位にのみ塗布される。
後にセグメントの内側の誘電体層を形成する別のグリーンシートの上に、電極材料のための第2の金属ペーストが印刷される。印刷及び層形成は、積層体内の電極が交互に互いに僅かにオフセットして塗布されるように行うことができ、それにより、これらの電極は、後に、櫛状に、それぞれの出口面の一方の側において、接触させることができる。
グリーンシートは、積層体を形成するように配置され、当該積層体は焼結される。好ましくは、第1のペーストは、当該第1のペーストが塗布される部位で誘電体層の共焼結が完全に又は部分的に妨げられるように形成されており、その結果、ここに応力緩和領域が形成される。
層形成されプレスされた積層体は、続いて、大量生産プロセスの場合、個々のコンデンサへと細分することができる。
切断の後、バラバラにされたコンデンサから、先ずバインダが焼き出される(脱バインダ)。その後、焼成プロセス(焼結)が行われる。その場合、セラミック粉末は、好ましくは900℃~1200℃の温度で焼結され、その最終的な、主に結晶状の構造を得る。個々の誘電体層は、プロセス中に結合して、モノリシック構造を形成する。重なり合って配置されたセグメントの誘電体層も、互いに強固に結合される。
この焼成プロセスによって初めて、セラミックは、その所望の誘電特性を得る。焼成プロセスの後に、洗浄ステップが続き、少なくとも1つの実施形態においては、外部接点の塗布が続く。
一実施形態において、応力緩和領域は、少なくともコンデンサ素子の外面に隣接する全ての領域に形成されている。
一実施形態において、応力緩和領域が外面からコンデンサ素子内へ達する深さは、応力緩和領域に隣接するセグメントの積層高さにほぼ等しい、又は、隣接するセグメント内の最も上及び最も下の電極の間の寸法である。隣接するセグメントは、通常、それぞれ同じ積層高さを有する。
更なる実施形態において、コンデンサの外面のパッシブ領域の深さは、隣接するセグメントの積層高さにほぼ等しい。
応力緩和領域が外面からコンデンサ素子内へ達する深さは、一実施形態において、コンデンサの外面のパッシブ領域の深さの2倍に相当する。したがって、応力緩和領域の深さは、パッシブ領域の深さに依存する。
応力緩和領域のそのような寸法により、亀裂又は類似した疲労現象がコンデンサ内に生じるような態様で機械的な応力が加算されることが、回避される。
付加的に又は代替的に、応力緩和領域は、一実施形態において、コンデンサ素子の外面に直に形成されない更なるセクションを含むことができる。応力緩和領域の寸法は、ここでも、少なくとも、前の段落で述べた寸法に対応すべきである。
一実施形態において、応力緩和領域は、少なくとも部分的に、異なる電極がオーバーラップする領域に配置されている。すなわち、応力緩和領域は、少なくとも部分的に、コンデンサ素子のアクティブ領域に形成されている。
この実施形態における応力緩和領域は、更に、コンデンサ素子のパッシブ領域に配置されている結合領域の全ての領域を含む。
そのようにして拡大された応力緩和領域は、個々のセグメントの間の機械的な応力を更に低減する。
一実施形態において、応力緩和領域は、コンデンサ素子の外面に隣接しない少なくとも1つのセクションを有する。
一実施形態において、結合領域は、互いに境界付けられた複数の応力緩和領域を含む。
一実施形態において、結合領域は、少なくとも部分的にコンデンサ素子の外面に隣接しない、互いに境界付けられた複数の応力緩和領域を含む。
最後に述べた3つの実施形態は、とりわけ、コンデンサ直径が大きい場合に有利である。
そのようにして拡大された応力緩和領域又は結合領域内の複数の応力緩和領域は、個々のセグメントの間の機械的な応力を更に低減する。
積層コンデンサの一実施形態において、第1及び第2の電極は、少なくとも部分的にオーバーラップしている。
そのオーバーラップ領域において、第1及び第2の電極はアクティブ領域を形成し、当該アクティブ領域においては、電界が作用し、したがって機械的な応力が誘電体層の内部で生成される。
一実施形態において、電極は、銅、銀、ニッケル、白金及びパラジウムから成る群のうちの1つ又は複数を含む。これらの金属は、とりわけ、それらの高い導電率の故に適している。
容易かつ安価な製造のためには、上述したように、積層コンデンサ全体を1つのステップで焼結することが好ましい。したがって、焼結プロセスは、個々の層が積層された後に行われる。
そのような方法を可能にするために、誘電体層に使用されるセラミックの焼結温度は、電極に使用される金属の溶融温度を超えてはならない。これは、適切な電極金属又は適切なセラミックを選択することにより、達成することができる。
少なくとも1つの実施形態において、その上でコンデンサ素子から電極が出る、コンデンサ素子の外面の上の出口面の上に、第1及び第2の電極の接触のための2つの別個の外部接点が塗布されている。
外部接点は、好ましくは、積層コンデンサの反対側の外面に塗布されている。
あり得る第3の又は更なる電極は、それに反して、外部接点によって接触されない。
積層コンデンサの一実施形態において、各セグメントは、少なくとも3つの異なる種類の電極層を含み、第1の電極層内には、第1及び第2の電極が対向して形成されていると共に、誘電性のセクションによって隔てられており、第2の電極層内には、第1の電極のみが形成されており、第3の電極層内には、第2の電極のみが形成されており、第1の電極層は、それぞれ、各セグメントの積層方向において最も外側の電極層を形成している。
第1及び第2の電極は、第1の電極層内で、積層コンデンサの積層方向に対して垂直な方向において対向している。電極層の間には、それぞれ、誘電体層が形成されている。
上述した実施形態の利点は、セグメントの外側セクション又は2つのセグメントの間に電界が生成されないことである。これは、第1及び第2の電極が、それぞれ、隣接する外部接点と同じ電気分極を有するためである。
更に、第1の電極層の電極は、セグメントの内部においても、部分的に、同じ電気分極の電極に隣接している。したがって、比較的大きな領域に、電界が形成されない。したがって、セグメントのアクティブ領域の内部の個々の層も、電界を有さない。
したがって、外部からコンデンサの内部への帯電粒子の望ましくない移動を回避することができる。これは、湿気によって誘発される材料変化に対するより高い安定性という利点を有する。
一実施形態において、積層コンデンサは、外部接点のうちのいずれとも接触していない少なくとも1つの第3の電極を含み、当該第3の電極層は、第1及び第2の電極とオーバーラップしている。
このような電極は「浮遊」電極(ドイツ語で「schwebende」電極)とも呼ばれる。
一実施形態において、積層コンデンサは、コンデンサ素子の外面のうちのいずれとも隣接していない少なくとも1つの第3の電極を含む。
好ましくは、積層コンデンサ、特に積層コンデンサの各セグメントは、多数の第1の電極と、多数の第2の電極と、多数の第3の電極とを有する。
一実施形態において、コンデンサは、2つのキャパシタンスの少なくとも1つの直列接続を有する。特に、第1のキャパシタンスは、少なくとも1つの第1の電極と少なくとも1つの第3の電極とのオーバーラップによって、第2のキャパシタンスは、少なくとも1つの第2の電極と少なくとも1つの第3の電極とのオーバーラップによって、それぞれ形成することができる。
一実施形態において、積層コンデンサは、コンデンサのパッシブ領域に配置されていると共に、異なる極性の電極とはオーバーラップしていない、更なる電極を含む。
したがって、これらの電極間に電界は生成されない。そのような電極は、パッシブ電極又はダミー電極と呼ばれる。
そのようなダミー電極により、典型的には、コンデンサ素子の内部で、電極を有する領域と電極を有さない領域との間に生じる機械的な応力が、低減される。
したがって、ダミー電極及び応力緩和領域を組み合わせて使用することにより、積層コンデンサ内の機械的な応力を最小限に抑え、コンデンサのロバスト性を向上させることができる。それにより、積層コンデンサの熱機械的及び電気的な負荷能力を最適化することができる。
更なる実施形態において、外部接点は、複層のスパッタ層を含み、当該スパッタ層は、クロム、ニッケル、及び、銀又は金のうち少なくとも1つから成る層を含み、当該層は、この順序で、出口面の上に塗布されている。
出口面の上に直に塗布されているクロム層は、スパッタ層の出口面への高い付着を可能にする。銀又は金から成る層は、高い導電率を有し、したがって、主に電極相互間の電気的接触のために機能する。上述したスパッタ層により、1つの種類の全ての電極が、電気的に互いに接続され、したがって並列に接続されることができる。
ニッケルから成る中間層は、拡散バリアとして機能する。
例えば、全てが同じ第1の面でコンデンサ素子から出る第1の電極の全ては、第1のスパッタ層を介して、電気的に互いに接続されることができる。更に、全てが第2の面で出る第2の電極の全ては、更なる第2のスパッタ層を介して電気的に接続されるか又は並列に接続されることができ、その結果、例えば、全ての第1の電極及び全ての第2の電極を含む積層体全体が、単一の積層コンデンサを形成する。
一実施形態において、外部接点は、更に、スパッタ層の上に塗布された目の細かい銅グリッドを含む。
銅グリッドは、スパッタ層全体を覆う。したがって、銅グリッドは、コンデンサ素子の機械的な変形の場合に、スパッタ層内での亀裂の形成又はスパッタ層の剥落さえも回避することができる。
一実施形態において、外部接点は、更に金属シートを含み、当該金属シートを介して、コンデンサ素子は外部へと接触される。金属シートは、スパッタ層の上に装着されている。
一実施形態において、金属シートは、はんだ付け接続によってスパッタ層の上に装着されている。
更なる実施形態において、金属シートは、焼結された銀層によってスパッタ層の上に塗布されている。
上述したスパッタ層は、通常、ナノメートル領域の厚さを有するが、銀層は、マイクロメートル領域の厚さを有する。スパッタ層全体を覆うそのような焼結された銀層は、コンデンサ素子が変形した場合にスパッタ層を束ね、例えばスパッタ層の剥落を防止する。
銀層は、更に、金属シートをスパッタ層に固定する。したがって、更なるはんだ付け接続は不要である。このために、銀がスパッタ層の上に塗布され、金属シートがその直ぐ上に配置される。金属シートが配置された後に初めて、銀層が可能な限り低い圧力で焼結される。
少なくとも1つの実施形態において、銀層は、約35%の残留気孔率が達成されるような低圧で焼結される。
そのような気孔率は、銀の導電率及び熱伝導率を僅かしか低下させないのに十分に小さい。その高い導電率及び熱伝導率の故に、銀層は、更に、金属シートのスパッタ層への良好な電気的接続を可能にする。しかしながら、それに加えて、上述した気孔率を有する銀は、熱機械的な応力緩和を確実にするのに十分に高い延性を有する。
更に、焼結された銀層は、例えば、はんだ付けされた層と比較して、機械的な又は熱機械的な荷重が負荷された場合に、より少ない材料疲労を示す。
焼結の場合のプロセス温度は、一般に、はんだ付けの場合よりも低いので、更に、発生する熱機械的な応力はより低くなり、当該プロセスは、比較的容易かつ安価に実施することができる。
純銀の場合の最大962℃の焼結された銀の高い融点は、銀層の高い温度安定性を保証し、これは、高温での更なるプロセスステップを可能にする。
一実施形態において、金属シートは、2つの銅層と、その間に配置されたインバー層とを含む。
銅は、特に良好な導電率及び熱伝導率を有する。
約1/3のニッケル及び2/3の鉄を有する鉄-ニッケル合金を、インバーと呼ぶ。この材料は、特に小さな熱膨張係数を有する。特に、熱膨張係数はセラミックの膨張係数に近い。銅との組み合わせにより、インバーの低い導電率にもかかわらず、接続接点の十分な導電率が保証され得る。
インバーに代えて、別の鉄-ニッケル合金又は鉄-ニッケル-コバルト合金を使用することもできる。
上述した金属シートを製造するために、例えば、銅層がインバーシートの上に敷き延ばされる。
銅層の外表面は、銅と焼結された銀層との間の接続を改善するために、銀メッキされてもよい。銀メッキは、一実施形態において、電気メッキによって塗布されている。
一実施形態において、外部接点の金属シートは、蛇行した幾何学的形状を有する銅層を含む。
銅層は、銀層の直ぐ上に塗布されている。銅層は、好ましくは、蛇行した格子状の幾何学的形状を有する。銅層は、銀メッキすることもできる。銀メッキは、好ましくは、電気メッキによって実施されている。銅層は、直接的に銀層と共に焼結されることができる。
銅は、その卓越した熱伝導率及び導電率の故に、好ましくは、コンデンサの外部接触のために使用される。
一実施形態において、積層コンデンサは、接触面に任意に組み付け及び分解され得る分離可能なコンデンサ素子を含み、接触面は、層平面及び外部接点に対して垂直に配置されている。
したがって、任意の大きさの積層コンデンサを柔軟に構築することができる。上述したコンデンサ素子は、画一的なサイズで大量生産され、その後、要求に応じて組み立てられることができる。
個々のコンデンサ素子の固定は、例えば、外面に装着された焼結された銀層を介して行うことができ、当該銀層は、全てのコンデンサ素子の外面に亘って延び、したがって、それらを束ねる。
一実施形態において、セラミックは反強誘電体である。
誘電体層は、圧電性の又は電歪性の挙動を示すことができ、その結果、電圧が積層コンデンサに印加される際、層の変形が発生する。
一実施形態において、セラミックは、チタン酸ジルコン酸鉛を含む。これは通常、ペロブスカイト構造で結晶化する。そのようなセラミックは、有利には上述した積層コンデンサで使用することができる反強誘電体である。
一実施形態において、セラミックは、以下の組成を有し、当該組成は、コンデンサで使用される場合に有利な特性を有する:
Pb(y-1.5a-0.5b+c+0.5d-0.5e-f)CaaAb(Zr1-xTix)(1-c-d-e-f)EcFedNbeWfO3
ここで、Aは、Na、K及びAgから成る群から選択され;Eは、Cu、Ni、Hf、Si及びMnから成る群から選択され;並びに、
0.05≦x≦0.3;
0<a<0.14;
0≦b≦0.12;
0≦c≦0.12;
0≦d≦0.12;
0≦e≦0.12;
0≦f≦0.12;
0.9≦y≦1.5、及び
0.001<b+c+d+e+f
が成り立つ。
上述したセラミックは、900℃~1200℃の低い焼結温度を有する。更に、セラミックは、高い安定性及び少ない材料疲労を特徴とする。
一実施形態において、セラミックは、以下の組成を有し、当該組成は、コンデンサで使用される場合に類似した有利な特性を有する:
Pb(1-1.5a-0.5b+1.5d+e+0.5f)AaEb(Zr1-xTix)(1-c-d-e-f)LidGeFefSicO3+ y PbO
ここで、
Aは、La、Nd、Y、Eu、Gd、Tb、Dy、Ho、Er及びYbから成る群から選択され、
Eは、Na、K及びAgから成る群から選択され、
Gは、Cu、Ni、Co及びMnから成る群から選択されており、
並びに、
0.1≦x≦0.3;
0<a≦0.12;
0≦b≦0.12;
0≦c≦0.12;
0≦d≦0.12;
0<e≦0.12;
0≦f≦0.12;
0≦y≦1、及び
0<b+d+e+f
が成り立つ。
更なる実施形態において、セラミックは、以下の組成を有し、当該組成は、コンデンサで使用される場合に類似した有利な特性を有する:
Pb(1-1.5a+e)Aa(Zr1-xTix)(1-c-e)EeSicO3+ y PbO
ここで、
Aは、La、Nd、Y、Eu、Gd、Tb、Dy、Ho、Er及びYbから成る群から選択され、
Eは、Cu及びNiから成る群から選択され、
並びに、
0.05≦x≦0.3;
0<a≦0.12;
0≦c≦0.12;
0.001≦e≦0.12、及び
0≦y<1
が成り立つ。
更なる実施形態において、セラミックは、チタン酸ストロンチウムナトリウム含む。そのようなセラミックも、有利には上述した積層コンデンサで使用することができる反強誘電体である。
一実施形態において、セラミックは、以下の組成を有し、当該組成は、コンデンサで使用される場合に有利な特性を有する:
[Pb(1-r)(BaxSryCaz)r](1-1.5a-1.5b-0.5c)(XaYb)Ac(Zr1-dTid)O3
ここで、X及びYは、それぞれ、La、Nd、Y、Eu、Gd、Tb、Dy、Ho、Er及び/又はYbから成る群から選択された希土類金属を表し;Aは、1価イオンを表し;
x+y+z=1
0≦x;
0≦y;
0≦z;
0<r≦0.3;
0<d≦1;
0<a≦0.2;
0≦b≦0.2、及び
0<c≦0.2
が成り立つ。
更なる実施形態において、セラミックは、以下の組成を有し、当該組成は、同様に、コンデンサで使用される場合に有利な特性を有する:
(BiaNabSrc)(MgdTi1-d)O3
ここで、
0.10≦a≦0.65;
0<b≦0.45;
0<c≦0.85;
0<d<0.20、及び
0.95≦a+b+c≦1.05
が成り立つ。
更なる実施形態において、セラミックは、以下の組成を有し、当該組成は、同様に、コンデンサで使用される場合に有利な特性を有する:
(BiaNabSrc)(ZndTi1-d)O3
ここで、
0.09≦a≦0.58、
0.09≦b≦0.42、
0.05≦c≦0.84;
0<d<0.08、及び
0.95≦a+b+c≦1.05
が成り立つ。
上述した組成に加えて、明示的に記述されない更なる組成が可能である。
上記の特性を有するコンデンサは、DCリンクコンデンサ又はスナバコンデンサとしての使用に適している。
コンデンサの特性の故に、DCリンクコンデンサとして使用される場合に追加のスナバコンデンサを省略することが、いくつかの用途において可能である。
上述したコンデンサの更なる用途は、フィルタコンデンサとしての使用である。その高周波特性により、干渉信号は、MHz領域に至るまで、十分に減衰され、フィルタリングされ得る。
以下において、本発明が、実施例に基づいて詳細に説明される。本発明は、記載された例に限定されない。
1つのセグメントに第1及び第2の電極を含む、積層コンデンサの本発明によるものではない第1の実施形態の概略側面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第2の実施例の概略側面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第2の実施例の概略上面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第3の実施例の概略側面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第3の実施例の概略上面図である。 2つのセグメントに第1、第2及び第3の電極を含む、積層コンデンサの第4の実施例の概略側面図である。 2つのセグメントに第1、第2及び第3の電極を含む、積層コンデンサの第4の実施例の概略上面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第5の実施例の概略側面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第5の実施例の概略上面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第6の実施例の概略側面図である。 2つのセグメントに第1及び第2の電極を含む、積層コンデンサの第6の実施例の概略上面図である。 2つのセグメントに第1~第6の電極を含む、積層コンデンサの第7の実施例の概略側面図である。 2つのセグメントに第1~第6の電極を含む、積層コンデンサの第7の実施例の概略上面図である。 2つのセグメントに第1及び第2並びに第4及び第5の電極を含む、積層コンデンサの第8の実施例の概略側面図である。 2つのセグメントに第1及び第2並びに第4及び第5の電極を含む、積層コンデンサの第8の実施例の概略上面図である。 外部接点を含む、積層コンデンサの第9の実施例の概略側面図である。 積層コンデンサの第9の実施例の外部接点の金属シートの概略側面図である。
図1は、積層コンデンサ1の第1の実施例を示す。図は、実質的にコンデンサ素子2の描写に限定されている。外部接点のような更なる構成要素は、図1には示されていない。
図示されたコンデンサ1は、積層コンデンサの本発明による例と同様に構築されているが、結合領域及び応力緩和領域を含まない。
コンデンサ素子2は、3つの第1の電極3と、3つの第2の電極4と、これらの電極の間又は周囲に配置された誘電体層5とを含む積層体を含んでいる。層は、規定された積層方向において、重なり合って配置されている。
第1の電極3及び第2の電極4は、2つの対向する側面において、直方体形状のコンデンサ素子2から出ている。これらの面は、第1及び第2の出口面6/7と呼ばれる。出口面6/7は、積層方向に対して垂直に配置されている。
出口面6/7において、それぞれ対を成す電極は、導電性の外部接点8を介して、互いに接続されている。外部接点8は、それぞれ出口面6/7の大部分を覆っている。他の実施例において、外部接点8は、出口面6/7のより小さな部分又は出口面6/7の全体を覆うこともできる。
電極3/4は、それぞれ対向する出口面7/6までは達していないので、結果的に積層コンデンサ1内には、区別し得る2つの領域が生じる。コンデンサ素子2の中央の領域では、第1及び第2の電極3/4がオーバーラップしている。これらの領域は、アクティブ領域9Aと呼ばれる。出口面に接する領域には、それぞれ第1の電極3のみ又は第2の電極4のみが存在する。これらの領域は、パッシブ領域9Bと呼ばれる。
出口面6/7に対して垂直かつ積層方向に対して垂直なコンデンサ素子2の2つの側面には、それぞれ電極のない領域が隣接している。これらの領域は、同様にパッシブ領域9Bと呼ばれる(図3参照)。
オーバーラップした電極3/4は、外部接点8を介して電圧が印加されると、コンデンサとして機能する。第1及び第2の電極3/4間の電圧により、積層コンデンサ1のアクティブ領域9Aには電界が作用する。
ここで、アクティブ領域9Aにおいても、積層高さ全体に亘って電界が存在する必要はないことに留意されたい。むしろ、電界は、異なる電気分極の電極間においてのみ、すなわち例えば第1及び第2の電極3/4間に配置された誘電体層5内で、作用する。内部電極と外部接点との間にも、電気分極が異なる場合には、電界が生成される。
本積層コンデンサ1の誘電体層5は、反強誘電性セラミック材料から成る。電界中では、セラミックの結晶構造のドメインの分極が引き起こされる。
電極は、銅、銀、ニッケル、パラジウム又は白金のような導電性材料から成る。
分極は、セラミック中に格子変形を引き起こす。格子変形に起因して、積層コンデンサ1の内部で機械的な応力が発生する。積層高さが小さいために、これらの機械的な応力は、第1の例では無視することができる。
実施例のセラミック材料は、ペロブスカイト型セラミックである。ペロブスカイト型セラミックは、通常、反強誘電特性を有する。請求項17~24のいずれか1つに対応するセラミックの組成により、更に、高い機械的な安定性及び長い耐用年数のような、コンデンサにとって有利な特性を達成することができる。
図2a及び2bに示された積層コンデンサ1は、実質的に第1の例の積層コンデンサ1に対応する。
図3の上面図では、出口面6/7に対して垂直かつ積層方向に対して垂直な、コンデンサ素子2の先に導入された側面10/11も、描写されている。
図1に示されたコンデンサに加えて、図2及び3のコンデンサは、第2のセグメントを有し、これらのセグメントは、積層方向において重なり合って配置されている。第2の実施例の個々のセグメントは、第1の例のセグメントに対応する。
セグメントは、結合領域12を介して結合されている。結合領域12の内部には、応力緩和領域13が存在する。したがって、第2の実施例は、クレームされた発明の実施形態である。第1の例の積層コンデンサ1に対応する第2の例の特徴及び特性については、改めて説明しない。
結合領域12は、コンデンサ素子2のセグメント2A及び2Bの誘電体層と同じ誘電性セラミック材料を含む。
結合領域12は、積層方向に重なり合って配置された、第1のセグメント2Aの最も下の誘電体層と、第2のセグメント2Bの最も上の誘電体層とを含む。結合領域12の内部に、電極はない。
結合領域の縁部には、コンデンサ素子2の外周全体に沿って、連続した応力緩和領域13がある。応力緩和領域13は、第1のセグメント2Aの最も下の誘電体層と第2のセグメント2Bの最も上の誘電体層との間に配置されている。
コンデンサ素子2の外面からコンデンサ素子2の最も内側の部位まで測った応力緩和領域13の深さは、好ましくは、セグメントの積層高さに対応する。
したがって、電界内におけるセラミックの変形に起因する機械的な応力がセグメントを越えて加算され、例えば材料内の亀裂をもたらすことがないことが、保障され得る。
応力緩和領域13は、積層コンデンサ1の全てのパッシブ領域9Bを含む。すなわち、応力緩和領域13は、結合領域12の内部において、1種類の電極のみを含むか又は電極を含まないセグメント内の全てのセクションに対して平行に配置されている。更に、応力緩和領域13は、部分的に、コンデンサ素子2のアクティブ領域9A内へ延びている。
積層方向から見ると、図3に示されているように、アクティブ領域9Aは長方形の形状を有している。パッシブ領域9Bは、アクティブ領域9Aを取り囲む長方形の枠を形成している。応力緩和領域13は、パッシブ領域9Bを取り囲み、更に部分的にアクティブ領域9Aとオーバーラップする長方形の枠を形成している。
応力緩和領域13は、積み重ねられた誘電体層5が、強固にではなく部分的にのみ互いに結合されている領域である。
第2の実施例によるそのような積層コンデンサ1を製造するために、誘電体層5を形成するための、ペロブスカイト型材料を含むセラミックグリーンシートが準備される。第2のセグメント2Bの最も上のグリーンシートの上に、有機材料を含む第1のペーストが印刷される。
更なるグリーンシートの上の所望の領域に、電極を形成するための第2の金属ペーストが印刷される。グリーンシートは1つの積層体を成すように配置され、当該積層体は焼結される。
第1の有機ペーストは、当該第1のペーストが塗布される部位において、誘電体層5の共焼結が完全に又は部分的に阻止されるように形成されており、その結果、ここに応力緩和領域13が形成される。
図4及び5は、積層コンデンサ1の本発明による更なる実施例を示す。
実施例3の本質的な特徴は、実施例2のものに対応する。これらの特徴については、改めて説明しない。
応力緩和領域13は、本例では、コンデンサ素子2の外周に沿った外側セクション13Aに加えて、コンデンサ素子2の出口面6/7に対して平行な外面の間を延びる内側セクション13Bを含む。この内側セクションの幅は、任意に変化させることができる。本実施例では、内側セクションの幅が外側セクションの幅を上回っている。
応力緩和領域13の内側セクションは、積層コンデンサ1のアクティブ領域9Aに対して完全に平行に配置されている。
応力緩和領域13のそのような付加的な内側セクションにより、コンデンサ1内に生じる機械的な応力の加算は、個々の層の寸法が大きく又は積層高さが高い場合であっても、効果的に回避され得る。
応力緩和領域13は、ここでは、積層方向に見た場合に、その長辺がクロスビームによって連結された長方形の枠の形状を有している。クロスビームは、応力緩和領域13の内側セクションに対応する。
コンデンサ1の第3の実施例の図示された構造においては、外部からコンデンサの内部への帯電粒子の望ましくない移動が生じ得ることに、留意すべきである。帯電粒子は、例えば、湿気に起因してコンデンサ1の外表面に存在する陽子であり得る。これは、最も上の第2の電極4Aと第1の外部接点との間で、コンデンサ1の最も外側の誘電体層5A内に電界が形成され得るためである。この効果は、外部接点が例えば塗布の際の誤差に起因してコンデンサ1の上面1Aの一部をも覆う場合に、更に強められ得る。
図6及び7には、積層コンデンサ1の第4の実施例が示され、その特徴は、部分的に前述の実施例の特徴と一致している。これらの特徴については、改めて説明しない。
前述の実施例とは異なり、第4の実施形態における積層コンデンサ1は、第1及び第2の電極に加えて、更に第3の電極14を含んでいる。第3の電極14は、コンデンサ素子2の外面に隣接しない、内側のいわゆる浮遊電極である。したがって、第3の電極14が外部から接触されることはない。
前述の実施例とは異なり、第1及び第2の電極3/4は、それぞれ同じ層平面内に配置されているが、更に誘電体セクションによって分離されている。
第1及び第2の電極を含む層平面の間に、第3の電極14を含む層平面が配置されている。
そのようにして、直列に接続された2つのコンデンサを含む積層コンデンサ1が形成される。第1及び第3の電極の間に形成される第1のコンデンサ1Bと、第3及び第2の電極の間に形成される第2のコンデンサ1Cである。
コンデンサ1B及び1Cの2つのアクティブ領域9Aの間にはパッシブ領域9Bが存在し、当該パッシブ領域には第3の電極14のみが存在し、したがって、異なる種類の電極がオーバーラップすることはない。
応力緩和領域13は、本実施例では、第3の実施例と同様に具現されている。したがって、応力緩和領域13は、コンデンサ素子2の外周に沿った外側セクションと、内側セクションとを含む。
付加的な内側セクションにより、更に、コンデンサ素子2のパッシブ領域9B全体が応力緩和領域13によって覆われる。更に、応力緩和領域13は、コンデンサ1B及び1Cの2つのアクティブ領域9Aの外側の領域へも延びている。
上述した第4の実施形態において有利なのは、更に、コンデンサ1の各セグメント2A/2Bの最も外側の第1又は第2の電極3A/4Aと、隣接する外部接点との間に、電界が生成されないことであり、これは、これらがそれぞれ同じ電気分極を有するためである。したがって、アクティブ領域9Aの内部の個々の層も、電界を有さない。
したがって、外部からコンデンサ1の内部への帯電粒子の望ましくない移動を回避することができる。そのような帯電粒子は、例えば、湿気に起因してコンデンサ1の外面に存在し得る陽子であり得る。
図8及び9は、積層コンデンサ1の第5の例を示す。前述の実施形態に対応する特徴については、改めて説明しない。
図示された積層コンデンサ1は、やはり第1及び第2の電極のみを含む。しかしながら、電極は異なる寸法を有する。第1の層平面内で、第1及び第2の電極が互いに対向して形成されており、それらは誘電性のセクションによって隔てられている。これらの第1の層平面は、第4の実施形態と同様に具現されている。
第1の層平面は、それぞれ、各セグメントの最初及び最後の層平面を形成する。第1及び第2の電極3B、4Bは、それぞれ、隣接する外部接点と同じ電気分極を有するので、ここでは、セグメント2A/2Bの外側セクション又は2つのセグメントの間に、電界は生成されない。
更に、電極3B及び4Bは、電極3A及び4Aとは異なり、コンデンサ1内においても、逆の電気分極の電極に隣接していない。したがって、比較的大きな領域に、電界が形成されない。したがって、アクティブ領域9Aの内部の個々の層も、電界を有さない。
上述した実施形態において有利なのは、やはり、コンデンサ1の各セグメント2A/2Bの最も外側の第1又は第2の電極3A/4A/3B/4Bと、隣接する外部接点との間に、電界が生成されないことであり、これは、これらがそれぞれ同じ電気分極を有するためである。したがって、外部からコンデンサ1の内部への帯電粒子の望ましくない移動を回避することができる。
これは、湿気によって誘発される材料変化に対するより大きな安定性という利点を有する。
第1の層平面における第1及び第2の電極の間の間隔は、少なくとも積層方向における誘電体層5の厚さに相当する。好ましくは、間隔は、この厚さの1.5~3倍である。これにより、例えば、第1の電極3Bから対向する第2の電極4Aへの直接的な電流を回避することができる。
この間隔により、第1の層平面における電極の最大寸法が設定されている。同じ電極の最小寸法は、コンデンサの外周に沿ったパッシブ領域9Bの深さに相当する。好ましくは、電極の深さは、この深さの少なくとも2倍に相当する。
それに加えて、第1の電極3のみが存在する第2の層平面と、第2の電極4のみが存在する第3の層平面とが存在する。これらの層平面において、それぞれの電極は、ほぼ反対側の出口面まで延びている。電極の反対側の出口面までの距離は、層平面の外周に沿ったパッシブ領域の深さに相当する。これらの層平面は、第3の実施形態と同様に製作されている。
第2及び第3の層平面は、交互に重なり合って配置されている。その間に、それぞれ誘電体層5がある。
結合領域12及び応力緩和領域13は、前述の例と同様に具現されている。応力緩和領域13は、外側のフレーム状のセクションと、内側のクロスビーム状のセクションとを含む。
外側のパッシブ領域9B及び内側のアクティブ領域9Aの一部は、図5に図示されているように、応力緩和領域13によって覆われる。
第4の実施例とは異なり、ここでは、コンデンサ素子2の中央にパッシブ領域9Bは存在しない。
図10及び11は、積層コンデンサ1の第6の実施例を示す。個々のセグメントは、第4の実施例と同様に具現されている。しかしながら、第6の実施例は、応力緩和領域13の形態において、第4の実施例とは異なる。
第4の実施例では、応力緩和領域13Aの外側セクションに加えて、コンデンサの内部に応力緩和領域13Bの単一のセクションのみが存在するが、第6の実施例は、内部に多数の異なるセクション13Bを有する。これらのセクション13Bの全ては、互いに又は応力緩和領域の外側セクション13Aに、接続されている。それらは、好ましくは、機械的な応力の均等な緩和が可能となるように、具現されている。応力緩和領域の内側セクション13Bは、互いに平行に配置されるか又は交差することができる。セクションの数並びにそれらの形状及び寸法は、任意に変化させることができる。
図12及び13は、積層コンデンサ1の更なる実施例を示す。実施例7は、実質的に実施例4に対応する。それは、第1、第2及び第3の電極3、4及び14を含む。
第4の実施例とは異なり、第7の実施例においては、更に、第4、第5及び第6の電極15、16及び17が形成されている。これらは、それ自体でアクティブ領域9Aを形成することなくパッシブ領域9Bを満たすダミー電極である。
第4及び第5の電極15及び16は、コンデンサ素子2の外側のパッシブ領域に配置されている。それらは、外部接点の近くに配置されており、それらに接触することができる。第4及び第5の電極は、同じ極性の電極とのみオーバーラップしているので、電界を生成しない。
第1の外部接点と接触している第4の電極15は、まさにその第4の電極15又は第1の電極3とのみオーバーラップする。
第2の外部接点と接触している第5の電極16は、まさにその第5の電極16又は第2の電極4とのみオーバーラップする。
第6の電極17は、第1及び第2の電極3及び4の間のコンデンサ素子2の中央で、第1及び第2の電極と同じ層平面内に配置されている。第6の電極17は、更なる第6の電極17及び第3の電極14とのみオーバーラップする。したがって、この領域では、異なる極性の異なる電極のオーバーラップが存在しないので、これもコンデンサ素子2のパッシブ領域9Bである。本実施例では、第6の電極は、積層方向にぴったりと重なり合って配置されている。
ダミー電極のアクティブ電極までの距離は、電界方向に対して垂直に、少なくとも誘電体層5の厚さに、好ましくは誘電体層5の厚さの1.5~3倍に相当する。
ダミー電極を使用することにより、典型的には電極を有する領域と電極を有さない領域との間に生じる機械的な応力及び機械的な歪み(Pressverzug)が、低減される。
したがって、ダミー電極及び応力緩和領域を使用することにより、積層コンデンサ1内の機械的な応力を最小限に抑え、コンデンサのロバスト性を向上させることができる。それにより、積層コンデンサ1の熱機械的及び電気的な負荷能力を最適化することができる。
図14及び15は、積層コンデンサ1の第8の実施例を示しており、それは、実質的に第5及び第7の実施例の組み合わせに相当する。
第1及び第2の電極3及び4に加えて、本実施例では、電極層の外周に沿って第4及び第5の電極15及び16が設けられている。第4及び第5の電極15及び16は、やはり第1及び第2の電極3及び4と同じ層にある。
第4及び第5の電極15、16は、実施例7と同様に、ダミー電極として形成されている。それらは、それぞれ、同じ極性の電極とのみオーバーラップしている。第4及び第5の電極15、16のアクティブ電極までの距離は、アクティブ電極とこれに対向するダミー電極との間の電流を回避するために、好ましくは、誘電体層5の厚さの1.5~3倍に相当するが、少なくとも誘電体層5の厚さに相当する。
したがって、それぞれ最も外側のセグメント層の電極15A及び16Bは、第5の実施例の電極3A及び4Bと同じ目的を果たすが、最小の適切な深さで具現されている。
第1及び第4の電極又は第2及び第5の電極を含む層は、常に同じ電極形状を有するか、あるいは、電極はそれぞれ鏡映配置されているのみなので、電極層を印刷するために毎回同じステンシルを使用することができる。
図16は、積層コンデンサ1の第9の実施例を示す。コンデンサ素子2は、前述の例のうちの1つに相応して具現することができる。
電極6及び7の出口面の上には、更に、外部接点8が塗布されている。外部接点8は、複数の層を含む。出口面6/7の直ぐ上には、出口面6/7全体を覆うスパッタ層8Aが塗布されている。スパッタ層8Aは、クロム、ニッケル及び銀から成る3つの層を含む。
上述したスパッタ層8Aにより、それぞれ全ての第1の電極又は全ての第2の電極は、電気的に互いに接続され、したがって並列に接続されることができる。
スパッタ層8Aの上には、外部接触のための金属シート18が、焼結された銀層19によって塗布されている。
スパッタ層8A全体を覆う焼結された銀層19は、コンデンサ素子2が変形した場合にスパッタ層8Aを束ね、例えばスパッタ層8Aの剥落を防止する。
銀層19は、本実施例では、約20μm~30μmの厚さを有する。層中の銀の気孔率は、35%である。
銀層19は、更に、金属シート18をスパッタ層8Aに固定する。したがって、はんだ付け接続は不要である。このために、銀がスパッタ層の上に塗布され、金属シート18が直ぐその上に配置される。金属シート18が配置された後に初めて、銀層19が焼結される。
その高い導電率の故に、銀層19は、更に、金属シート18のスパッタ層8Aへの良好な電気的接続を可能にする。
金属シート18の銀層19への付着を改善するために、金属シート18の表面は、本実施例では、銀メッキされている。好ましくは、表面は、電気的に銀メッキされている。したがって、金属シート18の表面の上には、金属シート18と銀層19との間に配置された電気メッキ銀層20が形成されている。電気メッキ銀層20の厚さは、5μm~10μmである。
外部接点の金属シート18は、本実施形態では、図17の詳細図に示されているように、2つの銅層18Bと、その間に配置されたインバー層18Aとを含む。インバーの代わりに、中間の層は、他の鉄-ニッケル合金又は鉄-ニッケル-コバルト合金を含むこともできる。
中央のインバー層により、金属シート18は、必要な機械的強度を有する。インバーの小さな熱膨張により、温度変化の際の機械的な応力の生成を回避することができる。したがって、コンデンサの外部接点又はセラミックにおける亀裂形成を、十分に防止することができる。
インバー層18Aの上には、外側の銅層18Bが塗布され、好ましくは、ローラで敷き延ばされる。銅層18Bは、高い熱伝導率及び高い導電率を有する。したがって、一方では小さな熱膨張係数を、したがって高い機械的な安定性を有し、他方では高い熱伝導率及び導電率を有する外部接点を、提供することができる。
銅層18Bは、等しい層厚で、インバー層18Aの両面の上に塗布される。両面に銅を均等に塗布することにより、この用途にとって不利な特性を有するバイメタルストリップの形成が回避される。銅-インバー-銅の層厚の比は、好ましくは1:3:1である。本例では、0.15mmの合計厚さを有する金属シートが使用される。インバー層18Aの厚さは90μmであり、銅層18Bの厚さはそれぞれ30μmである。
外部接点の上述した層構造において実質的に銀及び銅を使用することにより、高い導電率及び熱伝導率を有する外部接点が達成される。
上述した層構造により、更に、熱膨張係数を適合させ、熱機械的な負荷能力、したがって耐久性を高め、最大通電容量を改善することができる。これは、動作中の最適化された耐故障性をもたらす。
上記の特性を有するコンデンサは、DCリンクコンデンサ又はスナバコンデンサとしての使用に適している。小さな寄生容量、特に低い等価直列インダクタンス、及び、コンデンサを半導体の近くに装着できることにより、整流回路を小さく保つことができる。それにより、スイッチオフプロセス中、誘導された過電圧が良好に減衰され得る。コンデンサの特性の故に、DCリンクコンデンサとして使用される場合に追加のスナバコンデンサを省略することが、いくつかの用途において可能である。
上述したコンデンサの更なる用途は、フィルタコンデンサとしての使用である。その高周波特性により、干渉信号は、電力変換器の動作周波数を遥かに超えてMHz領域に至るまで、良好に減衰され、フィルタリングされ得る。
図示されていない更なる実施例では、金属シート18の代わりに銅層が、銀層19の上に塗布されている。銅層は、この例では、蛇行した格子状の幾何学的形状を有する。銅層は、ここでも銀メッキされている。銀メッキは、電メッキによって実施される。銅層は、直接的に銀層と共に焼結される。
1 積層コンデンサ
1A コンデンサの上面
1B 第1のコンデンサ
1C 第2のコンデンサ
2 コンデンサ素子
2A,2B セグメント
3,3A,3B 第1の電極
4,4A,4B 第2の電極
5 誘電体層
6 第1の出口面
7 第2の出口面
8 外部接点
8A スパッタ層
9A アクティブ領域
9B パッシブ領域
10,11 側面
12 結合領域
13 応力緩和領域
13A 応力緩和領域の外側セクション
13B 応力緩和領域の内側セクション
14 第3の電極
15A,15B 第4の電極
16A,16B 第5の電極
17 第6の電極
18 金属シート
18A インバー層
18B 銅層
19 銀層
20 電気メッキ銀層

Claims (26)

  1. 積層コンデンサ(1)であって、少なくとも2つのセグメント(2A、2B)を有するコンデンサ素子(2)を含み、各セグメントは、セラミックから成る誘電体層(5)と、その間に配置された電極層とを含むと共に、層順で重なり合って配置された複数の層平面を含み、前記電極層は、少なくとも第1及び第2の電極(3,4)を含む異なる電極を含み、前記異なる電極は、アクティブ領域(9A)においてはオーバーラップしており、前記異なる電極は、パッシブ領域(9B)においてはオーバーラップしておらず、複数のセグメントは、積層方向において重なり合って配置されており、2つのセグメントのうち最も外側の誘電体層は、結合領域(12)を形成し、当該結合領域(12)では、前記セグメントが前記層平面に対して平行に互いに強固に結合されており、前記結合領域は、応力緩和領域(13)を含み、前記応力緩和領域は、少なくとも前記積層コンデンサの前記パッシブ領域に対して平行な領域の全体を占め、各セグメントは、少なくとも3つの異なる種類の電極層を含み、第1の電極層内には、前記第1及び第2の電極(3A、3B、4A、4B)が対向して形成されていると共に、誘電性のセクションによって隔てられており、第2の電極層内には、第1の電極(3)のみが形成されており、第3の電極層内には、第2の電極(4)のみが形成されており、前記第1の電極層は、それぞれ、各セグメントの積層方向において最も外側の電極層を形成している、積層コンデンサ。
  2. 前記応力緩和領域は、前記セグメントの間の前記層平面に対して平行な領域として形成されており、前記層平面内において、前記セグメントは、互いに強固に結合されていない、請求項1に記載の積層コンデンサ。
  3. 前記応力緩和領域は、前記セグメントの間の間隙として形成されている、請求項1又は2に記載の積層コンデンサ。
  4. 前記応力緩和領域は、その弾性率が前記誘電体層の弾性率とは異なる材料を含む、請求項1又は2に記載の積層コンデンサ。
  5. 前記応力緩和領域は、少なくとも、前記コンデンサ素子の外面に隣接する領域(13A)の全てにおいて形成されている、請求項1~4のいずれか1項に記載の積層コンデンサ。
  6. 前記応力緩和領域は、少なくとも部分的に、アクティブ領域に形成されている、請求項1~5のいずれか1項に記載の積層コンデンサ。
  7. 前記応力緩和領域は、前記コンデンサ素子の前記外面に隣接しない少なくとも1つのセクション(13B)を有する、請求項1~6のいずれか1項に記載の積層コンデンサ。
  8. 前記結合領域は、互いに境界付けられた複数の応力緩和領域を含む、請求項1~7のいずれか1項に記載の積層コンデンサ。
  9. 互いに境界付けられた前記応力緩和領域は、少なくとも部分的に、前記コンデンサ素子の前記外面に隣接しない、請求項8に記載の積層コンデンサ。
  10. 前記第1及び第2の電極は、少なくとも部分的にオーバーラップしている、請求項1~9のいずれか1項に記載の積層コンデンサ。
  11. 前記電極は、銅又は銀を含む、請求項1~10のいずれか1項に記載の積層コンデンサ。
  12. 更なる電極(15,16,17)を含み、前記更なる電極は、前記積層コンデンサの前記パッシブ領域に配置されていると共に、異なる極性の電極とはオーバーラップしていない、請求項1~11のいずれか1項に記載の積層コンデンサ。
  13. その上で前記コンデンサ素子から電極が出る、前記コンデンサ素子の前記外面の上の出口面(6,7)の上に、前記第1及び第2の電極の接触のための2つの別個の外部接点(8)が塗布されている、請求項1~12のいずれか1項に記載の積層コンデンサ。
  14. 前記外部接点のうちのいずれとも接触していない少なくとも1つの第3の電極(14)を含み、前記第3の電極は、前記第1及び第2の電極とオーバーラップしている、請求項13に記載の積層コンデンサ。
  15. 前記外部接点は、複層のスパッタ層(8A)を含み、前記スパッタ層(8A)は、クロム、ニッケル、及び、銀又は金のうち少なくとも1つから成る層を含み、前記層は、この順序で、前記出口面の上に塗布されている、請求項13又は14に記載の積層コンデンサ。
  16. 前記外部接点は、はんだ付け接続によって前記スパッタ層の上に装着された金属シート(18)を含む、請求項15に記載の積層コンデンサ。
  17. 前記外部接点は、焼結された銀層(19)によって前記スパッタ層の上に装着された金属シート(18)を含む、請求項15に記載の積層コンデンサ。
  18. 前記金属シートは、2つの銅層(18B)と、その間に配置されたインバー層(18A)とを含む、請求項16又は17に記載の積層コンデンサ。
  19. 前記金属シートは、蛇行した幾何学的形状を有する銅層を含む、請求項16~18のいずれか1項に記載の積層コンデンサ。
  20. 接触面(10,11)を介して互いに固定された複数のコンデンサ素子を含み、前記接触面は、前記層平面及び前記外部接点に対して垂直に配置されている、請求項13~19のいずれか1項に記載の積層コンデンサ。
  21. 前記セラミックは、反強誘電体である、請求項1~20のいずれか1項に記載の積層コンデンサ。
  22. 前記セラミックは、チタン酸ジルコン酸鉛を含む、請求項1~21のいずれか1項に記載の積層コンデンサ。
  23. 前記セラミックは、チタン酸ストロンチウムナトリウムを含む、請求項1~22のいずれか1項に記載の積層コンデンサ。
  24. 前記積層コンデンサは、DCリンクコンデンサ及び/又はスナバコンデンサ及び/又はフィルタコンデンサとして使用される、請求項1~23のいずれか1項に記載の積層コンデンサ。
  25. 前記結合領域(12)は、少なくとも部分的に前記コンデンサ素子(2)の外面に隣接せず交差する複数の応力緩和領域(13B)を含む、請求項1~24のいずれか1項に記載の積層コンデンサ。
  26. 前記第1及び第2の電極(3,4)と同じ層平面内に、異なる極性の電極とはオーバーラップしないダミー電極(15,16,17)が、前記パッシブ領域(9B)内に配置されている、請求項1~25のいずれか1項に記載の積層コンデンサ。
JP2022512728A 2020-07-16 2021-07-15 積層コンデンサ Active JP7439240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023152103A JP2023169319A (ja) 2020-07-16 2023-09-20 積層コンデンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020118857.9A DE102020118857B4 (de) 2020-07-16 2020-07-16 Vielschichtkondensator
DE102020118857.9 2020-07-16
PCT/EP2021/069757 WO2022013352A1 (de) 2020-07-16 2021-07-15 Vielschichtkondensator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023152103A Division JP2023169319A (ja) 2020-07-16 2023-09-20 積層コンデンサ

Publications (2)

Publication Number Publication Date
JP2022545518A JP2022545518A (ja) 2022-10-27
JP7439240B2 true JP7439240B2 (ja) 2024-02-27

Family

ID=77042960

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022512728A Active JP7439240B2 (ja) 2020-07-16 2021-07-15 積層コンデンサ
JP2023152103A Pending JP2023169319A (ja) 2020-07-16 2023-09-20 積層コンデンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023152103A Pending JP2023169319A (ja) 2020-07-16 2023-09-20 積層コンデンサ

Country Status (6)

Country Link
US (1) US11929211B2 (ja)
EP (1) EP4182959A1 (ja)
JP (2) JP7439240B2 (ja)
CN (1) CN114375481A (ja)
DE (1) DE102020118857B4 (ja)
WO (1) WO2022013352A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109020A (ja) 2006-10-27 2008-05-08 Kyocera Corp 多連チップ部品および多連チップ実装基板
JP2012522382A (ja) 2009-03-26 2012-09-20 ケメット エレクトロニクス コーポレーション 低いeslおよびesrを有するリード付き多層セラミックキャパシタ
US20150170842A1 (en) 2013-12-16 2015-06-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2015137194A (ja) 2014-01-21 2015-07-30 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体磁器組成物、誘電体素子、電子部品および積層電子部品
JP2015137193A (ja) 2014-01-21 2015-07-30 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体磁器組成物、誘電体素子、電子部品および積層電子部品
JP2015207750A (ja) 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
JP2015535145A (ja) 2012-11-15 2015-12-07 エプコス アクチエンゲゼルシャフトEpcos Ag 多層コンデンサおよび多層コンデンサの製造方法
US20170358397A1 (en) 2010-05-26 2017-12-14 Kemet Electronics Corporation Leadless Stack Comprising Multiple Components
US20180012706A1 (en) 2016-07-11 2018-01-11 Kemet Electronics Corporation Multilayer Ceramic Structure
JP2019525522A (ja) 2016-06-10 2019-09-05 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag 雑音信号をフィルタリングするためのフィルタ素子
US20190279820A1 (en) 2018-03-06 2019-09-12 Avx Corporation Multilayer Ceramic Capacitor having Ultra-Broadband Performance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5928844A (en) 1998-05-27 1999-07-27 Eastman Kodak Company Method of photographic processing using spray wash after bleaching
JP3520776B2 (ja) * 1998-05-28 2004-04-19 株式会社村田製作所 電子部品
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
DE10234787C1 (de) 2002-06-07 2003-10-30 Pi Ceramic Gmbh Keramische Tec Verfahren zur Herstellung eines monolithischen Vielschichtaktors, monolithischer Vielschichtaktor aus einem piezokeramischen oder elektrostriktiven Material
DE10307825A1 (de) 2003-02-24 2004-09-09 Epcos Ag Elektrisches Vielschichtbauelement und Schichtstapel
US20080291602A1 (en) 2007-05-24 2008-11-27 Daniel Devoe Stacked multilayer capacitor
US8576537B2 (en) * 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
CN106384667B (zh) * 2010-08-18 2018-09-28 太阳诱电株式会社 叠层型陶瓷电子零件
DE102013102278A1 (de) 2013-03-07 2014-09-11 Epcos Ag Kondensatoranordnung
DE102013108753A1 (de) 2013-08-13 2015-02-19 Epcos Ag Vielschichtbauelement mit einer Außenkontaktierung und Verfahren zur Herstellung eines Vielschichtbauelements mit einer Außenkontaktierung
JP2015109411A (ja) 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品
KR101514562B1 (ko) 2013-11-06 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
AT515462B1 (de) 2014-02-17 2018-07-15 Guenter Dipl Ing Dr Engel Keramisches Material und Kondensator mit demselben
JP2016056058A (ja) 2014-09-09 2016-04-21 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体組成物、誘電体素子、電子部品および積層電子部品
JP2016060647A (ja) 2014-09-12 2016-04-25 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体組成物、誘電体素子、電子部品および積層電子部品
DE102015102866B4 (de) 2015-02-27 2023-02-02 Tdk Electronics Ag Keramisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines keramischen Bauelements
JP6591771B2 (ja) 2015-04-03 2019-10-16 太陽誘電株式会社 積層コンデンサ
CN111875373B (zh) * 2015-05-27 2022-11-29 爱普科斯公司 基于铋钠锶钛酸盐的介电组合物、其介电元件、电子组件和层叠电子组件
JP6655706B2 (ja) 2015-07-17 2020-02-26 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag 誘電体組成物、誘電体素子、電子部品および積層電子部品
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance
DE102018104459A1 (de) 2018-02-27 2019-08-29 Tdk Electronics Ag Vielschichtbauelement mit externer Kontaktierung

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109020A (ja) 2006-10-27 2008-05-08 Kyocera Corp 多連チップ部品および多連チップ実装基板
JP2012522382A (ja) 2009-03-26 2012-09-20 ケメット エレクトロニクス コーポレーション 低いeslおよびesrを有するリード付き多層セラミックキャパシタ
US20170358397A1 (en) 2010-05-26 2017-12-14 Kemet Electronics Corporation Leadless Stack Comprising Multiple Components
JP2015535145A (ja) 2012-11-15 2015-12-07 エプコス アクチエンゲゼルシャフトEpcos Ag 多層コンデンサおよび多層コンデンサの製造方法
US20150170842A1 (en) 2013-12-16 2015-06-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2015137194A (ja) 2014-01-21 2015-07-30 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体磁器組成物、誘電体素子、電子部品および積層電子部品
JP2015137193A (ja) 2014-01-21 2015-07-30 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体磁器組成物、誘電体素子、電子部品および積層電子部品
JP2015207750A (ja) 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法
JP2019525522A (ja) 2016-06-10 2019-09-05 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag 雑音信号をフィルタリングするためのフィルタ素子
US20180012706A1 (en) 2016-07-11 2018-01-11 Kemet Electronics Corporation Multilayer Ceramic Structure
US20190279820A1 (en) 2018-03-06 2019-09-12 Avx Corporation Multilayer Ceramic Capacitor having Ultra-Broadband Performance

Also Published As

Publication number Publication date
JP2023169319A (ja) 2023-11-29
US11929211B2 (en) 2024-03-12
JP2022545518A (ja) 2022-10-27
EP4182959A1 (de) 2023-05-24
DE102020118857B4 (de) 2023-10-26
CN114375481A (zh) 2022-04-19
DE102020118857A1 (de) 2022-01-20
WO2022013352A1 (de) 2022-01-20
US20220336153A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
JP4358220B2 (ja) 積層型圧電素子
KR101523630B1 (ko) 적층형 세라믹 전자부품
US11342122B2 (en) Electronic component assembly and method for manufacturing the same
US7518295B2 (en) Multilayer piezoelectric element
JP4843948B2 (ja) 積層型圧電素子
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
CN109559877B (zh) 层叠线圈部件
JPH08274381A (ja) 積層型圧電アクチュエータ及びその製造方法
JP2022091960A (ja) 積層型キャパシタ及びその実装基板
JP5878130B2 (ja) 積層型圧電素子の製造方法および積層型圧電素子
JP7439240B2 (ja) 積層コンデンサ
CN113539681A (zh) 层叠陶瓷电容器
JP5200331B2 (ja) 積層型圧電素子
KR20140096833A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP4670260B2 (ja) 積層型電子部品
JPH10335168A (ja) 積層セラミックコンデンサ
JP5674768B2 (ja) 圧電多層コンポーネント
JP4651930B2 (ja) 電子部品
JPH053349A (ja) 積層型圧電アクチユエータおよびその製造方法
US7161089B2 (en) Electronic component
KR20160125121A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN216928301U (zh) 层叠陶瓷电容器
JP4192796B2 (ja) 積層セラミックコンデンサおよびその実装構造
JP3393792B2 (ja) 積層型電圧非直線性抵抗器の製造方法
JP2024025641A (ja) 積層型キャパシタおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R150 Certificate of patent or registration of utility model

Ref document number: 7439240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150