JP7370184B2

JP7370184B2 - 動作環境に適合したライト電流に基づいて動作するメモリ装置及びライト電流の駆動方法

Info

Publication number: JP7370184B2
Application number: JP2019135256A
Authority: JP
Inventors: 燦景金; 兌▲ひょん▼ 金; 宣揆徐; 相仲全
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2018-07-27
Filing date: 2019-07-23
Publication date: 2023-10-27
Anticipated expiration: 2039-07-23
Also published as: TW202008353A; US20200035281A1; TWI727350B; KR102599662B1; US10891998B2; DE102019114491A1; CN110782923A; KR20200012445A; JP2020017331A

Description

本発明は、電子装置に関し、より詳細には、メモリ装置の構成及び動作に関する。

近年、多様なタイプの電子装置が利用されている。電子装置は、その電子装置に含まれる多様な電子回路の動作に応じた固有の機能を遂行する。電子装置は、単独で動作するか、又は他の電子装置と通信しながら動作する。

メモリ装置は、電子装置の一例である。メモリ装置は、各々が、電子的な信号（例えば、電圧、電流など）に基づいて、データ値を格納するように構成されるメモリ素子を包含し、一時的又は半永久的にデータを格納する。メモリ装置は、外部要請に応答して、データを格納したり、格納されたデータを出力したりする。メモリ装置は、そのメモリ装置を含む電子装置又は電子システムの動作に利用されるデータを格納するために利用される。

近年、多様なタイプの情報が生成され、大量の情報が電子装置間で通信されることによって、データを格納するためのメモリ装置が広く利用されている。メモリ装置の容量、信頼性、動作効率などの特性を改善することは、データ及び情報を適切に管理するために有用である。したがって、メモリ装置の特性を改善するための研究及び開発が多様な分野で行われている。特に、携帯装置やポータブル装置が広く利用されるに伴い、メモリ装置を小さいサイズで具現することと、低消費電力で動作するメモリ装置を具現することは、重要な課題となっている。

米国特許出願公開第２０１６/０２１１０３１号明細書米国特許出願公開第２０１１/０１１０８１５Ａ１号明細書米国特許出願公開第２０１８/０１０８４０６Ａ１号明細書米国特許出願公開第２０１４/０１８５３６１Ａ１号明細書米国特許出願公開第２００６/０２２７５９８Ａ１号明細書米国特許出願公開第２０１２/０１５５１５５Ａ１号明細書米国特許出願公開第２０１２/００８６４７６Ａ１号明細書米国特許出願公開第２０１７/００６９３８０Ａ１号明細書米国特許出願公開第２００５/００７８５３７Ａ１号明細書米国特許出願公開第２０１７/０１６２２４２Ａ１号明細書

本発明の実施例の課題は、与えられた動作環境（例えば、動作温度）に適合したライト(write)電流に基づいて動作するメモリ装置及びそのライト(write)電流の駆動方法等を提供することである。いくつかの実施例で、メモリ装置は、最悪の動作環境で要求される最も大きなライト電流に基づいて動作する代わりに、与えられたた動作環境に最適なライト電流を利用するために、ライト電流の大きさを調節する。

いくつかの実施例で、メモリ装置は、メモリセルアレイ、ライトドライバ、並びに電流コントローラを含む。メモリセルアレイは、第1ライト電流に基づいて、第1データを格納するように構成されるメモリセルを含む。ライトドライバは、制御値に基づいて第1ライト電流を出力する。電流コントローラは、メモリセルを複製して構成される複製（Replica）メモリセルを包含し、複製メモリセルに格納された第2データの状態に基づいて制御値を生成する。第1ライト電流の大きさは制御値に基づいて調節される。

いくつかの実施例で、メモリ装置は、メモリセルアレイ、ライトドライバ、並びに電流コントローラを含む。メモリセルアレイは、第1ライト電流に基づいてデータを格納する。ライトドライバは、第1ライト電流の第1の大きさが調節されるように、制御値に基づいて第1ライト電流を駆動する。電流コントローラは、相異なる大きさを有する複数のライト電流の中のデータの状態を切り替えさせる第2ライト電流を判定する。電流コントローラは、判定された第2ライト電流の第2大きさに対応して制御値を生成する。第1大きさは制御値に基づいて第2大きさに対応するように調節される。

いくつかの実施例で、メモリ装置は、第1トランジスタ、複製メモリセル、制御値の生成回路、第2トランジスタ、並びにメモリセルアレイを含む。第1トランジスタは、相異なる大きさを有する第1ライト電流を駆動する。複製メモリセルは、第1ライト電流のそれぞれに基づいてデータを格納する。制御値の生成回路は、複製メモリセルに格納されたデータの状態が第1ライト電流のそれぞれに基づいて切り替わるかに応じて、制御値を生成する。第2トランジスタのそれぞれが制御値に基づいてターンオン又はターンオフされることによって、第2トランジスタは、第2ライト電流を駆動する。メモリセルアレイは、第2ライト電流に基づいてデータを格納することができる。制御値は、第1ライト電流の中の複製メモリセルに格納されたデータの状態を切り替えさせる、切り替えのためのライト電流の大きさに関連付けられる。

いくつかの実施例で、メモリ装置は、メモリセルアレイ、ライトドライバ、並びに1つ以上の複製メモリセルを含む。メモリセルアレイは、第1ライト電流に基づいてデータを格納する。ライトドライバは、第1ライト電流を出力する。１つ以上の複製メモリセルは、相異なる大きさを有する複数のライト電流に基づいてデータを格納する。１つ以上の複製メモリセルに格納されたデータの状態は、複数のライト電流に基づいて切り替えられたり、又は切り替えなしに維持される。ライトドライバは、第1ライト電流の大きさが複数のライト電流の中で1つ以上の複製メモリセルに格納されたデータの状態を切り替えさせる第2ライト電流の大きさに対応するように、第1ライト電流を駆動する。

いくつかの実施例は、メモリセルにデータを格納するためのライト電流の駆動方法を提供する。方法は、第1大きさを有する第1ライト電流及び第2の大きさを有する第2ライト電流を、それぞれ第1複製メモリセル及び第2複製メモリセルに伝達するステップと、第1複製メモリセルに格納された第1データ及び第2複製メモリセルに格納された第2データを検出して、第1データの状態が第1ライト電流に基づいて切り替えられるか、及び第2データの状態が第2ライト電流に基づいて切り替えられるかを判定するステップと、第1データの状態が切り替えられ、第2データの状態が切り替えられていないと判定される場合、データが第3ライト電流に基づいてメモリセルに格納されるように、第1大きさに対応する大きさを有する第3ライト電流を駆動するステップとを、備える。

実施例によると、メモリ装置が、与えられた動作環境に最適なライト電流に基づいて動作する。実施例で、ライト電流を駆動するために消費される電力量が減少し、メモリ装置の動作並びに管理の効率性及び信頼性が向上する。

図１は、実施例によるメモリシステムを含む電子システムの一例としての構成を示すブロック図である。図２は、図１のメモリ装置の一例としての構成を示すブロック図である。図３は、図２のメモリセルアレイの一例としての構成を示すブロック図である。図４は、図３のメモリセルに係る一例としての構成を示す概念図である。図５及び図６は、図３のメモリセルの一例としての特性を説明するための概念図である。図５及び図６は、図３のメモリセルの一例としての特性を説明するための概念図である。図７及び図８は、図３のメモリセルの一例としての特性を説明するためのグラフである。図７及び図８は、図３のメモリセルの一例としての特性を説明するためのグラフである。図９は、図１のメモリ装置の一例としての構成を示すブロック図である。図１０は、図９のドライバ回路とメモリセルの一例としての構成を示すブロック図である。図１１は、図９の電流コントローラの一例としての構成を示すブロック図である。図１２は、図１のライト電流の一例を説明するためのグラフである。図１３は、図１１の電流コントローラの一例としての構成を示すブロック図である。図１４は、図１１の電流コントローラの一例としての動作を説明するためのグラフである。図１５は、図９のメモリセルの一例としての特性を説明するためのグラフである。図１６は、図１４及び図15の一例による図１３の電流コントローラの一例としての構成と、一例としての動作を説明するためのブロック図である。図１７及び図１８は、図１６の電流コントローラから出力される制御値に基づいて動作する図１０のドライバ回路の一例としての構成及び一例としての動作を説明するためのブロック図である。図１７及び図１８は、図１６の電流コントローラから出力される制御値に基づいて動作する図１０のドライバ回路の一例としての構成及び一例としての動作を説明するためのブロック図である。

以下で、本発明が属する技術分野で通常の知識を有する者が本発明を容易に実施できるように、添付される図面を参照しながら、いくつかの実施例が、明確かつ詳細に説明される。

図1は、実施例によるメモリシステム1300を含む電子システム1000の一例としての構成を示すブロック図である。

電子システム1000は、ホスト装置1100及びメモリシステム1300を含む。一例としては、電子システム1000は、デスクトップコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、ウェアラブル（Wearable）装置、ビデオゲーム機（Video Game Console）、サーバ、電気自動車、家電機器、医療機器などのような電子装置で具現される。

ホスト装置1100及びメモリシステム1300は、1つの電子装置に含まれるか、又は相異なる電子装置上に分散される。いくつかの場合、メモリシステム1300は、単一のチップ又はパッケージ（例えば、単一のSoC（System-on-chip））上でホスト装置1100とともに具現される。

ホスト装置1100は、電子システム1000で要求される動作を遂行する電子装置である。そのためには、ホスト装置1100は、メモリシステム1300にデータを格納したり、又はメモリシステム1300に格納されたデータをリード(read)したりする。

一例としては、ホスト装置1100は、メインプロセッサ(例えば、CPU(Central Processing Unit)、AP(Application Processor)など)、専用プロセッサ(例えば、GPU(Graphic Processing Unit))、MODEM(Modulator/Demodulator)、イメージセンサなどでありうる。そのほか、ホスト装置1100は、メモリシステム1300を利用する任意の装置でもよい。

メモリシステム1300は、電子システム1000の動作に利用されるデータを格納する。例えば、メモリシステム1300は、ホスト装置1100によって要請されるライトデータを格納したり、ホストデバイス1100によって要請されるリード(read)データをホスト装置1100に提供したりする。

そのためには、メモリシステム1300は、1つ以上のメモリ装置1310とコントローラ1330とを含む。メモリ装置1310の個数は、メモリシステム1300の要求事項（例えば、容量、性能、用途、サイズなど）に依存して多様に変更又は修正される。ただし、簡潔にするため、以下の説明で、メモリシステム1300が一つのメモリ装置1310を含むものと仮定されるであろう。

メモリ装置1310は、データを格納し、格納されたデータを出力するように構成されるメモリ素子を含む。一例として、メモリ素子は、揮発性メモリ及び/又は不揮発性メモリを含む。

コントローラ1330は、メモリシステム1300の全体的な動作を制御する。一例として、コントローラ1330は、ホスト装置1100の要請に応答して、データがメモリ装置1310に格納されたり、メモリ装置1310からリード(read)されたりするように、メモリ装置1310を制御する。一例として、コントローラ1330は、データのエラー訂正、性能管理、攻撃の防止などのような多様な動作を提供する。

いくつかの例で、メモリ装置1310とコントローラ1330は、単一のチップ上に具現される。いくつかの場合、メモリ装置1310とコントローラ1330は、別個のチップに具現されることができ、一つのパッケージ又は回路基板上に具現されうる。

いくつかの実施例で、メモリシステム1300は、電子システム1000のストレージ装置として採用される。いくつかの実施例で、メモリシステム1300は、ホスト装置1100のためのワーキングメモリ又はバッファメモリとして採用される。メモリシステム1300の構成と動作は、電子システム1000の具現に依存して多様に変更又は修正される。

図2は、図1のメモリ装置1310の一例としての構成を示すブロック図である。

メモリ装置1310は、メモリセルアレイ1311、ロー（行）デコーダ1312は、カラム（列）デコーダ1313、ライトドライバ1314、検出アンプ1315、データバッファ1316、制御ロジック回路1317、並びに電流コントローラ2000を含む。図2は、より良い理解を可能にするために提供されているに過ぎず、本発明を限定するように意図されていない。メモリ装置1310は、図2の構成要素の一部を包含しないか、又は図2に図示されていない構成要素を包含できる。

メモリセルアレイ1311は、それぞれがデータを格納するように構成されるメモリセルMCを含む。メモリセルアレイ1311は、メモリセルMCにデータを格納し、メモリセルMCに格納されたデータを出力する。

各メモリセルMCは、データ値を格納するメモリ素子を含む。一例として、各メモリセルMCは、SRAM（Static Random Access Memory）、DRAM（Dynamic RAM）、SDRAM（Synchronous DRAM）などのような揮発性メモリ及び/又はフラッシュメモリ、PRAM（Phase-change RAM）、MRAM（Magneto-resistive RAM）、ReRAM（Resistive RAM）、FRAM（登録商標（Ferro-electric RAM））などのような不揮発性メモリに具現される。

本発明は、前記の例に限定されず、各メモリセルMCのタイプは、メモリシステム1300の具現に依存して多様に変更又は修正される。より良い理解を可能にするために、メモリセルMCのうち、メモリセル100の一例としての構成及び特性が図3～図8を参照して説明される。

メモリセルMCは、ソースラインSL1、SL2、・・・SLn、ビットラインBL1、BL2、・・・BLn及びワードラインWL1、WL2、・・・WLmに連結する。行(ロー)に沿って配列されるメモリセルは、各ワードラインWL1、WL2、・・・WLmに共通に連結する。列(カラム)に沿って配列されるメモリセルは、各ソースラインSL1、SL2、・・・SLn、及び各ビットラインBL1、BL2、・・・BLnに共通に連結する。

行(ロー)デコーダ1312は、選択されたワードラインに連結されて選択されるメモリセルがデータを格納したり、出力したりするように制御ロジック回路1317の制御に基づいてワードラインWL1、WL2、・・・WLmの電圧を制御する。列(カラム)デコーダ1313は、選択されたメモリセルがデータを格納したり、出力したりするように制御ロジック回路1317の制御に基づいて、ソースラインSL1、SL2、・・・SLn及びビットラインBL1、BL2、・・・BLnをライトドライバ1314及び検出アンプ1315に連結する。

ライトドライバ1314は、制御ロジック回路131の制御に基づいてライト電流を出力する。ライト電流は、各メモリセルMCのデータ値を格納するために使用する。一例として、ライト電流に応答して、各メモリセルMCに格納されたデータの状態が第１値（例えば、論理「0」）から第２値（例えば、論理「1」）に変更されたり、第２値から第１値に変更されたりする。

ライトドライバ1314は、意図される値のデータが各メモリセルMCに格納されるようにライト電流を駆動する。このためには、ライト動作で、ライトドライバ1314は、列デコーダ1313を介してソースラインSL1、SL2、・・・SLnの中から選択されたもの、及びビットラインBL1、BL2、・・・BLnの中から選択されたものに連結する。

一実施例で、電流コントローラ2000は、ライト電流の大きさを調節するためのライトドライバ1314に連結する。図7及び図8を参照して説明されるように、ライト電流の最適な大きさは、メモリ装置1310の動作環境（例えば、動作温度）に依存して変更することができる。電流コントローラ2000は、ライト電流が動作環境に適合した大きさを有するようにライトドライバ1314を制御する。ライトドライバ1314及び電流コントローラ2000の実施例が図9～図18を参照して説明される。

検出アンプ1315は、制御ロジック回路1317の制御に基づいて、各メモリセルMCに格納されたデータの値を検出する。そのためには、リード(read)動作で、検出アンプ1315は、列デコーダ1313を介してソースラインSL1、SL2、・・・SLnの中から選択されたもの、及びビットラインBL1、BL2、・・・BLnの中から選択されたものに連結する。

データバッファ1316は、制御ロジック回路1317の制御に基づいてデータをバッファリングすることができる。一例として、データバッファ1316は、メモリ装置1310の外部に出力されるデータ、及びメモリ装置1310の外部から受信されたデータをバッファリングすることができる。一例として、データは、メモリ装置1310の外部に配置されているコントローラ1330と交換することができる。

ライト動作で、メモリ装置1310の外部から受信されたデータがデータバッファ1316にバッファリングされた後、ライトドライバ1314に提供される。リード(read)動作で、検出アンプ1315によって検出されたデータがデータバッファ1316にバッファリングされた後、メモリ装置1310の外部に出力される。したがって、データがメモリセルアレイ1311に格納されたり、メモリセルアレイ1311から出力されたりする。

制御ロジック回路1317、メモリ装置1310の外部のコントローラ1330から制御信号CTRL及びアドレスADDRを受信する。制御ロジック回路1317は、アドレスADDRによって指示されるメモリセルがデータを格納したり、出力したりするように制御信号CTRLに応答して、行デコーダ1312、列デコーダ1313、ライトドライバ1314 、検出アンプ1315、並びにデータバッファ1316を制御する。

図3は、図2のメモリセルアレイ1311の一例としての構成を示すブロック図である。一例として、図3は、メモリセルアレイ1311の各メモリセルMCがMRAMで具現される場合を示す。

メモリセルMCは、行及び列にそって配列し、ワードラインWL1、WL2、・・・WLmは、ソースラインSL1、SL2、・・・SLn、及びビットラインBL1、BL2、・・・BLnに連結される。メモリセル100は、メモリセルMCの中のいずれか一つであり、セルトランジスタCT及び可変抵抗素子VRを含む。他のメモリセルMCは、メモリセル100と実質的に同一に構成し、重複する説明は簡潔性のため以下では省略される。

セルトランジスタCTのゲートは、ワードラインWL1に連結される。セルトランジスタCT及び可変抵抗素子VRは、ソースラインSL1とビットラインBL1との間に直列に連結される。ワードラインWL1の電圧に基づいて、セルトランジスタCTがターンオンされる場合、可変抵抗素子VRを介して電流が流れるように電流の経路が提供される。一例として、可変抵抗素子VRは、自由レイヤー(Free Layer、FL)、トンネルレイヤー(Tunneling Layer、TL)及びピンドレイヤー(Pinned Layer、PL)を含む。

図4は、図3のメモリセル100に関連する一例としての構成を示す概念図である。

セルトランジスタCTは、ボディ基板111、ゲート112、並びに接合（Junction）113、114を含む。接合113は、ボディ基板111上に形成され、ソースラインSL1に連結される。接合114は、ボディ基板111上に形成され、可変抵抗素子VRを介してビットラインBL1に連結される。ゲート112は、接合113、114の間のボディ基板111上に形成され、ワードラインWL1に連結される。

可変抵抗素子VRで、ピンドレイヤーPL及び自由レイヤーFLは、磁性物質を含み、トンネルレイヤーTLは、絶縁物質を含む。ピンドレイヤーPLの磁化方向は固定される。一方、自由レイヤーFLの磁化方向は、可変抵抗素子VRを通じて流れる電流の方向に応じて変更される。自由レイヤーFLの磁化方向が変更されるに伴い、可変抵抗素子VRの抵抗がかわる。

図5及び図6は、図3のメモリセル100の一例示としての特性を説明するための概念図である。

一例として、図5を参照すると、高電圧（例えば、ライト電圧）がビットラインBL1に印加され、低電圧（例えば、接地電圧）が、ソースラインSL1に印加される場合、ライト電流が方向Ｄ１に沿って流れる。この場合、自由レイヤーFLの磁化方向とピンドレイヤーPLの磁化方向とが同一になり、可変抵抗素子VR(又は、メモリセル100)の抵抗が減少する（低い抵抗状態）。

反面、図6を参照すると、高電圧がソースラインSL1に印加され、低電圧がビットラインBL1に印加される場合、ライト電流が方向Ｄ２に沿って流れる。この場合、自由レイヤーFLの磁化方向とピンドレイヤーPLの磁化方向とが逆になり、可変抵抗素子VR(又は、メモリセル100の抵抗が増加する（高い抵抗状態）。

可変抵抗素子VRが低い抵抗状態にある場合、メモリセル100に第1値（例えば、論理「0」）のデータが格納されるものとみなされる。反面、可変抵抗素子VRが高い抵抗状態にある場合、メモリセル100にが第2値（例えば、論理「1」）のデータが格納されるものとみなされる。

ライトドライバ1314によって駆動されるライト電流の方向に依存して、メモリセル100のデータの状態が第1値と第2値との間で切り替えられる。一例として、メモリセル100に第1値のデータが格納される間にライト電流が方向Ｄ２に沿って流れる場合、メモリセル100のデータの第1値が第2値に切り替えられる。メモリセル100に第2値のデータが格納される間にライト電流が方向Ｄ１に沿って流れる場合、メモリセル100のデータの第2値が第1値に切り替えられる。

図7は、図3のメモリセル100の一例としての特性を説明するためのグラフである。図7のグラフは、時間経過とともに、ライトドライバ1314からメモリセル100の可変抵抗素子VRに伝達されるライト電流の大きさを示す。

メモリセル100のデータの状態を切り替えさせるために、ライト電流が可変抵抗素子VRに伝達される。一例として、ライトドライバ1314は、サイズＩＤを有するライト電流を、時間の長さTDのうち駆動する。この場合、グラフにおける面積QEだけの電荷量に対応するエネルギーが、可変抵抗素子VRの自由レイヤーFLの磁化方向を変更するために、メモリセル100に供給される。

一例として、面積QEに対応するエネルギーが、自由レイヤーFLの磁化方向を変更するために必要とされる最小のエネルギーであると仮定される。面積QEに対応するエネルギーよりも少ない不十分なエネルギーが、メモリセル100に供給される場合（例えば、ＴＤの長さの時間の間でライト電流の大きさが大きさＩＤよりも低い場合、又はＩＤの大きさライト電流が時間の長さTDよりも短い時間の間に駆動される場合）、メモリセル100のデータの状態は切り替えられない。

一方、ライト電流の大きさが大きさＩＤより低くなるように多少減少しても、ライト電流を駆動するための時間の長さTDが長くなる場合、十分なエネルギーが伝達され、メモリセル100のデータの状態が切り替えられる。しかし、ライト電流の大きさが閾値よりも低い場合、時間の長さTDがかなり長くなっても、メモリセル100のデータの状態が切り替えられない。閾値は、データの状態を切り替えさせるために必要とされる最小の大きさとして理解できる。

図8は、図3のメモリセル100の一例としての特性を説明するためのグラフである。図8のグラフは、温度により変更されるライト電流の大きさを示す。

メモリセル100がMRAMで具現される場合、メモリセル100のデータの状態を切り替えさせるためのライト電流の閾値は、メモリ装置1310が動作する環境の温度に依存して変更される。一例として、メモリ装置1310が、低い温度T1の環境で動作する場合、閾値は高い可能性がある。したがって、メモリセル100のデータの状態を切り替えさせるために、ライトドライバ1314は高い大きさN1のライト電流を駆動しなければならない。

反面、メモリ装置1310が高い温度T2の環境で動作する場合、閾値の大きさは低い可能性がある。したがって、ライトドライバ1314は、低い大きさN2のライト電流を駆動することが受け入れ可能（Acceptable）である（実線を参照されたい。ただし、図8に示される直線状の実線は、より良い理解を可能にするために提供されているに過ぎず、温度と閾値との間の実際の関係は非線形でありうる）。

しかし、具現化において、ライトドライバ1314は、任意の温度環境でもメモリセル100のデータの状態が切替え可能（Switchable）であるように、最悪の温度環境の仮定下で高い大きさN1のライト電流だけを駆動するように構成されることが考えられる（破線参照）。このような具現化においては、メモリ装置1310が、実際には高い温度の環境で動作するにもかかわらず、高い大きさN1のライト電流が駆動され、不要な電力消費が増加してしまう。したがって、メモリ装置1310が動作する環境の温度に応じたライト電流の大きさを調節することは、低消費電力等の観点から有益である。

図8についての説明は、温度と関連して提供されたが、閾値は温度以外の他の動作環境（例えば、工程エラー、供給電圧、湿度、電磁気干渉など）によって影響を受けられる。したがって、メモリ装置1310の動作環境に応じたライト電流を調節することは、消費電力の減少はもちろん、メモリ装置1310の動作、管理の効率性、並びに信頼性を向上させるために有益である。

一実施例で、メモリ装置1310は、最悪の動作環境で要求される最も高い大きさのライト電流に基づいて動作する代わりに、与えられた動作環境に適合したライト電流に基づいて動作する。このような実施例は、図9～図18を参照して説明される。

以下の実施例は、温度と関連して、メモリ装置1310がMRAMを含む場合を説明するために提供されるであろう。しかし、以下の実施例が、温度以外の他の動作環境に適合したライト電流を駆動するために多様に変更又は修正されることがよく理解されるだろう。さらに、以下の実施例は、MRAMの外の動作環境に依存してかわる閾値のライト電流を必要とする他のタイプのメモリのために多様に変更又は修正されることがく理解されるだろう。以下の実施例は、より良い理解を可能にするために提供され、本発明を限定するように意図されていない。

図9は、図1のメモリ装置1310の一例としての構成を示すブロック図である。

メモリセルアレイ1311は、メモリセル100を含む。メモリセル100は、ライト電流IWに基づいてデータを格納する。したがって、データがライト電流IWに基づいて、メモリセルアレイ1311に格納される。

ライトドライバ1314は、ライト電流IWを出力する。一例として、ライトドライバ1314は、メモリセル100のためにライト電流IWを駆動するように構成されるドライバ回路200を含む。ライトドライバ1314は、ドライバ回路200を用いて、データバッファ1316にバッファリングされたデータに基づいて、ライト電流IWを駆動する。一例として、メモリセル100に格納されたデータの値は、データバッファ1316にバッファリングされたデータの値と異なる場合、ライトドライバ1314は、データの状態を切り替えさせるためにライト電流IWをメモリセル100に提供する。

電流コントローラ2000は、メモリ装置1310の動作環境（例えば、動作温度）に適合するようにライト電流IWの大きさを調節するために提供される。電流コントローラ2000は、制御値CVを生成する。一例として、制御値CVは、デジタルコードである。デジタルコードは、それぞれが論理「0」又は論理「1」の値を有するデジタルビットを含む。しかし、制御値CVの構成は、デジタルコードに限定されず、ライト電流IWの大きさを調節するために多様に変更又は修正される。

制御値CVは、ライトドライバ1314に提供される。ライトドライバ1314は、制御値CVに基づいて、ライト電流IWを出力する。ライト電流IWは、ライト電流IWの大きさが制御値CVに基づいて調節されるように駆動される。

図10は、図9のドライバ回路200とメモリセル100の一例としての構成を示すブロック図である。

いくつかの実施例で、ドライバ回路200は、トランジスタPU1、PU2、・・・PUp、PD1、PD2、・・・PDpを含む。トランジスタPU1、PU2、・・・PUpは、ビットラインBL1と駆動電圧VDD1との間に連結される。トランジスタPD1、PD2、・・・PDpは、ビットラインBL1と駆動電圧VDD2との間に連結される。一例として、駆動電圧VDD1のレベルは、駆動電圧VDD2のレベルよりも高い可能性があり、ソースラインSL1の電圧のレベルは、駆動電圧VDD1のレベルと駆動電圧VDD2のレベルとの間でありうる。駆動電圧VDD1、VDD2は、別個の電圧生成回路から提供される。

ドライバ回路200は、メモリセル100に連結される。実質的にドライバ回路200と同一に構成される追加のドライバ回路が、メモリセル100以外の残りのメモリセルMCに対して、それぞれ提供される。簡潔性のため、追加のドライバ回路に係わる説明は省略される。

一例として、制御値CVは、制御値CVUと制御値CVDを含む。制御値CVUと制御値CVDは、単一の制御値CVで構成されたり、別個に提供されたりする。よりよい理解を可能にするために、図10は、制御値CVUと制御値CVDが別個の制御値として提供されるものを示している。

トランジスタPU1、PU2、・・・PUpのそれぞれは、制御値CVUに基づいてターンオンまたはターンオフされる。一例として、トランジスタPU1、PU2、・・・PUpのそれぞれがP型MOSFET（P-channel Metal Oxide Semiconductor Field Effect Transistor）の場合、トランジスタPU1、PU2、・・・PUpのそれぞれは、論理「0」のデジタルビットに応答してターンオンされ、論理「1」のデジタルビットに応答してターンオフされる。

トランジスタPD1、PD2、・・・PDpのそれぞれは、制御値CVDに基づいてターンオン又はターンオフされる。一例として、トランジスタPD1、PD2、・・・PDpのそれぞれがN型MOSFET（N-channel MOSFET）の場合、トランジスタPD1、PD2、・・・PDpのそれぞれは、論理「1」のデジタルビットに応答してターンオンされ、論理「0」のデジタルビットに応答してターンオフされる。ただし、図10のドライバ回路200の構成は、可能な実施例のいずれか一つだけであり、図10の図示とは異なり、変更又は修正されることがよく理解されるだろう。

ターンオンされたトランジスタは、ライト電流IWのために電流経路を提供する。したがって、トランジスタPU1、PU2、・・・PUp及びトランジスタPD1、PD2、・・・PDpは、制御値CVU及び制御値CVDに基づいて、ライト電流IWを駆動する。

一例として、トランジスタPU1、PU2、・・・PUpの中の一つ以上がターンオンされ、トランジスタPD1、PD2、・・・PDpがターンオフされる場合、ビットラインBL1の電圧が駆動電圧VDD1にプルアップされる。この場合、ビットラインBL1からソースラインSL1への電流経路が方向D1に沿って提供される。

反面、トランジスタPU1、PU2、・・・PUpがターンオフされてトランジスタPD1、PD2、・・・PDpの中の一つ以上がターンオンされる場合、ビットラインBL1の電圧が駆動電圧VDD2にプルダウンされる。この場合、ソースラインSL1からビットラインBL1への電流経路が方向D2に沿って提供される。メモリセル100のデータの状態は、ライト電流IWの方向D1、D2に依存して切り替えられる。

トランジスタPU1、PU2、・・・PUpの中のターンオンされるトランジスタの個数は、制御値CVUのデジタルビットに基づいてかわる。トランジスタPD1、PD2、・・・PDpの中のターンオンされるトランジスタの個数は、制御値CVDのデジタルビットに基づいてかわる。ライト電流IWの大きさはターンオンされたトランジスタの個数に依存してかわる。

ターンオンされるトランジスタの個数が増加するほど、ライト電流IWの大きさが増加する。ライト電流IWの大きさはターンオンされたトランジスタによって駆動される電流の大きさの合計に対応する。したがって、ライト電流IWの大きさは、制御値CVU及び制御値CVDに基づいて調節される。

このような方式で、ライトドライバ1314は、ドライバ回路200を用いて、相異なる大きさを有するライト電流を駆動するように構成される。メモリセル100を介して方向D1又は方向D2に沿って流れるライト電流IWの大きさは、ライトドライバ1314によって提供される相異なる大きさのいずれか一つを有するように調節される。

図11は、図9の電流コントローラ2000の一例としての構成を示すブロック図である。図12は、図11のライト電流IR1、IR2、・・・IRqの例を説明するためのグラフである。

図11を参照すると、いくつかの実施例で、電流コントローラ2000は、電流源回路2100、1つ以上の複製メモリセル2300、並びに制御値生成回路2500を含む。電流源回路2100は、相異なる大きさを有するライト電流IR1、IR2、・・・IRqを出力する。

図12を参照すると、ライト電流IR1は、大きさX1を有し得る。ライト電流IR2は大きさX2を有し、ライト電流IRqは大きさXqを有し得る。大きさX1、X2、・・・Xqは異なることができる。

図11に戻ると、複数の複製メモリセル2300は、１つの複製メモリセルRMCを含む。複数の複製メモリセル2300に含まれる複製メモリセルの個数は、多様に変更又は修正され、これは以下でさらに説明されるであろう。複製メモリセル2300が複数の複製メモリセルを含む場合、複数の複製メモリセルのそれぞれは、実質的に１つの複製メモリセルRMCと同一又は類似に構成される。

複製メモリセルRMCは、メモリセルアレイ1311に含まれるメモリセル（例えば、メモリセル100）を複製して構成される。複製メモリセルRMCは、メモリセル100に含まれる構成要素と同一の構成要素を含む。

複製メモリセルRMCに含まれる構成要素の特性（例えば、素子サイズ、物理的形状、電圧/電流応答など）は、メモリセル100に含まれる構成要素の特性と同一である。複製メモリセルRMCに含まれる構成要素間の連結は、メモリセル100に含まれる構成要素間の連結と同一である。一例としては、メモリセル100がMRAMで具現される場合、複製メモリセルRMCは、図3～図8を参照して説明された構成及び特性を有する。

ライト電流IR1、IR2、・・・IRqは、複製メモリセル2300に供給される。複製メモリセルRMCは、ライト電流IR1、IR2、・・・IRqに基づいて、データを格納するように構成される。一例として、複製メモリセルRMCがMRAMで具現される場合、複製メモリセルRMCのデータの状態は、ライト電流IR1、IR2、・・・IRqの方向に沿って切り替えたり、切り替えなしに維持したりする。

さらに、複製メモリセルRMCのデータの状態を切り替えさせるために必要とされるライト電流の閾値は、動作環境（例えば、動作温度）に依存してかわる。複製メモリセルRMCに格納されたデータの状態は、複製メモリセルRMCに供給されたライト電流の大きさが閾値以上の場合に、第1値と第2値との間で切り替える。

ライト電流IR1、IR2、・・・IRqのいくつかの大きさは、複製メモリセルRMCのデータの状態を切り替えさせるのに十分ではない（つまり、低い）。反面、ライト電流IR1、IR2、・・・IRqのいくつかの大きさは、複製メモリセルRMCのデータの状態を切り替えさせるのに十分に高い。

したがって、相異なる大きさを有するライト電流IR1、IR2、・・・IRqは、複製メモリセルRMCのデータの状態を切り替えさせるためのに十分な電流の大きさを判定するために使用される。一例として、与えられた動作環境で、複製メモリセルRMCのデータの状態がライト電流IR1に基づいて、切り替えられず、ライト電流IR2に基づいて切り替えられる場合、大きさX1は十分ではないし、大きさX2は十分であると判定される（この場合、閾値は大きさX1と大きさX2との間でありうる）。

複製メモリセルRMCは、メモリセル100を複製して構成される。したがって、ライト電流IR2の大きさX2が複製メモリセルRMCのデータの状態を切り替えさせるために十分な場合、ライト電流IR2の大きさX2は、メモリセル100のデータの状態を切り替えさせるためにも十分である。

このように、ライト電流IR1、IR2、・・・IRq、及び複数の複製メモリセル2300は、与えられた動作環境で、メモリセルアレイ1311のメモリセルMCにデータを格納するのに適合した（例えば、データの状態を切り替えるために最適な）ライト電流IWの大きさを判定するために提供される。メモリ装置1310が動作する環境の温度（又は他の要因）がかわる場合、ライト電流IWの閾値がかわる。したがって、実施例で、メモリ装置1310の動作環境がかわる場合、ライト電流IR1、IR2、・・・IRq、及び複数の複製メモリセル2300に基づいて、ライト電流IWの大きさが調節される。

ライト電流IWの大きさを調節するために、制御値の生成回路2500は、制御値CVを生成する。制御値CVは、ライト電流IR1、IR2、・・・IRqの中の複数の複製メモリセル2300に格納されたデータの状態を切り替えさせるライト電流（以下、切り替えのライト電流）の大きさに関連される。制御値CVは、ライトドライバ1314が切り替えのライト電流の大きさを有するライト電流IWを駆動するようにライトドライバー1314に提供される。

制御値の生成回路2500は、複数の複製メモリセル2300に格納されたデータの状態がライト電流IR1、IR2、・・・IRqに基づいて切り替えられるのかを検出する。制御値の生成回路2500は、検出された状態に基づいて、複数の複製メモリセル2300に格納されたデータの状態を切り替えさせる切り替えのライト電流を判定する。制御値CVは、判定された切り替えのライト電流の大きさに対応して生成される。したがって、制御値の生成回路2500は、複数の複製メモリセルら2300に格納されたデータの状態に基づいて制御値CVを生成する。

制御値CVのデジタルビットは、複数の複製メモリセル2300に格納されたデータの状態が切り替えられるかに基づいて決定される。一例として、複製メモリセル（例えば、複製メモリセルRMC）のデータの状態が切り替えられた場合、制御値CVのデジタルビットは論理「1」の値を有する。反面、複製メモリセルRMCのデータ状態が切り替えられていない場合、制御値CVのデジタルビットは論理「0」の値を有する。

したがって、制御値CVは、切り替えのライト電流の大きさに関連する。ライトドライバ1314は、ドライバ回路200のトランジスタPU1、PU2、・・・PUp、PD1、PD2、・・・PDpにより、制御値CVに基づいて、ライト電流IWの大きさが切り替えのライト電流の大きさに対応して調節されてライト電流IWを駆動する。

したがって、ライト電流IWの大きさは、メモリ装置1310の与えられた動作環境（例えば、動作温度）で、メモリセルアレイ1311に格納されたデータの状態がライト電流IWに基づいて切り替わるように（例えば、閾値以上になるように）調節される。ただし、ライト電流IWの大きさは、ドライバ回路200によって提供される相異なる大きさの中で最大の大きさ以下でありうる。

いくつかの場合、ライト電流IR1、IR2、・・・IRqの中でいくつかのライト電流が複数の複製メモリセル2300のデータの状態を切り替える。一例として、閾値が大きさX1と大きさX2との間の場合、ライト電流IR1を除いたライト電流IR2、・・・IRqが、複数の複製メモリセル2300のデータの状態を切り替える。この例で、高い大きさXqのライト電流を駆動するよりも低い大きさX2のライト電流を駆動するのが、消費電力の低減の観点から、より有益である。つまり、閾値以上の大きさを有するライト電流の中で最も低い大きさを有するライト電流IWを駆動するのが有益である。

実施例で、制御値の生成回路2500は、複数の複製メモリセル2300のデータの状態を切替えさせるライト電流の大きさの中で最も低い大きさに関連付けて制御値CVを生成する。したがって、ライトドライバ1314は、制御値CVに基づいて、メモリセルMCのデータの状態を切替えさせる最小の大きさを有するライト電流IWを出力する。

このように、ライトドライバ1314は、高い大きさのライト電流のみを駆動する代わりに、与えられたた動作環境に最適な大きさのライト電流IWを駆動する。したがって、不要な電力消費が減少し、効率性及び信頼性が向上する。

図13は、図11の電流コントローラ2000の一例としての構成を示すブロック図である。

いくつかの実施例で、電流源回路2100は、トランジスタTRR、TR1、TR2、・・・TRqを含む。トランジスタTRRは駆動電圧VDDに基づいて基準電流IREFを駆動する。例えば、基準電流IREFは、BGR(Bandgap Reference)回路のように基準レベルを提供する回路から提供され、駆動電圧VDDは、別個の電圧生成回路から提供される。トランジスタTR1、TR2、・・・TRqは駆動電圧VDDに基づいて、相異なる大きさを有するライト電流IR1、IR2、・・・IRqを出力する。

トランジスタTRRのゲートがトランジスタTRRのソースと連結され、トランジスタTR1、TR2、・・・TRqのゲートは、トランジスタTRRのゲートに連結される。これは電流ミラー構造を提供する。電流ミラー構造で、トランジスタTR1、TR2、・・・TRqはミラーリングの割合に応じて、基準電流IREFをコピー(Copy)してライト電流のIR1、IR2、・・・IRqを駆動する。

トランジスタTR1、TR2、・・・TRqは、相異なるサイズ（例えば、チャンネル幅）を有する。トランジスタのチャネル幅が大きいほど、駆動電流の大きさが増加する。一例として、トランジスタTR1、TR2のチャネル幅がトランジスタTRqのチャネル幅よりも小さくなるように構成される場合、ライト電流IRqの大きさXqがライト電流IR1、IR2の大きさX1、X2より高くなる。したがって、ライト電流IR1、IR2、・・・IRqの大きさが異なる。

ミラーリングの割合は、基準電流IREFの大きさとライト電流IR1、IR2、・・・IRqの大きさとの間の割合に関連する。ライト電流IR1、IR2、・・・IRqは相異なる割合に応じて基準電流IREFをコピーすることにより、生成される。ライト電流IR1、IR2、・・・IRqの大きさは、相異なる割合に対応する。

いくつかの実施例で、複製メモリセル2300は、複数の複製メモリセルを含む。第1複製メモリセルは、複製の可変抵抗素子RVR1と複製セルトランジスタRCT1を含み、第2複製メモリセルは、複製の可変抵抗素子RVR2と複製セルトランジスタRCT2を含み、以下同様に続き、第q複製メモリセルは、複製の可変抵抗素子RVRqと複製セルトランジスタRCTqを含む。各複製メモリセルは、メモリセルアレイ1311のメモリセルMCを複製して構成される。

ライト電流IR1、IR2、・・・IRqは、トランジスタTR1、TR2、・・・TRqに連結された複製メモリセルにそれぞれ伝達される。複製メモリセルは、それぞれのライト電流IR1、IR2、・・・IRqに基づいて、データを格納する。複製メモリセルに格納されたデータの状態は、それぞれのライト電流IR1、IR2、・・・IRqに基づいて切り替わったり、切り替えなしに維持される。複製セルトランジスタRCT1、RCT2、・・・RCTqは電流経路を提供するためにターンオンされる。

一例として、与えられた動作環境（例えば、動作温度）で閾値が大きさX1と大きさX2との間の場合、ライト電流IR1の大きさX1は、データの状態を切替えさせるために十分ではない可能性がある（つまり、低い可能性がある）。したがって、複製可変抵抗素子RVR1を含む複製メモリセルのデータ状態は、切替えなしに維持される。

反面、ライト電流IR2、・・・IRqの大きさのX2、・・・Xqは閾値以上であり、データの状態を切替えさせるために十分高い。したがって、複製可変抵抗素子RVR2、・・・RVRqを含む複製メモリセルのデータ状態は、それぞれのライト電流IR2、・・・IRqに基づいて切り替わる。

いくつかの実施例で、制御値の生成回路2500は、複製検出アンプ2511、2512、・・・251q、判定回路2531、2532、・・・253q、並びに組み合わせ回路2550を含む。複製検出アンプ2511、2512、・・・251qは、各複製メモリセルに格納されたデータを検出する。一例として、複製検出アンプの2511、2512、・・・251qは、実質的に検出アンプ1315と同一又は類似に構成される。複製検出アンプ2511、2512、・・・251qは、検出されたデータ値を出力する。

判定回路2531、2532、・・・253qは、複製検出アンプ2511、2512、・・・251qの出力値に基づいて、各複製メモリセルのデータの状態がライト電流のIR1、IR2、・・・IRqに基づいて切り替わるかを判定する。一例として、判定回路2531、2532、・・・253qは、データの値の変更又は遷移を検出するように構成されるハードウェア回路（例えば、レベル検出器、位相検出器、フリップフロップ等）で具現される。判定回路2531、2532、・・・253qは判定された結果に対応する値を出力する。

一例として、複製検出アンプ2511は、複製可変抵抗素子RVR1を含む複製メモリセルのデータを検出する。判定回路2531は、複製検出アンプ2511の出力に基づき、複製可変抵抗素子RVR1を含む複製メモリセルのデータの状態がライト電流IR1に基づいて切り替わっているかを判定する。複製検出アンプの2512、・・・251q及び判定回路2532、・・・253qも同様の方式で動作する。

組み合わせ回路2550は、判定回路2531、2532、・・・253qの出力値に基づいて制御値CVU及び制御値CVDを含む制御値CV（又は、別の制御値CVU及び制御値CVD）を生成する。したがって、制御値CVは、複製メモリセルのデータ状態が切り替えられるかに基づいて生成される。組み合わせ回路2550は、判定回路2531、2532、・・・253qの出力値を組み合わせて制御値CVを生成するように構成されるハードウェア回路（例えば、論理ゲート、フリップフロップ等）で具現される。

ライトドライバ1314によって駆動されるライト電流IWは、制御値CVに基づいて調節される大きさを有する。制御値CVは、複製メモリセルのデータの状態を切替えさせる切替えのライト電流の大きさに関連するように生成される。したがって、ライト電流IWは、切り替えのライト電流の大きさに対応する大きさを有するように駆動される。

一例で、最も高い大きさXqを有するライト電流IRqに基づいて複製可変抵抗素子RVRqを含む複製メモリセルのデータの状態のみ切替えられ、残りの複製メモリセルのデータの状態は切り替えられていないと判定される。この場合、制御値CVは、ライト電流IWの大きさが大きさXqに対応するようにライト電流IWの大きさを調節するために生成され、ライトドライバ1314は、制御値CVに基づいた大きさXqに対応する大きさを有するライト電流IWを駆動する。

他の例で、複製可変抵抗素子RVR1を含む複製メモリセルのデータの状態のみが切り替えなしに維持され、残りの複製メモリセルのデータの状態は、それぞれライト電流IR2、・・・IRqに基づいて切り替えられる。複数複製メモリセルのデータの状態が切替えられたと判定された場合、データの状態の切り替えが検出された複製メモリセルに伝達されたライト電流のIR2、・・・IRqの中で最も低い大きさ（例えば、大きさX2）を有するライト電流（例えば、ライト電流IR2）が切り替えのライト電流として判定される。

制御値CVは、ライト電流IWの大きさが判定された切替えのライト電流の大きさ（例えば、大きさX2）に対応するように、ライト電流IWの大きさを調節するために生成される。したがって、ライトドライバ1314は、制御値CVに基づいて、閾値以上の大きさを有しながら、メモリセルMCのデータの状態を切り替えさせる最小の大きさを有するライト電流IWを駆動する。

ただし、図13の図示は、より良い理解を可能にするために提供され、本発明を限定するように意図していない。多様な実施例が図13の図示から変形して得られることがよく理解されるだろう。

いくつかの実施例で、トランジスタTR1、TR2、・・・TRqの個数は、複製メモリセルの個数と同一であるか又は異なる。トランジスタTR1、TR2、・・・TRqの個数が複製メモリセルの個数よりも少ない場合、1つのライト電流がいくつかの複製メモリセルに伝達される。トランジスタTR1、TR2、・・・TRqの個数が複製メモリセルの個数よりも多くの場合、1つの複製メモリセルがいくつかのライト電流に基づいて、テストできる。一例としては、1つの複製メモリセルだけ提供される場合、1つの複製メモリセルのデータの状態が、すべてのライト電流IR1、IR2、・・・IRqに基づいて切り替わっているかをテストできる。

いくつかの実施例で、トランジスタTR1、TR2、・・・TRqが同じチャネル幅を有するように構成される。代わりに、複数の複製メモリセルが相異なる抵抗値を有するように構成される。この場合、ライト電流IR1、IR2、・・・IRqは相異なる抵抗値に基づいて、相異なる大きさを有する。

いくつかの実施例で、制御値の生成回路2500は、判定回路2531、2532、・・・253q及び組み合わせ回路2550を含んでいない可能性がある。代わりに、複製検出アンプの2511、2512、・・・251qの出力値が制御値CVとして提供される。複数の複製メモリセル2300及びドライバ回路200に関連する構成が適切に設計される場合、判定回路2531、2532、・・・253q及び組み合わせ回路2550が排除され、回路の複雑度が減少する。

本発明は、前記の実施例に限定されず、電流源回路2100、複数の複製メモリセル2300及び制御値の生成回路2500は、本発明で説明される動作を提供するために多様に変更又は修正される。さらに、電流コントローラ2000は、複製メモリセルのデータの状態を切替えさせるライト電流に基づいて制御値CVを生成するために多様に変更又は修正される。

電流コントローラ2000によって制御値CVを生成し、ライト電流IWの大きさを調節することは、メモリ装置1310の動作中に遂行し続けられたり、周期的に（例えば、10秒ごとに）遂行されたり、又はある条件の充足（例えば、基準値を超える温度変更）に応答して遂行される。本発明は、ここに限定されず、実施例は、動作環境に適合したライト電流IWを駆動するために多様に変更又は修正される。

図14は、図11の電流コントローラ2000の一例としての動作を説明するためのグラフである。図15は、図9のメモリセル100の一例としての特性を説明するためのグラフである。

図14を参照すると、例えば、電流源回路2100は、4つのライト電流IR1、IR2、IR3、IR4を出力すると仮定される。ライト電流IR1、IR2、IR3、IR4の大きさは、メモリセルMCの閾値の特性を考慮して選択される。一例として、ライト電流IR1、IR2、IR3、IR4の大きさは、それぞれ40μA、50μA、60μA及び70μAである。

図15を参照すると、例えば、メモリ装置1310が-40℃～120℃の間の温度環境で動作可能であると仮定される。一例として、メモリ装置1310が-40℃で動作する場合、ライト電流IWの閾値は70μAである。一例として、メモリ装置1310が120℃で動作する場合、ライト電流IWの閾値は30μAである。温度と閾値との間に線線関係が存在すると仮定される。

図16は、図14及び図15の例による図13の電流コントローラ2000の一例としての構成及び一例としての動作を説明するためのブロック図である。

よりよい理解を可能にするために、例えば、メモリ装置1300が60℃で動作すると仮定される。この仮定で、図15を参照すると、複製メモリセル、及びメモリセルMCのデータの状態を切替えさせるための閾値は45μAである。さらに、例えば、複製メモリセルが最初に論理「1」のデータの値を格納すると仮定される。

トランジスタTR1、TR2、TR3、TR4によって駆動されるライト電流IR1、IR2、IR3、IR4が複製メモリセルに伝達される。閾値が45μAである場合、複製可変抵抗素子RVR1と複製セルトランジスタRCT1を含む複製メモリセルのデータの状態は、ライト電流IR1が伝達されるにもかかわらず切り替わらない可能性がある。したがって、複製検出アンプ2511は、論理「1」のデータの値を検出する。

反面、複製可変抵抗素子RVR2、RVR3、RVR4及び複製セルトランジスタRCT2、RCT3、RCT4を含む複製メモリセルのデータの状態は、ライト電流IR2、IR3、IR4に基づいて、論理「1」のデータの値から論理「0」のデータの値に切り替えられる。したがって、複製検出アンプ2512、2513、2514は、論理「0」のデータの値を検出する。

複製検出アンプ2511の出力値が変更しない場合、判定回路2531は、複製可変抵抗素子RVR1と複製セルトランジスタRCT1を含む複製メモリセルのデータの状態が切り替わらないことを指示する値（例えば、論理「0」）を出力する。複製検出アンプ2512、2513、2514の出力値の変更又は遷移に応答して、判定回路2532、2533、2534は、複製可変抵抗素子RVR2、RVR3、RVR4、及び複製セルトランジスタRCT2、RCT3、RCT4を含む複製メモリセルのデータの状態が切り替わることを指示する値（例えば、論理「1」）を出力する。

組み合わせ回路2550は、判定回路2531、2532、2533、2534の出力値を組み合わせて制御値CVU及び制御値CVDを生成する。制御値CVU及び制御値CVDは、複製メモリセルのデータの状態を切替えさせる50μA、60μA及び70μAの大きさの中で最も低い50μAの大きさに関連するように生成される。

一例として、制御値CVUは、「0011」のデジタルビット及び「1111」のデジタルビットを含み、制御値CVDは、「0000」のデジタルビット及び「1100」のデジタルビットをを含む。組み合わせ回路2550は、制御値CVU及び制御値CVDのデジタルビットを組み合わせるために組み合わせ論理回路を含む。

図17及び図18は、図16の電流コントローラ2000から出力される制御値CVに基づいて動作する図10のドライバ回路200の一例としての構成及び一例としての動作を説明するためのブロック図である。

図17及び18を参照すると、ドライバ回路200は、トランジスタPU1、PU2、PU3、PU4及びトランジスタPD1、PD2、PD3、PD4を含む。一例として、トランジスタPU1、PD1のそれぞれは、40μAの電流を駆動するためのチャネル幅を有するし、トランジスタPU2、PU3、PU4、PD2、PD3、PD4のそれぞれは、10μAの電流を駆動するためのチャネル幅を有する。

一例として、図17は、ドライバ回路200が、ビットラインBL1の電圧を駆動電圧VDD1にプルアップするように意図されている場合に関連する。図17の場合で、ドライバ回路200は、制御値の生成回路2500から「0011」の制御値CVU及び「0000」の制御値CVDを受信する。

図17を参照すると、トランジスタPD1、PD2、PD3、PD4は、制御値CVDのデジタルビット「0000」に応答してターンオフされる。トランジスタPU1、PU2は、制御値CVUの上位デジタルビット「00」に応答してターンオンされる。トランジスタPU3、PU4は、制御値CVUの下位デジタルビット「11」に応答してターンオフされる。したがって、ターンオンされたトランジスタPU1、PU2を介して50μAのライト電流IWが駆動される。

一例として、図18は、ドライバ回路200が、ビットラインBL1の電圧が駆動電圧VDD2にプルダウンするように意図されている場合に関連する。図18の場合で、ドライバ回路200は制御値の生成回路2500から「1111」の制御値CVU及び「1100」の制御値CVDを受信できる。

図18を参照すると、トランジスタPU1、PU2、PU3、PU4は、制御値CVUのデジタルビット「1111」に応答してターンオフされる。トランジスタPD1、PD2は制御値CVDの上位デジタルビット「11」に応答してターンオンされる。トランジスタPD3、PD4は、制御値CVDの下位デジタルビット「00」に応答してターンオフされる。したがって、ターンオンされたトランジスタPD1、PD2を介して50μAのライト電流IWが駆動される。

一例として、図17の場合は、メモリセル100に論理「0」のデータ値を格納しようと意図している場合に関連され、図18の場合は、メモリセル100に論理「1」のデータの値を格納しようと意図している場合に関連される。一例として、データバッファ1316にバッファリングされたデータの値に基づいて、「0011」又は「1111」の制御値CVUが選択的にトランジスタPU1、PU2、PU3、PU4に提供され、「0000」又は「1100」の制御値CVDが選択的にトランジスタPD1、PD2、PD3、PD4に提供される。そのためには、例えば、スイッチ、マルチプレクサなどのような回路が利用される。

前記で仮定されたように、60℃の動作温度でライト電流IWの閾値が45μAである。図16～図18を参照して説明されたように、ライト電流IWは閾値以上の50μAの大きさを有するように駆動される。50μAの大きさは、メモリセル100のデータの状態を切り替えさせるライト電流IR2、IR3、IR4の大きさの中で最小の大きさに対応する。

ライト電流IWが常に70μAの最も強い大きさを有する場合、どのような動作環境でも閾値以上の電流の大きさが保障される。しかし、不要な電力消費が増加することができる。反面、図16～図18を参照して説明されたように、ライト電流IWが与えられた動作環境に適合した50μAの大きさを有する場合、消費電力が減少し、効率性及び信頼性が向上する。

前記の説明は、本発明を具現するための例示的な構成及び動作を提供するように意図される。本開示は、前述した実施例だけでなく、前記の実施例を単純に変更したり、修正したりして得られる具現も含めるであろう。また、本発明は、前述した実施例を向後容易に変更したり、修正したりして達成される具現も含めるであろう。

１００：メモリセル（ＭＣ）
１１１：ボディ基板
１１２：ゲート
１１３、１１４：接合（ジャンクション）
２００：ドライバ回路
１０００：電子システム
１１００：ホスト装置
１３００：メモリシステム
１３１０：メモリ装置
１３３０：コントローラ
１３１１：メモリセルアレイ
１３１２：ロー（行）デコーダ
１３１３：カラム（列）デコーダ
１３１４：ライトドライバ
１３１５：検出アンプ（ＳＡ）
１３１６：データバッファ
１３１７：制御ロジック回路
１３３０：外部コントローラ
２０００：電流コントローラ
２１００：電流源回路
２３００：複製(replica)メモリセル（ＲＭＣ）
２５００：制御値の生成回路
２５１１、２５１２、２５１３，２５１４、・・・２５１ｑ：検出アンプ（ＳＡ）
２５３１、２５３２、２５３３、２５３４、・・・２５３ｑ：判定回路
２５５０：組み合わせ回路
ＳＬ１、ＳＬ２、・・・ＳＬｎ：ソースライン
ＢＬ１、ＢＬ２、・・・ＢＬｎ：ビットライン
ＷＬ１、ＷＬ２、・・・ＷＬｍ：ワードライン
ＣＴＲＬ：制御信号
ＡＤＤＲ：アドレス信号
ＣＴ：セルトランジスタ
ＣＶ、ＣＶＵ、ＣＶＤ：制御値
ＩＷ、ＩＲ１、ＩＲ２、ＩＲ３、ＩＲ４、・・・ＩＲｑ：ライト電流
Ｘ１、Ｘ２、・・・Ｘｑ：ライト電流の大きさ
ＰＬ：ピンドレイヤー
ＴＬ：トンネルレイヤー
ＦＬ：自由レイヤー
ＶＲ：可変抵抗素子
Ｄ１、Ｄ２：方向
ＩＤ：大きさ（強度）
Ｎ１：高い大きさ
Ｎ２：低い大きさ
ＴＤ：時間の長さ
Ｔ１：低い温度
Ｔ２：高い温度
ＱＥ：グラフ下の面積
ＰＵ１、ＰＵ２、ＰＵ３、ＰＵ４、・・・ＰＵｐ、ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４、・・・ＰＤｐ：トランジスタ
ＶＤＤ１、ＶＤＤ２：駆動電圧
ＴＲＲ、ＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４、・・・ＴＲｑ：トランジスタ
ＩＲＥＦ：基準電流
ＲＶＲ１、ＲＶＲ２、ＲＶＲ３、ＲＶＲ４、・・・ＲＶＲｑ：複製可変抵抗素子
ＲＣＴ１、ＲＣＴ２、ＲＣＴ３、ＲＣＴ４、・・・ＲＣＴｑ：複製セルトランジスタ

Claims

第１ライト電流に基づいて、第１データを格納するように構成されるメモリセルを含むメモリセルアレイと、
制御値に基づいて前記第１ライト電流を出力するように構成されるライトドライバと、
前記メモリセルを複製して構成される複製メモリセルを複数個含み、その複数の複製メモリセルに格納された第２データの状態に基づいて前記制御値を生成するように構成される電流コントローラとを、備え、
前記第１ライト電流の大きさは前記制御値に基づいて調節され、
前記電流コントローラは、
相異なる大きさを有する複数の第２ライト電流をそれぞれ前記複数の複製メモリセルに伝達するように構成される電流源回路と、
前記複数の複製メモリセルに格納されたデータの状態が前記複数の第２ライト電流のそれぞれに基づいて切り替わるかを検出して前記制御値を生成するように構成される制御値の生成回路とを含み、
前記電流源回路は、相異なる割合に応じて基準電流をコピーして前記複数の第２ライト電流を駆動するように構成されるトランジスタを含み、前記複数の第２ライト電流の前記相異なる大きさは、前記相異なる割合に対応していることを特徴とするメモリ装置。
前記第２データの前記状態は、前記複製メモリセルに伝達された第２ライト電流の大きさが閾値以上の場合に、第１値と第２値との間で切り替えられ、
前記制御値は、前記第２データの前記状態が切り替えられるかに基づいて決定されるデジタルビットを含むデジタルコードであることを特徴とする請求項１に記載のメモリ装置。
前記閾値は、前記メモリ装置が動作する環境の温度に依存してかわることを特徴とする請求項２に記載のメモリ装置。
前記ライトドライバは、相異なる大きさを有するライト電流を駆動するように構成され、
前記第１ライト電流の前記大きさは、前記相異なる大きさのいずれか一つを有するように調節されることを特徴とする、請求項２に記載のメモリ装置。
前記複数の複製メモリセルのそれぞれは、前記メモリセルに含まれる構成要素と同一の構成要素を含み、
前記複数の複製メモリセルのそれぞれに含まれる前記構成要素の特性は、前記メモリセルに含まれる前記構成要素の特性と同一であり、
前記複数の複製メモリセルのそれぞれに含まれる前記構成要素間の連結は、前記メモリセルに含まれる前記構成要素間の連結と同一であることを特徴とする請求項１に記載のメモリ装置。
前記制御値の生成回路は、前記第１ライト電流の前記大きさが、前記複数の複製メモリセルのうちデータの状態の切り替えが検出された複製メモリセルに伝達された第２ライト電流の大きさの中で最も低い大きさに対応するように、前記制御値を生成することを特徴とする請求項１に記載のメモリ装置。
第１ライト電流に基づいて、データを格納するように構成されるメモリセルアレイと、
前記第１ライト電流の第１大きさが調節されるように、制御値に基づいて前記第１ライト電流を駆動するように構成されるライトドライバと、
相異なる大きさを有する複数のライト電流のうち前記データの状態を切替えさせる第２ライト電流を判定し、その判定された第２ライト電流の第２大きさに対応した前記制御値を生成するように構成される電流コントローラとを、備え、
前記第１大きさは前記制御値に基づいて前記第２大きさに対応するように調節され、前記電流コントローラは、
それぞれが前記メモリセルを複製して構成される複数の複製メモリセルと、
相異なる大きさを有する複数のライト電流をそれぞれ前記複数の複製メモリセルに伝達するように構成される電流源回路と、
前記複数の複製メモリセルに格納されたデータの状態が前記複数のライト電流のそれぞれに基づいて切り替わるかを検出して前記制御値を生成するように構成される制御値の生成回路とを含み、
前記電流源回路は、相異なる割合に応じて基準電流をコピーして前記複数のライト電流を駆動するように構成されるトランジスタを含み、前記複数のライト電流の前記相異なる大きさは、前記相異なる割合に対応していることを特徴とするメモリ装置。
前記第１大きさには、前記メモリ装置が動作する環境の温度で、前記のデータの前記状態が第１値と第２値との間で切り替わるように調節されることを特徴とする請求項７に記載のメモリ装置。
前記電流コントローラは、
前記複数のライト電流を出力するように構成される電流源回路と、
前記複数のライト電流のそれぞれに基づいて、データを格納するように構成される複数の複製メモリセルを含むことを特徴とする請求項７に記載のメモリ装置。
前記複数の複製メモリセルは、相異なる抵抗値を有し、
前記複数のライト電流は、前記相異なる抵抗値に基づいて前記相異なる大きさを有することを特徴とする請求項９に記載のメモリ装置。
前記複数の複製メモリセルに格納された前記データの状態は、前記複数のライト電流のそれぞれに基づいて切り替わったり、切り替えなしに維持されたりし、
前記電流コントローラは、前記複数の複製メモリセルのうちデータの状態が切替えられた複製メモリセルに伝達されたライト電流の中で最も低い大きさを有するライト電流を前記第２ライト電流として判定するように、さらに構成されることを特徴とする請求項９に記載のメモリ装置。
前記ライトドライバは、それぞれが前記制御値に基づいてターンオン又はターンオフされるトランジスタを含み、
前記第１大きさは、前記トランジスタのうちターンオンされたトランジスタによって駆動される電流の大きさの合計に対応することを特徴とする請求項７に記載のメモリ装置。
相異なる大きさを有する複数の第１ライト電流を駆動するように構成される第１トランジスタと、
前記複数の第１ライト電流のそれぞれに基づいて、データを格納するように構成される複製メモリセルと、
前記複製メモリセルに格納された前記データの状態が前記複数の第１ライト電流のそれぞれに基づいて切り替わるかに応じて、制御値を生成するように構成される制御値の生成回路と、
それぞれが前記制御値に基づいてターンオン又はターンオフされることによって、第２ライト電流を駆動するように構成される第２トランジスタと、
前記第２ライト電流に基づいて、データを格納するように構成されるメモリセルアレイとを、備え、
前記制御値は、前記第１ライト電流のうち、前記複製メモリセルに格納された前記データの前記状態を切替えさせる切替えのライト電流の大きさに関連し、
前記第１トランジスタは、相異なる割合に応じて基準電流をコピーして前記複数の第１ライト電流を駆動するように構成されており、前記複数の第１ライト電流の前記相異なる大きさは、前記相異なる割合に対応することを特徴とするメモリ装置。
前記複製メモリセルのうち二つ以上の複製メモリセルに格納されたデータの状態が前記第１ライト電流のうち、前記二つ以上の複製メモリセルに伝達された第１ライト電流に基づいて切り替えられる場合、前記切り替えのライト電流の前記大きさは、前記伝達された第１ライト電流の大きさの中で最も低い大きさに対応することを特徴とする請求項１３に記載のメモリ装置。
前記第２ライト電流の大きさは、前記第２トランジスタのうちターンオンされた第２トランジスタの個数に依存してかわることを特徴とする請求項１３に記載のメモリ装置。
前記第２トランジスタは、、第２ライト電流の大きさが前記制御値に基づいて前記切り替えのライト電流の前記大きさに対応するように、前記第２ライト電流を駆動するように、さらに構成されることを特徴とする請求項１３に記載のメモリ装置。
第１ライト電流に基づいて、データを格納するように構成されるメモリセルアレイと、
前記第１ライト電流を出力するように構成されるライトドライバと、
相異なる大きさを有する複数のライト電流に基づいて、データを格納するように構成される複数の複製メモリセルと、
前記相異なる大きさを有する複数のライト電流を、それぞれ前記複数の複製メモリセルに伝達するように構成される電流源回路とを、備え、
前記複数の複製メモリセルに格納された前記データの状態は、前記複数のライト電流に基づいて切り替わったり、切り替えなしに維持されたりし、
前記ライトドライバは、前記第１ライト電流の大きさが前記複数のライト電流のうち前記複数の複製メモリセルに格納された前記データの前記状態を切替えさせる第２ライト電流の大きさに対応するように、前記第１ライト電流を駆動するように、さらに構成されており、
前記電流源回路は、相異なる割合に応じて基準電流をコピーして前記複数のライト電流を駆動するように構成されるトランジスタを含み、前記複数のライト電流の前記相異なる大きさは、前記相異なる割合に対応していることを特徴とするメモリ装置。
前記複数の複製メモリセルのそれぞれは、前記メモリセルアレイに含まれるメモリセルの特性と同一の特性を有するように、前記メモリセルを複製して構成されることを特徴とする請求項１７に記載のメモリ装置。
前記メモリ装置が動作する環境の温度がかわる場合、前記第１ライト電流の前記大きさがかわることを特徴とする請求項１７に記載のメモリ装置。
メモリセルにデータを格納するためのライト電流を駆動する方法であって、
第１大きさを有する第１ライト電流と第２大きさを有する第２ライト電流をそれぞれ第１複製メモリセルと第２複製メモリセルに伝達するステップと、
前記第１複製メモリセルに格納された第１データ及び前記第２複製メモリセルに格納された第２データを検出して、前記第１データの状態が前記第１ライト電流に基づいて切り替わるか、及び前記第２データの状態が前記第２ライト電流に基づいて切り替わるかを判定するステップと、
前記第１データの前記状態が切り替わり、前記第２データの前記状態が切り替わらないと判定される場合、前記データが第３ライト電流に基づいて前記メモリセルに格納されるように、第１大きさに対応する大きさを有する前記第３ライト電流を駆動するステップとを備え、
前記第１大きさと前記第２大きさに対応する相異なる割合に応じて基準電流をコピーして、前記第１ライト電流及び前記第２ライト電流を生成するステップをさらに備える方法。
前記第１データの前記状態が切り替えられ、前記第２データの前記状態が切替えられたと判定される場合、前記第１大きさと前記第２大きさの中で小さなものに対応する大きさを有する前記第３ライト電流を駆動するステップとを、さらに備えることを特徴とする請求項２０に記載の方法。
前記第１データの前記状態が切り替わるか、及び前記第２データの前記状態が切り替わるかに基づいて制御値を生成するステップとを、さらに備え、
前記第３ライト電流を駆動するステップは、前記第３ライト電流が前記制御値に基づいて調節される大きさを有するように、前記第３ライト電流を駆動するステップとを含むことを特徴とする請求項２０に記載の方法。