JP7210783B2

JP7210783B2 - アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル

Info

Publication number: JP7210783B2
Application number: JP2021577963A
Authority: JP
Inventors: 軍紅曹
Original assignee: HKC Co Ltd; Chongqing HKC Optoelectronics Technology Co Ltd
Current assignee: HKC Co Ltd; Chongqing HKC Optoelectronics Technology Co Ltd
Priority date: 2019-06-27
Filing date: 2020-06-24
Publication date: 2023-01-23
Anticipated expiration: 2040-06-24
Also published as: WO2020259574A1; KR102608449B1; EP3979233A4; EP3979233A1; US20220122558A1; CN110335572A; JP2022540369A; CN110335572B; US11640808B2; KR20220046556A

Description

本願は２０１９年０６月２７日に提出された、出願番号が２０１９１０５７３１７９．２、発明名称が「アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル」である中国特許出願の優先権を主張し、それを参考としてここに援用する。

本願は表示技術の分野に関し、特にアレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネルに関する。

上述したものは本願に関連する情報を提供するだけであって、必然的に先行技術を構成するものではない。

ＧＯＡ技術（ＧａｔｅＤｒｉｖｅｒｏｎＡｒｒａｙ）、すなわちアレイ基板行駆動技術は、液晶表示パネルの従来のアレイプロセスを用いて水平走査線の駆動回路を表示領域周辺の基板上に製造し、外付けの集積回路基板（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：ＩＣ）の代わりにして水平走査線の駆動を完成させる。ＧＯＡ技術によって、外付けＩＣのはんだ付け（ｂｏｎｄｉｎｇ）工程を減らし、生産能力を高め、製品コストを下げる可能性があり、液晶表示パネルを狭ベゼルまたはベゼルレスの表示製品の製造に適させることができる。

関連技術において、ゲートに駆動させるように構成された一部の外付けの集積回路（ＧａｔｅＩＣ）は、フィードスルー電圧を下げるように、２つの立ち下がりエッジを有する出力信号波形を出力することができるが、ＧＯＡ回路には適用できない。関連技術におけるＧＯＡ回路は、１つの立ち下がりエッジを有する出力信号しか出力できず、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）のゲートがオフになる前後で定電圧高電位（ＶＧＨ）から定電圧低電位（ＶＧＬ）に直接下げられ、液晶表示パネルの画素を充電する際のフィードスルー電圧を下げることができず、液晶パネルの表示均一性を高めるのに不利である。

本願が提案するアレイ基板行駆動回路ユニットにおいて、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信し、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールと接続され、行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とをローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。

本願はさらにアレイ基板行駆動回路を提案し、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、各前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、各前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及びクロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。

本願はさらに液晶表示パネルを提案し、前記液晶表示パネルは集積回路及び上記のようなアレイ基板行駆動回路を含み、前記集積回路の出力端は、前記アレイ基板行駆動回路の回路ユニット内の第１電界効果トランジスタのゲートと電気的に接続され、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されてアレイ基板行駆動回路を構成し、前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。

本願の技術案におけるプルダウンモジュールは行走査信号を受信し、直流低電圧信号に応じて、プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンし、プルダウン中に、分圧モジュールを追加し、分圧モジュールによる分圧機能により、プルダウンモジュールがプルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、立ち下がりエッジの数を増加させ、前記行走査信号を階段状に立ち下がるようにし、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位と低電位との差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。

本願実施例及び従来技術の技術案をより明確に説明するために、以下では、実施例或いは従来技術の説明に必要とされる添付図面を簡単に紹介する。下記説明における添付図面は本願の一部の実施例に過ぎないことは明らかであって、当業者にとって、創造的な労働を行わないことを前提に、これらの添付図面が示す構造により他の添付図面を得ることができる。
添付図面を参照して、実施例と組み合わせて本願目的の実現、機能特徴及び長所をさらに説明する。

本願のアレイ基板行駆動回路ユニットのモジュール模式図である。本願のアレイ基板行駆動回路ユニットの回路模式図である。本願のアレイ基板行駆動回路ユニットのタイミング図である。

以下では、本願実施例における図面と組み合わせ、本願実施例における技術案を明確且つ完全に説明する。説明される実施例は本願の全ての実施例ではなく、本願の一部の実施例に過ぎないことは明らかである。本願における実施例に基づいて、当業者が創造的な労働を行わないことを前提に得た全ての他の実施例は、本願の保護する範囲に属す。

もし本願実施例で方向性指示（例えば上、下、左、右、前、後…）に関わる場合、当該方向性指示はある特定の姿勢（添付図面に示す）における各部品間の相対的位置関係、運動状況等を説明するためだけに用いられ、もし当該特定の姿勢が変わる場合、当該方向性指示もそれ相当に変わることは説明すべきである。

また、本願実施例において「第一」、「第二」等の説明に関わる場合、当該「第一」、「第二」等の説明は、説明のために利用されるだけであって、その相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定するように理解すべきではない。これにより、「第一」、「第二」に限定された特徴は明示的或いは暗示的に少なくとも一つの当該特徴を含んでもよい。また、各実施例の技術案は互いに組み合わせることができる。ただし、当業者が実現できることはその前提である。技術案の組み合わせに矛盾が生じるか、実現できない場合には、このような技術案の組み合わせが存在せず、且つ本願が請求する保護範囲にないと理解すべきである。

図１～３を合わせて参照し、本願はアレイ基板行駆動回路ユニットを提案し、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号Ｑ（Ｎ）を出力するように構成されたプルアップ制御モジュール１０と、
前記プルアップ制御モジュール１０と電気的に接続され、前記プルアップ制御信号Ｑ（Ｎ）及びクロック信号ＨＣＫを受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力するように構成されたプルアップモジュール２０と、
前記プルアップ制御モジュール１０、前記プルアップモジュール２０とそれぞれ電気的に接続され、行走査信号Ｇ（Ｎ）を受信した時、直流低電圧信号ＶＳＳに応じて、前記プルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンするように構成されたプルダウンモジュール３０と、
前記プルアップモジュール２０と電気的に接続され、前記プルダウンモジュール３０が前記プルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュール４０と、
を含む。

アレイ基板行駆動回路ユニットは複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、現在段のアレイ基板行駆動回路ユニットによって表示エリア内の対応する段階の水平走査線を充電するので、図１と図３に示すように、プルアップ制御モジュール１０は、第５電界効果トランジスタＴ５を含み、第５電界効果トランジスタＴ５のソースは第１アレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）Ｑ（Ｎー４）に接続され、第５電界効果トランジスタＴ５のゲートは第１アレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎー４）に接続され、第５電界効果トランジスタＴ５のドレインは現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Ｑ（Ｎ）を出力する。なお、段間伝送信号は、カスケード接続された複数段のアレイ基板行駆動回路がこのアレイ基板行駆動回路をオンにするために逐段伝送する信号であり、これによってゲートの逐段走査を実現する。本実施例において、この段間伝送信号とは、一つ前の段のアレイ基板行駆動回路ユニットから現在段のアレイ基板行駆動回路ユニットに伝達される信号を指す。現在段のアレイ基板行駆動回路ユニットが初段のアレイ基板行駆動回路ユニットである場合、第５電界効果トランジスタＴ５のゲートは初期信号ＳＴＶを受信し、この初期信号ＳＴＶおよびその他の信号により第１クロック信号ＣＫＶ信号、第２クロック信号ＣＫＶＢ、および改善後のＳＴＶ信号であるＳＴＶＰ信号を生成し、プルアップ制御信号Ｑ（Ｎ）を出力する。図３を参照し、初期信号ＳＴＶは初段のアレイ基板行駆動回路ユニットをオンにする役割を果たす。現在段のアレイ基板行駆動回路ユニットが初段のアレイ基板行駆動回路ユニットでない場合、第５電界効果トランジスタＴ５のゲートは第１アレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎー４）を受信し、受信した第１アレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎー４）および直流高電圧信号Ｖｄｄとに応じて、現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Ｑ（Ｎ）を出力し、現在段のアレイ基板行駆動回路ユニットは第１アレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）Ｑ（Ｎー４）と第１アレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎー４）とによりオンにされ、これにより、アレイ基板行駆動回路を逐段的にオンにするのを実現し、行走査駆動を実現し、水平走査線が逐段的に充電できるようにする。

プルアップモジュール２０は、プルアップ制御モジュール１０と電気的に接続され、プルアップ制御モジュール１０から出力されるプルアップ制御信号Ｑ（Ｎ）とクロック信号ＨＣＫとを受信し、プルアップ制御信号Ｑ（Ｎ）とクロック信号ＨＣＫとに応じて、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力する。プルアップモジュール２０は第６電界効果トランジスタＴ６を含み、第６電界効果トランジスタＴ６のソースはクロック信号ＨＣＫに接続され、第６電界効果トランジスタＴ６のゲートは現在段のプルアップ制御モジュール１０から出力されるプルアップ制御信号Ｑ（Ｎ）に電気的に接続され、第６電界効果トランジスタＴ６のドレインは現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力する。

図１に示すように、アレイ基板行駆動回路ユニットはさらに、段間伝送モジュール６０を含み、段間伝送モジュール６０は、プルアップ制御モジュール１０に電気的に接続されている。段間伝送モジュール６０は、第７電界効果トランジスタＴ７を含む。第７電界効果トランジスタＴ７のソースは、クロック信号ＨＣＫに接続され、第７電界効果トランジスタＴ７のゲートは、プルアップモジュール２０の第６電界効果トランジスタＴ６と互いに接続されるとともに、プルアップ制御モジュール１０から出力されるプルアップ制御信号Ｑ（Ｎ）に接続され、第７電界効果トランジスタＴ７のドレインは、現在段のアレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎ）を出力するように構成され、第７電界効果トランジスタＴ７は、現在段のプルアップ制御信号Ｑ（Ｎ）に応じて、入力されたこのクロック信号ＨＣＫを、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）に同期した現在段のアレイ基板行駆動回路ユニットの段間伝送信号ＳＴ（Ｎ）として出力する。

プルダウンモジュール３０は、プルアップ制御モジュール１０とプルアップモジュール２０とにそれぞれ電気的に接続され、プルダウンモジュール３０は、第２アレイ基板行駆動回路ユニットＱ（Ｎー２）から出力された行走査信号Ｇ（Ｎ）を受信した時、直流低電圧信号ＶＳＳに応じて、プルアップ制御モジュール１０から出力されたプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンすることで、プルアップ制御モジュール１０から出力されたプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とをオフ状態に維持する。プルダウンモジュール３０は、第２電界効果トランジスタＴ２、第３電界効果トランジスタＴ３および第４電界効果トランジスタＴ４を含み、第２電界効果トランジスタＴ２のソースと、第３電界効果トランジスタＴ３のソースと、第４電界効果トランジスタＴ４のソースとには、それぞれ直流低電圧信号ＶＳＳが接続され、第２電界効果トランジスタＴ２のゲートと、第３電界効果トランジスタＴ３のゲートと、第４電界効果トランジスタＴ４のゲートとは、互いに電気的に接続され、第２電界効果トランジスタＴ２のドレインは、プルアップモジュール２０の、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力する一端と電気的に接続され、第３電界効果トランジスタＴ３のドレインは、現在段の段間伝送モジュール６０から出力される段間伝送信号と電気的に接続され、第４電界効果トランジスタＴ４のドレインは、前記プルアップ制御モジュール１０の、プルアップ制御信号Ｑ（Ｎ）を出力する一端と電気的に接続されている。

分圧モジュール４０はプルアップモジュール２０と電気的に接続されているとともに直流低電圧信号ＶＳＳと接続されており、立ち下がりエッジ発生信号ＫＦに応じて、プルダウンモジュール３０がプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンする時、行走査信号をプルダウンする際の立ち下がりエッジの数を増加させて、行走査信号を階段状に立ち下がるようにするように構成されている。図３は、４行の走査信号を出力する４ＣＬＫ構造のＧＯＡを示しているが、本願は８ＣＬＫ構造のＧＯＡであってもよいし、もちろん他の構造のＧＯＡを適用してもよい。本実施例において、その出力する４つの行走査信号１～４は、いずれも２つの立ち下がりエッジを有しており、その立ち下がり方は階段状であり、関連するＧＯＡ技術で１つの立ち下がりエッジしか含まれないのに比べて、立ち下がりエッジの数が増加し、この階段状の立ち下がり方は更にＶＧＨとＶＧＬとの差値をさらに下げることで、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。分圧モジュール４０は、電子素子と分圧素子とを含み、この分圧素子はダイオード素子であってもよく、この電子素子の第１端は、立ち下がりエッジ発生信号ＫＦを受信するように構成され、この電子素子の第２端は、前記プルアップモジュール２０から出力される行走査信号の立ち下がりエッジを増加させるように、前記プルアップモジュール２０と電気的に接続されるように構成されている。この電子素子の第３端は、前記分圧素子を介して直流低電圧信号ＶＳＳを受信するように構成されている。なお、立ち下がりエッジ発生信号ＫＦは、集積回路によって出力される、立ち下がりエッジの発生を制御する信号である。

なお、前記第２アレイ基板行駆動回路ユニットは、前記現在段のアレイ基板行駆動回路ユニットの一つ上の段に位置するアレイ基板行駆動回路ユニットであり、前記第１アレイ基板行駆動回路ユニットは、前記第２アレイ基板行駆動回路ユニットの一つ上の段に位置するアレイ基板行駆動回路ユニットである。

本実施例の技術案におけるプルダウンモジュール３０は、行走査信号Ｇ（Ｎ）を受信し、直流低電圧信号ＶＳＳに応じて、プルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンし、プルダウン中に、分圧モジュール４０を追加し、分圧モジュール４０による分圧機能により、プルダウンモジュール３０がプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンする時、立ち下がりエッジの数を増加させ、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位と低電位との差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。

一実施例において、前記電子素子は第１電界効果トランジスタＴ１であり、前記第１電界効果トランジスタＴ１のゲートは立ち下がりエッジ発生信号ＫＦを受信するように構成され、前記第１電界効果トランジスタＴ１のドレインは、前記分圧素子を介して直流低電圧信号ＶＳＳを受信するように構成され、前記第１電界効果トランジスタＴ１のソースは、前記プルアップモジュール２０から出力される行走査信号Ｇ（Ｎ）の立ち下がりエッジの数を増加させるように、前記プルアップモジュール２０と電気的に接続されるように構成されている。

第１電界効果トランジスタＴ１が立ち下がりエッジ発生信号ＫＦを受信した時、立ち下がりエッジ発生信号ＫＦに応じて、プルダウンモジュール３０がプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンする時、プルダウン時の行走査信号の立ち下がりエッジの数を増加させる。なお、第１電界効果トランジスタＴ１は薄膜トランジスタであってもよく、分圧素子はダイオードであり、分圧素子の正極は第１電界効果トランジスタＴ１のドレインに接続され、前記分圧素子の負極には直流低電圧信号ＶＳＳが接続される。ダイオードは、電流の片方向の流れのみを許し、逆方向であれば遮断するという技術的特徴があるので、入力された立ち下がりエッジ発生信号ＫＦがハイレベルである場合、第１電界効果トランジスタＴ１から出力される信号がハイレベルであり、分圧素子はこの場合にのみ第１電界効果トランジスタＴ１から出力される信号を導通させて直流低電圧信号ＶＳＳに入力することができるが、入力される立ち下がりエッジ発生信号ＫＦがローレベルであれば、第１電界効果トランジスタＴ１から出力される信号がローレベルであり、ダイオードを導通させることができない。

一つの実施例において、図１～２に示すように、前記アレイ基板行駆動回路ユニットは、２つの前記プルダウンモジュール３０を含み、２つの前記プルダウンモジュール３０はいずれも、前記プルアップ制御モジュール１０および前記プルアップモジュール２０と電気的に接続されている。

素子の使用寿命を増加させるために、２つのプルダウンモジュール３０を交互に駆動することで、素子の損傷具合を緩和し、素子の使用寿命を増加させる。２つのプルダウンモジュール３０内の素子の接続数および接続方法は同じである。その接続の違いは、２つのプルダウンモジュール３０に接続される低周波信号が異なることであり、２つのプルダウンモジュール３０は、第１プルダウンモジュール３１と第２プルダウンモジュール３２とに分けられる。第１プルダウンモジュール３１は第１低周波信号ＬＣ１と接続されるとともに、プルアップ制御モジュール１０、プルアップモジュール２０および直流低電圧信号ＶＳＳに接続され、第１低周波信号ＬＣ１および直流低電圧信号ＶＳＳに応じて、プルアップ制御信号Ｑ（Ｎ）と現在段の行走査信号Ｇ（Ｎ）とをオフ状態に維持する。第２プルダウンモジュール３２は第２低周波信号ＬＣ２と接続されるとともに、プルアップ制御モジュール１０、プルアップモジュール２０および直流低電圧信号ＶＳＳに接続され、第２低周波信号ＬＣ２および直流低電圧信号ＶＳＳに応じて、プルアップ制御信号Ｑ（Ｎ）と現在段の行走査信号Ｇ（Ｎ）とをオフ状態に維持する。

なお、第１プルダウンモジュール３１では、第１低周波信号ＬＣ１が接続され場合、第９電界効果トランジスタＴ９および第８電界効果トランジスタＴ８を通って流れる必要がある。第８電界効果トランジスタＴ８のドレインと、前記第２電界効果トランジスタＴ２のゲートと、前記第３電界効果トランジスタＴ３のゲートと、前記第４電界効果トランジスタＴ４のゲートとは、互いに接続され、第９電界効果トランジスタＴ９のソースおよびゲートと、第８電界効果トランジスタＴ８のソースとには、同時に第１低周波信号ＬＣ１が接続され、第９電界効果トランジスタＴ９のドレインは、第８電界効果トランジスタＴ８のゲートと接続され、第２プルダウンモジュール３２の回路接続方法は、第１プルダウンモジュール３１の回路接続方法と同じである。

一つの実施例において、図１～２に示すように、第１プルダウンモジュール３１はさらに、第１０電界効果トランジスタＴ１０、第１１電界効果トランジスタＴ１１、第１２電界効果トランジスタＴ１２および第１３電界効果トランジスタＴ１３を含む、第１０電界効果トランジスタＴ１０のソース、第１１電界効果トランジスタＴ１１のソース、第１２電界効果トランジスタＴ１２のソース、及び第１３電界効果トランジスタＴ１３のソースには、同時に直流低電圧信号ＶＳＳと接続され、第１０電界効果トランジスタＴ１０のゲートは、第１１電界効果トランジスタＴ１１のゲートと互いに接続されているとともに、現在段のプルアップ制御ユニットから出力されるプルアップ制御信号Ｑ（Ｎ）が接続され、第１０電界効果トランジスタＴ１０のドレインと第８電界効果トランジスタＴ８のドレインは同時に、前記第２電界効果トランジスタＴ２のゲートと、前記第３電界効果トランジスタＴ３のゲートと、前記第４電界効果トランジスタＴ４のゲートと互いに接続され、第１１電界効果トランジスタＴ１１のドレインは、第９電界効果トランジスタＴ９のドレインと接続され、第１２電界効果トランジスタＴ１２のゲートは、第１３電界効果トランジスタＴ１３のゲートと互いに接続されているとともに、第２アレイ基板行駆動回路ユニットのプルアップ制御モジュール１０から出力されるプルアップ制御信号Ｑ（Ｎー２）が接続され、第１２電界効果トランジスタＴ１２のドレインは、第１０電界効果トランジスタのドレインおよび第８電界効果トランジスタＴ８のドレインと接続され、第１３電界効果トランジスタＴ１３のドレインは、第１１電界効果トランジスタＴ１１のドレインおよび第９電界効果トランジスタＴ９のドレインと接続されている。

一つの実施例において、前記アレイ基板行駆動回路ユニットはさらにプルダウン維持モジュール５０を含み、前記プルダウン維持モジュール５０は前記プルアップモジュール２０および前記プルアップ制御モジュール１０と電気的に接続されている。

図１～２に示すように、プルダウン維持モジュール５０は、プルアップ制御モジュール１０、プルアップモジュール２０および直流低電圧信号ＶＳＳと接続され、第３アレイ基板行駆動回路ユニットのプルアップモジュールから出力された行走査信号Ｇ（Ｎ＋４）を受信した時、第３アレイ基板行駆動回路ユニットのプルアップモジュールから出力された行走査信号Ｇ（Ｎ＋４）と直流低電圧信号ＶＳＳとに応じて、現在段のプルアップ制御信号Ｑ（Ｎ）と現在段の行走査信号Ｇ（Ｎ）をオフ状態に維持する。

一つの実施例において、プルダウン維持モジュールは第１４電界効果トランジスタＴ１４および第１５電界効果トランジスタＴ１５とを含み、第１４電界効果トランジスタＴ１４のゲートは、第１５電界効果トランジスタＴ１５のゲートと互いに接続されているとともに、第３アレイ基板行駆動回路ユニットのプルアップモジュールが出力される行走査信号Ｇ（Ｎ＋４）が接続され、第１４電界効果トランジスタＴ１４のソースと第１５電界効果トランジスタＴ１５のソースとには、同時に直流低電圧信号ＶＳＳが接続され、第１４電界効果トランジスタＴ１４のドレインは、現在段のプルアップ制御モジュール１０から出力されるプルアップ制御信号Ｑ（Ｎ）と接続され、第１５電界効果トランジスタＴ１５のドレインは、現在段のプルアップモジュール２０から出力される行走査信号Ｇ（Ｎ）と接続されている。

なお、第３アレイ基板行駆動回路ユニットは、現在段のアレイ基板行駆動回路ユニットの次段のアレイ基板行駆動回路ユニットである。一つの実施例において、図１～２に示すように、前記アレイ基板行駆動回路ユニットはさらにブートストラップモジュール７０を含み、前記ブートストラップモジュール７０の一端は、前記プルアップ制御モジュール１０の、前記プルアップ制御信号Ｑ（Ｎ）を出力する一端と電気的に接続され、前記ブートストラップモジュール７０の他端は、前記プルアップモジュール２０の、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力する一端と電気的に接続されている。

ブートストラップモジュール７０は、ブートストラップコンデンサを含み、ブートストラップコンデンサンスの一端は、プルアップ制御モジュール１０の、前記プルアップ制御信号Ｑ（Ｎ）を出力する一端と電気的に接続され、ブートストラップコンデンサの他端は、プルアップモジュール２０の、現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）を出力する一端と電気的に接続されている。ブートストラップコンデンサンスは、主に第６電界効果トランジスタＴ６のゲートとソースとの間の電圧を維持し、第６電界効果トランジスタＴ６の出力を安定化させるように構成されている。

以上のことから、本願が提供するアレイ基板行駆動回路ユニットによれば、複数段のアレイ基板行駆動回路ユニットによってアレイ基板行駆動回路を構成し、各アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号と高周波クロック信号を受信し、行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールとそれぞれ接続され、前記行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と前記行走査信号とを同時にローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記行走査信号Ｇとをローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。

本願はさらにアレイ基板行駆動回路を提案し、前記アレイ基板行駆動回路は複数段の上記のようなアレイ基板行駆動回路ユニットを含み、このアレイ基板行駆動回路ユニットの具体的な回路は上記実施例を参照し、本アレイ基板行駆動回路は上記全ての実施例の全ての技術案を採用したので、少なくとも上記実施例の技術案がもたらす全ての有益効果を有し、ここでは説明を省く。複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、関連技術において立ち下がりエッジが１つだけであるのに比べて、出力される走査信号の立ち下がりエッジの数を増加させ、出力される行走査信号の高電位ＶＧＨと低電位ＶＧＬとの差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善し、狭ベゼルの液晶表示パネルの表示に有利である。

さらに図１～３を合わせて参照し、本願はさらに液晶表示パネルを提案し、前記液晶表示パネルは集積回路と、上記のようなアレイ基板行駆動回路を含み、このアレイ基板行駆動回路の具体的な回路は上記実施例を参照し、本液晶表示パネルは上記全ての実施例の全ての技術案を採用したので、少なくとも上記実施例の技術案がもたらす全ての有益効果を有し、ここでは説明を省く。前記集積回路の出力端は、前記アレイ基板行駆動回路の回路ユニット内の第１電界効果トランジスタＴ１のゲートと電気的に接続されている。集積回路は立ち下がりエッジの発生を制御する信号を出力し、第１電界効果トランジスタＴ１は、受信した立ち下がりエッジ発生信号ＫＦに応じて、アレイ基板行駆動回路の回路ユニット内のダイオードを導通させるか否かを判定し、そして、第１電界効果トランジスタＴ１は、立ち下がりエッジ発生信号ＫＦを受信した時、立ち下がりエッジ発生信号ＫＦに応じて、プルダウンモジュール３０がプルアップ制御信号Ｑ（Ｎ）と現在段のアレイ基板行駆動回路ユニットの行走査信号Ｇ（Ｎ）とを同時にローレベルにプルダウンする時、行走査信号の立ち下がりエッジの数を増加させ、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位ＶＧＨと低電位ＶＧＬとの差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善し、狭ベゼルの液晶表示パネルの表示に有利である。

以上に述べたのは本願の好ましい実施例に過ぎず、それによって本願の特許範囲を制限するわけではない。本願の構想の下で、本願の明細書及び添付図面の内容を利用してなされた同等構造変換、或いは他の関連する技術分野への直接／間接的な応用は、何れも本願の特許の保護範囲に含まれる。

Claims

アレイ基板行駆動回路ユニットであって、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールと接続され、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含むことを特徴とするアレイ基板行駆動回路ユニット。
前記分圧モジュールは、電子素子と分圧素子とを含み、
前記電子素子の第１端は立ち下がりエッジ発生信号を受信するように構成され、前記電子素子の第２端は前記プルアップモジュールから出力される行走査信号を受信するように前記プルアップモジュールと接続され、前記電子素子の第３端は前記分圧素子を介して直流低電圧信号を受信する
ことを特徴とする請求項１に記載のアレイ基板行駆動回路ユニット。
前記電子素子は第１電界効果トランジスタであり、前記第１電界効果トランジスタのゲートは立ち下がりエッジ発生信号を受信するように構成され、前記第１電界効果トランジスタのソースは、前記プルアップモジュールから出力さる行走査信号を受信するように、前記プルアップモジュールと電気的に接続され、前記第１電界効果トランジスタのドレインは、前記分圧素子を介して直流低電圧信号を受信する
ことを特徴とする請求項２に記載のアレイ基板行駆動回路ユニット。
前記アレイ基板行駆動回路ユニットは、２つの前記プルダウンモジュールを含み、２つの前記プルダウンモジュールはいずれも、前記プルアップ制御モジュールおよび前記プルアップモジュールと電気的に接続されている
ことを特徴とする請求項１に記載のアレイ基板行駆動回路ユニット。
前記アレイ基板行駆動回路ユニットはさらに、
前記プルアップモジュールおよび前記プルアップ制御モジュールと電気的に接続されているプルダウン維持モジュールを含む
ことを特徴とする請求項１に記載のアレイ基板行駆動回路ユニット。
前記アレイ基板行駆動回路ユニットはさらにブートストラップモジュールを含み、前記ブートストラップモジュールの一端は、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続され、前記ブートストラップモジュールの他端は、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続されている
ことを特徴とする請求項１に記載のアレイ基板行駆動回路ユニット。
前記アレイ基板行駆動回路ユニットはさらに段間伝送モジュールを含み、前記段間伝送モジュールは前記プルアップ制御モジュールと電気的に接続されている
ことを特徴とする請求項１に記載のアレイ基板行駆動回路ユニット。
前記プルダウンモジュールは第２電界効果トランジスタ、第３電界効果トランジスタおよび第４電界効果トランジスタを含み、前記第２電界効果トランジスタのソースと、前記第３電界効果トランジスタのソースと、前記第４電界効果トランジスタのソースとには、それぞれ直流低電圧信号が接続され、前記第２電界効果トランジスタのゲートと、前記第３電界効果トランジスタのゲートと、前記第４電界効果トランジスタのゲートとは、互いに電気的に接続され、前記第２電界効果トランジスタのドレインは、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続され、前記第３電界効果トランジスタのドレインは、前記段間伝送モジュールから出力される段間伝送信号と電気的に接続され、前記第４電界効果トランジスタのドレインは、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続されている
ことを特徴とする請求項７に記載のアレイ基板行駆動回路ユニット。
アレイ基板行駆動回路であって、
前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、前記複数段のアレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、各前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、各前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及びクロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含むアレイ基板行駆動回路。
前記アレイ基板行駆動回路ユニットはさらに段間伝送モジュールを含み、前記段間伝送モジュールは前記プルアップ制御モジュールと電気的に接続されている
請求項９に記載のアレイ基板行駆動回路。
前記プルダウンモジュールは第２電界効果トランジスタ、第３電界効果トランジスタおよび第４電界効果トランジスタを含み、前記第２電界効果トランジスタのソースと、前記第３電界効果トランジスタのソースと、前記第４電界効果トランジスタのソースとには、それぞれ直流低電圧信号が接続され、前記第２電界効果トランジスタのゲートと、前記第３電界効果トランジスタのゲートと、前記第４電界効果トランジスタのゲートとは、互いに電気的に接続され、前記第２電界効果トランジスタのドレインは、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続され、前記第３電界効果トランジスタのドレインは、前記段間伝送モジュールから出力される段間伝送信号と電気的に接続され、前記第４電界効果トランジスタのドレインは、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続されている
請求項１０に記載のアレイ基板行駆動回路。
前記プルアップ制御モジュールは第５電界効果トランジスタを含み、前記第５電界効果トランジスタのソースは第１アレイ基板行駆動回路ユニットの行走査信号と接続され、第５電界効果トランジスタのゲートは第１アレイ基板行駆動回路ユニットの段間伝送信号と接続され、第５電界効果トランジスタのドレインは現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Ｑを出力する
請求項１１に記載のアレイ基板行駆動回路。
前記プルアップモジュールは第６電界効果トランジスタを含み、第６電界効果トランジスタのソースはクロック信号と接続され、第６電界効果トランジスタのゲートは現在段のプルアップ制御モジュールから出力されるプルアップ制御信号と電気的に接続され、第６電界効果トランジスタのドレインは前記行走査信号を出力する
請求項１２に記載のアレイ基板行駆動回路。
前記段間伝送モジュールは、第７電界効果トランジスタを含み、前記第７電界効果トランジスタのソースは、クロック信号と接続され、前記第７電界効果トランジスタのゲートは、前記プルアップモジュールの前記第６電界効果トランジスタと互いに接続されるとともに、前記プルアップ制御モジュールから出力される前記プルアップ制御信号と接続され、前記第７電界効果トランジスタのドレインは、現在段のアレイ基板行駆動回路ユニットの段間伝送信号を出力するように構成され、前記第７電界効果トランジスタは、現在段の前記プルアップ制御信号に応じて、入力された前記クロック信号を、現在段のアレイ基板行駆動回路ユニットの行走査信号に同期した現在段のアレイ基板行駆動回路ユニットの段間伝送信号として出力する
請求項１３に記載のアレイ基板行駆動回路。
液晶表示パネルであって、
前記液晶表示パネルは集積回路及びアレイ基板行駆動回路を含み、前記集積回路の出力端は、前記アレイ基板行駆動回路と電気的に接続され、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されてアレイ基板行駆動回路を構成し、前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む液晶表示パネル。
前記分圧モジュールは、電子素子と分圧素子とを含み、
前記電子素子の第１端は立ち下がりエッジ発生信号を受信するように構成され、前記電子素子の第２端は前記プルアップモジュールから出力される行走査信号を受信するように前記プルアップモジュールと接続され、前記電子素子の第３端は前記分圧素子を介して直流低電圧信号を受信する
請求項１５に記載の液晶表示パネル。
前記電子素子は薄膜トランジスタであり、前記薄膜トランジスタのゲートは立ち下がりエッジ発生信号を受信するように構成され、前記薄膜トランジスタのソースは、前記プルアップモジュールから出力さる行走査信号を受信するように、前記プルアップモジュールと電気的に接続され、前記薄膜トランジスタのドレインは、前記分圧素子を介して直流低電圧信号を受信するように構成され、前記分圧素子はダイオード素子である
請求項１６に記載の液晶表示パネル。