JP7210783B2 - アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル - Google Patents
アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル Download PDFInfo
- Publication number
- JP7210783B2 JP7210783B2 JP2021577963A JP2021577963A JP7210783B2 JP 7210783 B2 JP7210783 B2 JP 7210783B2 JP 2021577963 A JP2021577963 A JP 2021577963A JP 2021577963 A JP2021577963 A JP 2021577963A JP 7210783 B2 JP7210783 B2 JP 7210783B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- array substrate
- driving circuit
- module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本願は2019年06月27日に提出された、出願番号が201910573179.2、発明名称が「アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル」である中国特許出願の優先権を主張し、それを参考としてここに援用する。
本願は表示技術の分野に関し、特にアレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネルに関する。
上述したものは本願に関連する情報を提供するだけであって、必然的に先行技術を構成するものではない。
GOA技術(Gate Driver on Array)、すなわちアレイ基板行駆動技術は、液晶表示パネルの従来のアレイプロセスを用いて水平走査線の駆動回路を表示領域周辺の基板上に製造し、外付けの集積回路基板(Integrated Circuit:IC)の代わりにして水平走査線の駆動を完成させる。GOA技術によって、外付けICのはんだ付け(bonding)工程を減らし、生産能力を高め、製品コストを下げる可能性があり、液晶表示パネルを狭ベゼルまたはベゼルレスの表示製品の製造に適させることができる。
関連技術において、ゲートに駆動させるように構成された一部の外付けの集積回路(Gate IC)は、フィードスルー電圧を下げるように、2つの立ち下がりエッジを有する出力信号波形を出力することができるが、GOA回路には適用できない。関連技術におけるGOA回路は、1つの立ち下がりエッジを有する出力信号しか出力できず、TFT(Thin Film Transistor:薄膜トランジスタ)のゲートがオフになる前後で定電圧高電位(VGH)から定電圧低電位(VGL)に直接下げられ、液晶表示パネルの画素を充電する際のフィードスルー電圧を下げることができず、液晶パネルの表示均一性を高めるのに不利である。
本願が提案するアレイ基板行駆動回路ユニットにおいて、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信し、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールと接続され、行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とをローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信し、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールと接続され、行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とをローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
本願はさらにアレイ基板行駆動回路を提案し、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、各前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、各前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及びクロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及びクロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
本願はさらに液晶表示パネルを提案し、前記液晶表示パネルは集積回路及び上記のようなアレイ基板行駆動回路を含み、前記集積回路の出力端は、前記アレイ基板行駆動回路の回路ユニット内の第1電界効果トランジスタのゲートと電気的に接続され、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されてアレイ基板行駆動回路を構成し、前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
本願の技術案におけるプルダウンモジュールは行走査信号を受信し、直流低電圧信号に応じて、プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンし、プルダウン中に、分圧モジュールを追加し、分圧モジュールによる分圧機能により、プルダウンモジュールがプルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、立ち下がりエッジの数を増加させ、前記行走査信号を階段状に立ち下がるようにし、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位と低電位との差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。
本願実施例及び従来技術の技術案をより明確に説明するために、以下では、実施例或いは従来技術の説明に必要とされる添付図面を簡単に紹介する。下記説明における添付図面は本願の一部の実施例に過ぎないことは明らかであって、当業者にとって、創造的な労働を行わないことを前提に、これらの添付図面が示す構造により他の添付図面を得ることができる。
添付図面を参照して、実施例と組み合わせて本願目的の実現、機能特徴及び長所をさらに説明する。
添付図面を参照して、実施例と組み合わせて本願目的の実現、機能特徴及び長所をさらに説明する。
以下では、本願実施例における図面と組み合わせ、本願実施例における技術案を明確且つ完全に説明する。説明される実施例は本願の全ての実施例ではなく、本願の一部の実施例に過ぎないことは明らかである。本願における実施例に基づいて、当業者が創造的な労働を行わないことを前提に得た全ての他の実施例は、本願の保護する範囲に属す。
もし本願実施例で方向性指示(例えば上、下、左、右、前、後…)に関わる場合、当該方向性指示はある特定の姿勢(添付図面に示す)における各部品間の相対的位置関係、運動状況等を説明するためだけに用いられ、もし当該特定の姿勢が変わる場合、当該方向性指示もそれ相当に変わることは説明すべきである。
また、本願実施例において「第一」、「第二」等の説明に関わる場合、当該「第一」、「第二」等の説明は、説明のために利用されるだけであって、その相対的重要性を提示又は暗示する、或いは提示される技術的特徴の数を暗示的に指定するように理解すべきではない。これにより、「第一」、「第二」に限定された特徴は明示的或いは暗示的に少なくとも一つの当該特徴を含んでもよい。また、各実施例の技術案は互いに組み合わせることができる。ただし、当業者が実現できることはその前提である。技術案の組み合わせに矛盾が生じるか、実現できない場合には、このような技術案の組み合わせが存在せず、且つ本願が請求する保護範囲にないと理解すべきである。
図1~3を合わせて参照し、本願はアレイ基板行駆動回路ユニットを提案し、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号Q(N)を出力するように構成されたプルアップ制御モジュール10と、
前記プルアップ制御モジュール10と電気的に接続され、前記プルアップ制御信号Q(N)及びクロック信号HCKを受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力するように構成されたプルアップモジュール20と、
前記プルアップ制御モジュール10、前記プルアップモジュール20とそれぞれ電気的に接続され、行走査信号G(N)を受信した時、直流低電圧信号VSSに応じて、前記プルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンするように構成されたプルダウンモジュール30と、
前記プルアップモジュール20と電気的に接続され、前記プルダウンモジュール30が前記プルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュール40と、
を含む。
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号Q(N)を出力するように構成されたプルアップ制御モジュール10と、
前記プルアップ制御モジュール10と電気的に接続され、前記プルアップ制御信号Q(N)及びクロック信号HCKを受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力するように構成されたプルアップモジュール20と、
前記プルアップ制御モジュール10、前記プルアップモジュール20とそれぞれ電気的に接続され、行走査信号G(N)を受信した時、直流低電圧信号VSSに応じて、前記プルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンするように構成されたプルダウンモジュール30と、
前記プルアップモジュール20と電気的に接続され、前記プルダウンモジュール30が前記プルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュール40と、
を含む。
アレイ基板行駆動回路ユニットは複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、現在段のアレイ基板行駆動回路ユニットによって表示エリア内の対応する段階の水平走査線を充電するので、図1と図3に示すように、プルアップ制御モジュール10は、第5電界効果トランジスタT5を含み、第5電界効果トランジスタT5のソースは第1アレイ基板行駆動回路ユニットの行走査信号G(N)Q(Nー4)に接続され、第5電界効果トランジスタT5のゲートは第1アレイ基板行駆動回路ユニットの段間伝送信号ST(Nー4)に接続され、第5電界効果トランジスタT5のドレインは現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Q(N)を出力する。なお、段間伝送信号は、カスケード接続された複数段のアレイ基板行駆動回路がこのアレイ基板行駆動回路をオンにするために逐段伝送する信号であり、これによってゲートの逐段走査を実現する。本実施例において、この段間伝送信号とは、一つ前の段のアレイ基板行駆動回路ユニットから現在段のアレイ基板行駆動回路ユニットに伝達される信号を指す。現在段のアレイ基板行駆動回路ユニットが初段のアレイ基板行駆動回路ユニットである場合、第5電界効果トランジスタT5のゲートは初期信号STVを受信し、この初期信号STVおよびその他の信号により第1クロック信号CKV信号、第2クロック信号CKVB、および改善後のSTV信号であるSTVP信号を生成し、プルアップ制御信号Q(N)を出力する。図3を参照し、初期信号STVは初段のアレイ基板行駆動回路ユニットをオンにする役割を果たす。現在段のアレイ基板行駆動回路ユニットが初段のアレイ基板行駆動回路ユニットでない場合、第5電界効果トランジスタT5のゲートは第1アレイ基板行駆動回路ユニットの段間伝送信号ST(Nー4)を受信し、受信した第1アレイ基板行駆動回路ユニットの段間伝送信号ST(Nー4)および直流高電圧信号Vddとに応じて、現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Q(N)を出力し、現在段のアレイ基板行駆動回路ユニットは第1アレイ基板行駆動回路ユニットの行走査信号G(N)Q(Nー4)と第1アレイ基板行駆動回路ユニットの段間伝送信号ST(Nー4)とによりオンにされ、これにより、アレイ基板行駆動回路を逐段的にオンにするのを実現し、行走査駆動を実現し、水平走査線が逐段的に充電できるようにする。
プルアップモジュール20は、プルアップ制御モジュール10と電気的に接続され、プルアップ制御モジュール10から出力されるプルアップ制御信号Q(N)とクロック信号HCKとを受信し、プルアップ制御信号Q(N)とクロック信号HCKとに応じて、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力する。プルアップモジュール20は第6電界効果トランジスタT6を含み、第6電界効果トランジスタT6のソースはクロック信号HCKに接続され、第6電界効果トランジスタT6のゲートは現在段のプルアップ制御モジュール10から出力されるプルアップ制御信号Q(N)に電気的に接続され、第6電界効果トランジスタT6のドレインは現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力する。
図1に示すように、アレイ基板行駆動回路ユニットはさらに、段間伝送モジュール60を含み、段間伝送モジュール60は、プルアップ制御モジュール10に電気的に接続されている。段間伝送モジュール60は、第7電界効果トランジスタT7を含む。第7電界効果トランジスタT7のソースは、クロック信号HCKに接続され、第7電界効果トランジスタT7のゲートは、プルアップモジュール20の第6電界効果トランジスタT6と互いに接続されるとともに、プルアップ制御モジュール10から出力されるプルアップ制御信号Q(N)に接続され、第7電界効果トランジスタT7のドレインは、現在段のアレイ基板行駆動回路ユニットの段間伝送信号ST(N)を出力するように構成され、第7電界効果トランジスタT7は、現在段のプルアップ制御信号Q(N)に応じて、入力されたこのクロック信号HCKを、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)に同期した現在段のアレイ基板行駆動回路ユニットの段間伝送信号ST(N)として出力する。
プルダウンモジュール30は、プルアップ制御モジュール10とプルアップモジュール20とにそれぞれ電気的に接続され、プルダウンモジュール30は、第2アレイ基板行駆動回路ユニットQ(Nー2)から出力された行走査信号G(N)を受信した時、直流低電圧信号VSSに応じて、プルアップ制御モジュール10から出力されたプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンすることで、プルアップ制御モジュール10から出力されたプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とをオフ状態に維持する。プルダウンモジュール30は、第2電界効果トランジスタT2、第3電界効果トランジスタT3および第4電界効果トランジスタT4を含み、第2電界効果トランジスタT2のソースと、第3電界効果トランジスタT3のソースと、第4電界効果トランジスタT4のソースとには、それぞれ直流低電圧信号VSSが接続され、第2電界効果トランジスタT2のゲートと、第3電界効果トランジスタT3のゲートと、第4電界効果トランジスタT4のゲートとは、互いに電気的に接続され、第2電界効果トランジスタT2のドレインは、プルアップモジュール20の、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力する一端と電気的に接続され、第3電界効果トランジスタT3のドレインは、現在段の段間伝送モジュール60から出力される段間伝送信号と電気的に接続され、第4電界効果トランジスタT4のドレインは、前記プルアップ制御モジュール10の、プルアップ制御信号Q(N)を出力する一端と電気的に接続されている。
分圧モジュール40はプルアップモジュール20と電気的に接続されているとともに直流低電圧信号VSSと接続されており、立ち下がりエッジ発生信号KFに応じて、プルダウンモジュール30がプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、行走査信号をプルダウンする際の立ち下がりエッジの数を増加させて、行走査信号を階段状に立ち下がるようにするように構成されている。図3は、4行の走査信号を出力する4CLK構造のGOAを示しているが、本願は8CLK構造のGOAであってもよいし、もちろん他の構造のGOAを適用してもよい。本実施例において、その出力する4つの行走査信号1~4は、いずれも2つの立ち下がりエッジを有しており、その立ち下がり方は階段状であり、関連するGOA技術で1つの立ち下がりエッジしか含まれないのに比べて、立ち下がりエッジの数が増加し、この階段状の立ち下がり方は更にVGHとVGLとの差値をさらに下げることで、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。分圧モジュール40は、電子素子と分圧素子とを含み、この分圧素子はダイオード素子であってもよく、この電子素子の第1端は、立ち下がりエッジ発生信号KFを受信するように構成され、この電子素子の第2端は、前記プルアップモジュール20から出力される行走査信号の立ち下がりエッジを増加させるように、前記プルアップモジュール20と電気的に接続されるように構成されている。この電子素子の第3端は、前記分圧素子を介して直流低電圧信号VSSを受信するように構成されている。なお、立ち下がりエッジ発生信号KFは、集積回路によって出力される、立ち下がりエッジの発生を制御する信号である。
なお、前記第2アレイ基板行駆動回路ユニットは、前記現在段のアレイ基板行駆動回路ユニットの一つ上の段に位置するアレイ基板行駆動回路ユニットであり、前記第1アレイ基板行駆動回路ユニットは、前記第2アレイ基板行駆動回路ユニットの一つ上の段に位置するアレイ基板行駆動回路ユニットである。
本実施例の技術案におけるプルダウンモジュール30は、行走査信号G(N)を受信し、直流低電圧信号VSSに応じて、プルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンし、プルダウン中に、分圧モジュール40を追加し、分圧モジュール40による分圧機能により、プルダウンモジュール30がプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、立ち下がりエッジの数を増加させ、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位と低電位との差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善する。
一実施例において、前記電子素子は第1電界効果トランジスタT1であり、前記第1電界効果トランジスタT1のゲートは立ち下がりエッジ発生信号KFを受信するように構成され、前記第1電界効果トランジスタT1のドレインは、前記分圧素子を介して直流低電圧信号VSSを受信するように構成され、前記第1電界効果トランジスタT1のソースは、前記プルアップモジュール20から出力される行走査信号G(N)の立ち下がりエッジの数を増加させるように、前記プルアップモジュール20と電気的に接続されるように構成されている。
第1電界効果トランジスタT1が立ち下がりエッジ発生信号KFを受信した時、立ち下がりエッジ発生信号KFに応じて、プルダウンモジュール30がプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、プルダウン時の行走査信号の立ち下がりエッジの数を増加させる。なお、第1電界効果トランジスタT1は薄膜トランジスタであってもよく、分圧素子はダイオードであり、分圧素子の正極は第1電界効果トランジスタT1のドレインに接続され、前記分圧素子の負極には直流低電圧信号VSSが接続される。ダイオードは、電流の片方向の流れのみを許し、逆方向であれば遮断するという技術的特徴があるので、入力された立ち下がりエッジ発生信号KFがハイレベルである場合、第1電界効果トランジスタT1から出力される信号がハイレベルであり、分圧素子はこの場合にのみ第1電界効果トランジスタT1から出力される信号を導通させて直流低電圧信号VSSに入力することができるが、入力される立ち下がりエッジ発生信号KFがローレベルであれば、第1電界効果トランジスタT1から出力される信号がローレベルであり、ダイオードを導通させることができない。
一つの実施例において、図1~2に示すように、前記アレイ基板行駆動回路ユニットは、2つの前記プルダウンモジュール30を含み、2つの前記プルダウンモジュール30はいずれも、前記プルアップ制御モジュール10および前記プルアップモジュール20と電気的に接続されている。
素子の使用寿命を増加させるために、2つのプルダウンモジュール30を交互に駆動することで、素子の損傷具合を緩和し、素子の使用寿命を増加させる。2つのプルダウンモジュール30内の素子の接続数および接続方法は同じである。その接続の違いは、2つのプルダウンモジュール30に接続される低周波信号が異なることであり、2つのプルダウンモジュール30は、第1プルダウンモジュール31と第2プルダウンモジュール32とに分けられる。第1プルダウンモジュール31は第1低周波信号LC1と接続されるとともに、プルアップ制御モジュール10、プルアップモジュール20および直流低電圧信号VSSに接続され、第1低周波信号LC1および直流低電圧信号VSSに応じて、プルアップ制御信号Q(N)と現在段の行走査信号G(N)とをオフ状態に維持する。第2プルダウンモジュール32は第2低周波信号LC2と接続されるとともに、プルアップ制御モジュール10、プルアップモジュール20および直流低電圧信号VSSに接続され、第2低周波信号LC2および直流低電圧信号VSSに応じて、プルアップ制御信号Q(N)と現在段の行走査信号G(N)とをオフ状態に維持する。
なお、第1プルダウンモジュール31では、第1低周波信号LC1が接続され場合、第9電界効果トランジスタT9および第8電界効果トランジスタT8を通って流れる必要がある。第8電界効果トランジスタT8のドレインと、前記第2電界効果トランジスタT2のゲートと、前記第3電界効果トランジスタT3のゲートと、前記第4電界効果トランジスタT4のゲートとは、互いに接続され、第9電界効果トランジスタT9のソースおよびゲートと、第8電界効果トランジスタT8のソースとには、同時に第1低周波信号LC1が接続され、第9電界効果トランジスタT9のドレインは、第8電界効果トランジスタT8のゲートと接続され、第2プルダウンモジュール32の回路接続方法は、第1プルダウンモジュール31の回路接続方法と同じである。
一つの実施例において、図1~2に示すように、第1プルダウンモジュール31はさらに、第10電界効果トランジスタT10、第11電界効果トランジスタT11、第12電界効果トランジスタT12および第13電界効果トランジスタT13を含む、第10電界効果トランジスタT10のソース、第11電界効果トランジスタT11のソース、第12電界効果トランジスタT12のソース、及び第13電界効果トランジスタT13のソースには、同時に直流低電圧信号VSSと接続され、第10電界効果トランジスタT10のゲートは、第11電界効果トランジスタT11のゲートと互いに接続されているとともに、現在段のプルアップ制御ユニットから出力されるプルアップ制御信号Q(N)が接続され、第10電界効果トランジスタT10のドレインと第8電界効果トランジスタT8のドレインは同時に、前記第2電界効果トランジスタT2のゲートと、前記第3電界効果トランジスタT3のゲートと、前記第4電界効果トランジスタT4のゲートと互いに接続され、第11電界効果トランジスタT11のドレインは、第9電界効果トランジスタT9のドレインと接続され、第12電界効果トランジスタT12のゲートは、第13電界効果トランジスタT13のゲートと互いに接続されているとともに、第2アレイ基板行駆動回路ユニットのプルアップ制御モジュール10から出力されるプルアップ制御信号Q(Nー2)が接続され、第12電界効果トランジスタT12のドレインは、第10電界効果トランジスタのドレインおよび第8電界効果トランジスタT8のドレインと接続され、第13電界効果トランジスタT13のドレインは、第11電界効果トランジスタT11のドレインおよび第9電界効果トランジスタT9のドレインと接続されている。
一つの実施例において、前記アレイ基板行駆動回路ユニットはさらにプルダウン維持モジュール50を含み、前記プルダウン維持モジュール50は前記プルアップモジュール20および前記プルアップ制御モジュール10と電気的に接続されている。
図1~2に示すように、プルダウン維持モジュール50は、プルアップ制御モジュール10、プルアップモジュール20および直流低電圧信号VSSと接続され、第3アレイ基板行駆動回路ユニットのプルアップモジュールから出力された行走査信号G(N+4)を受信した時、第3アレイ基板行駆動回路ユニットのプルアップモジュールから出力された行走査信号G(N+4)と直流低電圧信号VSSとに応じて、現在段のプルアップ制御信号Q(N)と現在段の行走査信号G(N)をオフ状態に維持する。
一つの実施例において、プルダウン維持モジュールは第14電界効果トランジスタT14および第15電界効果トランジスタT15とを含み、第14電界効果トランジスタT14のゲートは、第15電界効果トランジスタT15のゲートと互いに接続されているとともに、第3アレイ基板行駆動回路ユニットのプルアップモジュールが出力される行走査信号G(N+4)が接続され、第14電界効果トランジスタT14のソースと第15電界効果トランジスタT15のソースとには、同時に直流低電圧信号VSSが接続され、第14電界効果トランジスタT14のドレインは、現在段のプルアップ制御モジュール10から出力されるプルアップ制御信号Q(N)と接続され、第15電界効果トランジスタT15のドレインは、現在段のプルアップモジュール20から出力される行走査信号G(N)と接続されている。
なお、第3アレイ基板行駆動回路ユニットは、現在段のアレイ基板行駆動回路ユニットの次段のアレイ基板行駆動回路ユニットである。一つの実施例において、図1~2に示すように、前記アレイ基板行駆動回路ユニットはさらにブートストラップモジュール70を含み、前記ブートストラップモジュール70の一端は、前記プルアップ制御モジュール10の、前記プルアップ制御信号Q(N)を出力する一端と電気的に接続され、前記ブートストラップモジュール70の他端は、前記プルアップモジュール20の、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力する一端と電気的に接続されている。
ブートストラップモジュール70は、ブートストラップコンデンサを含み、ブートストラップコンデンサンスの一端は、プルアップ制御モジュール10の、前記プルアップ制御信号Q(N)を出力する一端と電気的に接続され、ブートストラップコンデンサの他端は、プルアップモジュール20の、現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)を出力する一端と電気的に接続されている。ブートストラップコンデンサンスは、主に第6電界効果トランジスタT6のゲートとソースとの間の電圧を維持し、第6電界効果トランジスタT6の出力を安定化させるように構成されている。
以上のことから、本願が提供するアレイ基板行駆動回路ユニットによれば、複数段のアレイ基板行駆動回路ユニットによってアレイ基板行駆動回路を構成し、各アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号と高周波クロック信号を受信し、行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールとそれぞれ接続され、前記行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と前記行走査信号とを同時にローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記行走査信号Gとをローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
直流高電圧信号と段間伝送信号を受信し、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号と高周波クロック信号を受信し、行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールとそれぞれ接続され、前記行走査信号を受信し、直流低電圧信号に応じて、前記プルアップ制御信号と前記行走査信号とを同時にローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記行走査信号Gとをローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む。
本願はさらにアレイ基板行駆動回路を提案し、前記アレイ基板行駆動回路は複数段の上記のようなアレイ基板行駆動回路ユニットを含み、このアレイ基板行駆動回路ユニットの具体的な回路は上記実施例を参照し、本アレイ基板行駆動回路は上記全ての実施例の全ての技術案を採用したので、少なくとも上記実施例の技術案がもたらす全ての有益効果を有し、ここでは説明を省く。複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、関連技術において立ち下がりエッジが1つだけであるのに比べて、出力される走査信号の立ち下がりエッジの数を増加させ、出力される行走査信号の高電位VGHと低電位VGLとの差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善し、狭ベゼルの液晶表示パネルの表示に有利である。
さらに図1~3を合わせて参照し、本願はさらに液晶表示パネルを提案し、前記液晶表示パネルは集積回路と、上記のようなアレイ基板行駆動回路を含み、このアレイ基板行駆動回路の具体的な回路は上記実施例を参照し、本液晶表示パネルは上記全ての実施例の全ての技術案を採用したので、少なくとも上記実施例の技術案がもたらす全ての有益効果を有し、ここでは説明を省く。前記集積回路の出力端は、前記アレイ基板行駆動回路の回路ユニット内の第1電界効果トランジスタT1のゲートと電気的に接続されている。集積回路は立ち下がりエッジの発生を制御する信号を出力し、第1電界効果トランジスタT1は、受信した立ち下がりエッジ発生信号KFに応じて、アレイ基板行駆動回路の回路ユニット内のダイオードを導通させるか否かを判定し、そして、第1電界効果トランジスタT1は、立ち下がりエッジ発生信号KFを受信した時、立ち下がりエッジ発生信号KFに応じて、プルダウンモジュール30がプルアップ制御信号Q(N)と現在段のアレイ基板行駆動回路ユニットの行走査信号G(N)とを同時にローレベルにプルダウンする時、行走査信号の立ち下がりエッジの数を増加させ、さらに、現在段のアレイ基板行駆動回路から出力される波形が二つの立ち下がりエッジを有し、高電位VGHと低電位VGLとの差値を下げて、画素のフィードスルー電圧を下げて、液晶表示パネルの均一性を改善し、狭ベゼルの液晶表示パネルの表示に有利である。
以上に述べたのは本願の好ましい実施例に過ぎず、それによって本願の特許範囲を制限するわけではない。本願の構想の下で、本願の明細書及び添付図面の内容を利用してなされた同等構造変換、或いは他の関連する技術分野への直接/間接的な応用は、何れも本願の特許の保護範囲に含まれる。
Claims (17)
- アレイ基板行駆動回路ユニットであって、アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットがカスケード接続されてなり、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
前記プルアップ制御モジュール、前記プルアップモジュールと接続され、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成されたプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含むことを特徴とするアレイ基板行駆動回路ユニット。 - 前記分圧モジュールは、電子素子と分圧素子とを含み、
前記電子素子の第1端は立ち下がりエッジ発生信号を受信するように構成され、前記電子素子の第2端は前記プルアップモジュールから出力される行走査信号を受信するように前記プルアップモジュールと接続され、前記電子素子の第3端は前記分圧素子を介して直流低電圧信号を受信する
ことを特徴とする請求項1に記載のアレイ基板行駆動回路ユニット。 - 前記電子素子は第1電界効果トランジスタであり、前記第1電界効果トランジスタのゲートは立ち下がりエッジ発生信号を受信するように構成され、前記第1電界効果トランジスタのソースは、前記プルアップモジュールから出力さる行走査信号を受信するように、前記プルアップモジュールと電気的に接続され、前記第1電界効果トランジスタのドレインは、前記分圧素子を介して直流低電圧信号を受信する
ことを特徴とする請求項2に記載のアレイ基板行駆動回路ユニット。 - 前記アレイ基板行駆動回路ユニットは、2つの前記プルダウンモジュールを含み、2つの前記プルダウンモジュールはいずれも、前記プルアップ制御モジュールおよび前記プルアップモジュールと電気的に接続されている
ことを特徴とする請求項1に記載のアレイ基板行駆動回路ユニット。 - 前記アレイ基板行駆動回路ユニットはさらに、
前記プルアップモジュールおよび前記プルアップ制御モジュールと電気的に接続されているプルダウン維持モジュールを含む
ことを特徴とする請求項1に記載のアレイ基板行駆動回路ユニット。 - 前記アレイ基板行駆動回路ユニットはさらにブートストラップモジュールを含み、前記ブートストラップモジュールの一端は、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続され、前記ブートストラップモジュールの他端は、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続されている
ことを特徴とする請求項1に記載のアレイ基板行駆動回路ユニット。 - 前記アレイ基板行駆動回路ユニットはさらに段間伝送モジュールを含み、前記段間伝送モジュールは前記プルアップ制御モジュールと電気的に接続されている
ことを特徴とする請求項1に記載のアレイ基板行駆動回路ユニット。 - 前記プルダウンモジュールは第2電界効果トランジスタ、第3電界効果トランジスタおよび第4電界効果トランジスタを含み、前記第2電界効果トランジスタのソースと、前記第3電界効果トランジスタのソースと、前記第4電界効果トランジスタのソースとには、それぞれ直流低電圧信号が接続され、前記第2電界効果トランジスタのゲートと、前記第3電界効果トランジスタのゲートと、前記第4電界効果トランジスタのゲートとは、互いに電気的に接続され、前記第2電界効果トランジスタのドレインは、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続され、前記第3電界効果トランジスタのドレインは、前記段間伝送モジュールから出力される段間伝送信号と電気的に接続され、前記第4電界効果トランジスタのドレインは、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続されている
ことを特徴とする請求項7に記載のアレイ基板行駆動回路ユニット。 - アレイ基板行駆動回路であって、
前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、前記複数段のアレイ基板行駆動回路ユニットがカスケード接続されて前記アレイ基板行駆動回路を構成し、各前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、各前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及びクロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含むアレイ基板行駆動回路。 - 前記アレイ基板行駆動回路ユニットはさらに段間伝送モジュールを含み、前記段間伝送モジュールは前記プルアップ制御モジュールと電気的に接続されている
請求項9に記載のアレイ基板行駆動回路。 - 前記プルダウンモジュールは第2電界効果トランジスタ、第3電界効果トランジスタおよび第4電界効果トランジスタを含み、前記第2電界効果トランジスタのソースと、前記第3電界効果トランジスタのソースと、前記第4電界効果トランジスタのソースとには、それぞれ直流低電圧信号が接続され、前記第2電界効果トランジスタのゲートと、前記第3電界効果トランジスタのゲートと、前記第4電界効果トランジスタのゲートとは、互いに電気的に接続され、前記第2電界効果トランジスタのドレインは、前記プルアップモジュールの、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力する一端と電気的に接続され、前記第3電界効果トランジスタのドレインは、前記段間伝送モジュールから出力される段間伝送信号と電気的に接続され、前記第4電界効果トランジスタのドレインは、前記プルアップ制御モジュールの、前記プルアップ制御信号を出力する一端と電気的に接続されている
請求項10に記載のアレイ基板行駆動回路。 - 前記プルアップ制御モジュールは第5電界効果トランジスタを含み、前記第5電界効果トランジスタのソースは第1アレイ基板行駆動回路ユニットの行走査信号と接続され、第5電界効果トランジスタのゲートは第1アレイ基板行駆動回路ユニットの段間伝送信号と接続され、第5電界効果トランジスタのドレインは現在段のアレイ基板行駆動回路ユニットのプルアップ制御信号Qを出力する
請求項11に記載のアレイ基板行駆動回路。 - 前記プルアップモジュールは第6電界効果トランジスタを含み、第6電界効果トランジスタのソースはクロック信号と接続され、第6電界効果トランジスタのゲートは現在段のプルアップ制御モジュールから出力されるプルアップ制御信号と電気的に接続され、第6電界効果トランジスタのドレインは前記行走査信号を出力する
請求項12に記載のアレイ基板行駆動回路。 - 前記段間伝送モジュールは、第7電界効果トランジスタを含み、前記第7電界効果トランジスタのソースは、クロック信号と接続され、前記第7電界効果トランジスタのゲートは、前記プルアップモジュールの前記第6電界効果トランジスタと互いに接続されるとともに、前記プルアップ制御モジュールから出力される前記プルアップ制御信号と接続され、前記第7電界効果トランジスタのドレインは、現在段のアレイ基板行駆動回路ユニットの段間伝送信号を出力するように構成され、前記第7電界効果トランジスタは、現在段の前記プルアップ制御信号に応じて、入力された前記クロック信号を、現在段のアレイ基板行駆動回路ユニットの行走査信号に同期した現在段のアレイ基板行駆動回路ユニットの段間伝送信号として出力する
請求項13に記載のアレイ基板行駆動回路。 - 液晶表示パネルであって、
前記液晶表示パネルは集積回路及びアレイ基板行駆動回路を含み、前記集積回路の出力端は、前記アレイ基板行駆動回路と電気的に接続され、前記アレイ基板行駆動回路は複数段のアレイ基板行駆動回路ユニットを含み、複数段の前記アレイ基板行駆動回路ユニットがカスケード接続されてアレイ基板行駆動回路を構成し、前記アレイ基板行駆動回路ユニットは表示エリア内の対応する段階の水平走査線を充電し、前記アレイ基板行駆動回路ユニットは、
直流高電圧信号と段間伝送信号を受信した時、プルアップ制御信号を出力するように構成されたプルアップ制御モジュールと、
前記プルアップ制御モジュールと電気的に接続され、前記プルアップ制御信号及び高周波クロック信号を受信した時、現在段のアレイ基板行駆動回路ユニットの行走査信号を出力するように構成されたプルアップモジュールと、
複数のプルダウンモジュールであって、各プルダウンモジュールは低周波信号、前記プルアップ制御モジュール、前記プルアップモジュール及び直流低電圧信号と接続され、前記複数のプルダウンモジュールは、行走査信号を受信した時、直流低電圧信号に応じて、前記プルアップ制御信号と現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンするように構成された複数のプルダウンモジュールと、
前記プルアップモジュールと電気的に接続され、前記プルダウンモジュールが前記プルアップ制御信号と前記現在段のアレイ基板行駆動回路ユニットの行走査信号とを同時にローレベルにプルダウンする時、プルダウン時の立ち下がりエッジを増加させるように構成された分圧モジュールと、
を含む液晶表示パネル。 - 前記分圧モジュールは、電子素子と分圧素子とを含み、
前記電子素子の第1端は立ち下がりエッジ発生信号を受信するように構成され、前記電子素子の第2端は前記プルアップモジュールから出力される行走査信号を受信するように前記プルアップモジュールと接続され、前記電子素子の第3端は前記分圧素子を介して直流低電圧信号を受信する
請求項15に記載の液晶表示パネル。 - 前記電子素子は薄膜トランジスタであり、前記薄膜トランジスタのゲートは立ち下がりエッジ発生信号を受信するように構成され、前記薄膜トランジスタのソースは、前記プルアップモジュールから出力さる行走査信号を受信するように、前記プルアップモジュールと電気的に接続され、前記薄膜トランジスタのドレインは、前記分圧素子を介して直流低電圧信号を受信するように構成され、前記分圧素子はダイオード素子である
請求項16に記載の液晶表示パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910573179.2A CN110335572B (zh) | 2019-06-27 | 2019-06-27 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
CN201910573179.2 | 2019-06-27 | ||
PCT/CN2020/098072 WO2020259574A1 (zh) | 2019-06-27 | 2020-06-24 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022540369A JP2022540369A (ja) | 2022-09-15 |
JP7210783B2 true JP7210783B2 (ja) | 2023-01-23 |
Family
ID=68143516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021577963A Active JP7210783B2 (ja) | 2019-06-27 | 2020-06-24 | アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル |
Country Status (6)
Country | Link |
---|---|
US (1) | US11640808B2 (ja) |
EP (1) | EP3979233A4 (ja) |
JP (1) | JP7210783B2 (ja) |
KR (1) | KR102608449B1 (ja) |
CN (1) | CN110335572B (ja) |
WO (1) | WO2020259574A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110335572B (zh) | 2019-06-27 | 2021-10-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
CN110969993A (zh) * | 2019-12-03 | 2020-04-07 | 南京中电熊猫平板显示科技有限公司 | 一种自发光显示面板的栅极驱动电路 |
CN112150960A (zh) * | 2020-09-17 | 2020-12-29 | 福建华佳彩有限公司 | 一种双输出gip电路 |
CN113744701B (zh) * | 2021-07-30 | 2023-05-26 | 北海惠科光电技术有限公司 | 显示面板的驱动电路、阵列基板及显示面板 |
CN114187868B (zh) * | 2021-12-31 | 2022-11-25 | 长沙惠科光电有限公司 | 行驱动电路、阵列基板及显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104700899A (zh) | 2015-01-28 | 2015-06-10 | 友达光电股份有限公司 | 移位寄存器电路 |
JP2015518625A (ja) | 2012-04-13 | 2015-07-02 | 京東方科技集團股▲ふん▼有限公司 | シフトレジスタ素子及びその駆動方法、並びにシフトレジスタを備えた表示装置 |
US20160182048A1 (en) | 2014-12-18 | 2016-06-23 | Silicon Works Co., Ltd. | Level shifter and display device including the same |
JP2017530379A (ja) | 2014-07-17 | 2017-10-12 | 深▲セン▼市華星光電技術有限公司 | ブーストラップ機能を具えるゲート電極駆動回路 |
JP2018511071A (ja) | 2015-04-17 | 2018-04-19 | 深▲セン▼市華星光電技術有限公司 | Goa回路と液晶ディスプレイ |
US20180151141A1 (en) | 2016-05-18 | 2018-05-31 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Gate on array circuit and liquid crystal display |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183408A (ja) * | 2003-12-15 | 2005-07-07 | Seiko Epson Corp | 電気光学装置、その駆動回路および電子機器 |
KR101035916B1 (ko) * | 2004-07-28 | 2011-05-23 | 엘지디스플레이 주식회사 | 액정표시장치의 구동회로 |
KR101277152B1 (ko) * | 2006-08-24 | 2013-06-21 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
TWI360094B (en) * | 2007-04-25 | 2012-03-11 | Wintek Corp | Shift register and liquid crystal display |
TW200915290A (en) * | 2007-07-24 | 2009-04-01 | Koninkl Philips Electronics Nv | A shift register circuit |
KR101324428B1 (ko) * | 2009-12-24 | 2013-10-31 | 엘지디스플레이 주식회사 | 표시장치 |
US8537094B2 (en) * | 2010-03-24 | 2013-09-17 | Au Optronics Corporation | Shift register with low power consumption and liquid crystal display having the same |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI436332B (zh) * | 2011-11-30 | 2014-05-01 | Au Optronics Corp | 顯示面板及其中之閘極驅動器 |
KR101396942B1 (ko) * | 2012-03-21 | 2014-05-19 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 액정표시장치 |
CN103578433B (zh) * | 2012-07-24 | 2015-10-07 | 北京京东方光电科技有限公司 | 一种栅极驱动电路、方法及液晶显示器 |
TWI469119B (zh) * | 2012-08-06 | 2015-01-11 | Au Optronics Corp | 顯示器及其閘極驅動器 |
TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
CN103035298B (zh) * | 2012-12-14 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示器件 |
CN104700789B (zh) * | 2013-12-09 | 2017-10-31 | 北京大学深圳研究生院 | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 |
CN103744206B (zh) * | 2013-12-27 | 2016-08-17 | 深圳市华星光电技术有限公司 | 一种阵列基板驱动电路、阵列基板及相应的液晶显示器 |
CN103745700B (zh) * | 2013-12-27 | 2015-10-07 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
CN104078021B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104064158B (zh) * | 2014-07-17 | 2016-05-04 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104505036B (zh) * | 2014-12-19 | 2017-04-12 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
CN104537991B (zh) * | 2014-12-30 | 2017-04-19 | 深圳市华星光电技术有限公司 | 正反向扫描的栅极驱动电路 |
CN104505048A (zh) * | 2014-12-31 | 2015-04-08 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示装置 |
CN104700814B (zh) * | 2015-04-09 | 2017-03-22 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动装置以及显示装置 |
CN105161063B (zh) * | 2015-09-14 | 2018-05-11 | 深圳市华星光电技术有限公司 | 一种液晶显示装置的栅极驱动电路 |
TWI559288B (zh) * | 2015-09-25 | 2016-11-21 | 天鈺科技股份有限公司 | 閘極驅動電路、顯示裝置及閘極脈衝調變方法 |
CN105405406B (zh) * | 2015-12-29 | 2017-12-22 | 武汉华星光电技术有限公司 | 栅极驱动电路和使用栅极驱动电路的显示器 |
KR102545790B1 (ko) * | 2016-06-30 | 2023-06-21 | 엘지디스플레이 주식회사 | 터치센서 내장형 표시장치 |
CN107086022B (zh) * | 2017-06-09 | 2019-05-24 | 京东方科技集团股份有限公司 | 一种信号转换电路、显示面板及显示装置 |
KR20170092146A (ko) * | 2017-08-02 | 2017-08-10 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시 장치 |
CN108230989B (zh) * | 2018-03-13 | 2021-04-13 | 京东方科技集团股份有限公司 | 栅极驱动电路及其输出模块、显示面板 |
CN109935185B (zh) * | 2018-07-18 | 2022-07-01 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
KR102652889B1 (ko) * | 2018-08-23 | 2024-03-29 | 삼성디스플레이 주식회사 | 게이트 구동 회로, 이를 포함하는 표시 장치 및 표시 장치의 구동 방법 |
CN108922488B (zh) * | 2018-08-31 | 2020-05-12 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板及显示装置 |
CN109410825B (zh) * | 2019-01-04 | 2020-11-13 | 京东方科技集团股份有限公司 | 移位寄存器电路及其驱动方法、栅极驱动电路及其驱动方法和显示装置 |
CN109559674B (zh) * | 2019-01-29 | 2021-08-17 | 合肥京东方显示技术有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
US10891902B2 (en) * | 2019-05-06 | 2021-01-12 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Driving circuit of display device |
CN110335572B (zh) * | 2019-06-27 | 2021-10-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板行驱动电路单元与其驱动电路及液晶显示面板 |
-
2019
- 2019-06-27 CN CN201910573179.2A patent/CN110335572B/zh active Active
-
2020
- 2020-06-24 KR KR1020227003114A patent/KR102608449B1/ko active IP Right Grant
- 2020-06-24 JP JP2021577963A patent/JP7210783B2/ja active Active
- 2020-06-24 EP EP20832248.7A patent/EP3979233A4/en active Pending
- 2020-06-24 WO PCT/CN2020/098072 patent/WO2020259574A1/zh unknown
-
2021
- 2021-12-26 US US17/561,988 patent/US11640808B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015518625A (ja) | 2012-04-13 | 2015-07-02 | 京東方科技集團股▲ふん▼有限公司 | シフトレジスタ素子及びその駆動方法、並びにシフトレジスタを備えた表示装置 |
JP2017530379A (ja) | 2014-07-17 | 2017-10-12 | 深▲セン▼市華星光電技術有限公司 | ブーストラップ機能を具えるゲート電極駆動回路 |
US20160182048A1 (en) | 2014-12-18 | 2016-06-23 | Silicon Works Co., Ltd. | Level shifter and display device including the same |
CN104700899A (zh) | 2015-01-28 | 2015-06-10 | 友达光电股份有限公司 | 移位寄存器电路 |
JP2018511071A (ja) | 2015-04-17 | 2018-04-19 | 深▲セン▼市華星光電技術有限公司 | Goa回路と液晶ディスプレイ |
US20180151141A1 (en) | 2016-05-18 | 2018-05-31 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Gate on array circuit and liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
JP2022540369A (ja) | 2022-09-15 |
KR20220046556A (ko) | 2022-04-14 |
EP3979233A4 (en) | 2023-05-31 |
EP3979233A1 (en) | 2022-04-06 |
WO2020259574A1 (zh) | 2020-12-30 |
KR102608449B1 (ko) | 2023-12-01 |
CN110335572B (zh) | 2021-10-01 |
CN110335572A (zh) | 2019-10-15 |
US11640808B2 (en) | 2023-05-02 |
US20220122558A1 (en) | 2022-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7210783B2 (ja) | アレイ基板行駆動回路ユニット及びその駆動回路並びに液晶表示パネル | |
EP3564943B1 (en) | Igzo thin-film transistor goa circuit, and display device | |
JP6208872B2 (ja) | 液晶表示に用いられるgoa回路及び表示装置 | |
EP3254277B1 (en) | Shift register unit, related gate driver and display apparatus, and method for driving the same | |
US10049636B2 (en) | Gate drive circuit and liquid crystal display device | |
US9460676B2 (en) | GOA circuit and liquid crystal display device applied to liquid crystal displays | |
US9558843B2 (en) | Shift register unit, gate driving circuit, and display device comprising the same | |
US9318067B2 (en) | Shift register unit and gate driving circuit | |
KR102034140B1 (ko) | 게이트 구동부 및 이를 포함하는 표시 장치 | |
WO2019134221A1 (zh) | Goa电路 | |
US20170039968A1 (en) | Shift register, gate driving circuit, display apparatus and gate driving method | |
EP3086312A1 (en) | Shift register unit, gate drive circuit and display device | |
EP2750127A2 (en) | Gate driving circuit, display module and display device | |
WO2021007932A1 (zh) | Goa电路 | |
US20180182339A1 (en) | Goa driver circuit and liquid crystal display | |
US10204586B2 (en) | Gate driver on array (GOA) circuits and liquid crystal displays (LCDs) | |
US20180211626A1 (en) | Driving methods and driving devices of gate driver on array (goa) circuit | |
CN102800289A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
CN104810003A (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
US10825412B2 (en) | Liquid crystal panel including GOA circuit and driving method thereof | |
WO2020220480A1 (zh) | Goa 电路 | |
WO2018161527A1 (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
US10255843B2 (en) | Scan driving circuit and flat display device thereof | |
WO2019140943A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
WO2021103164A1 (zh) | 一种 goa 电路及液晶显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7210783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |