一种自发光显示面板的栅极驱动电路
技术领域
本发明涉及显示面板的技术领域,尤其涉及一种自发光显示面板的栅极驱动电路。
背景技术
OLED(Organic Light Emitting Display)是利用有机半导体材料在电场驱动下,通过载流子注入与复合而导致放光。OLED是电流发光器件,其发光的强度与通过的电流大小成正比。根据TFT饱和区电流公式,I∝(Vgs-Vth)2,也就是说流过OLED的电流取决于驱动TFT 2的Vgs电压与阈值电压Vth,如图1所示。
图1所示是现有无补偿像素电路,其包括开关TFT 1、驱动TFT 2和存储电容3,开关TFT 1受扫描信号Scan控制将数据信号Vdata输入到驱动TFT 2的栅极控制端,驱动TFT 2受栅极控制端的电压控制在电源ELVDD作用下,输出驱动电流,电流流经发光元件4发光。存储电容3连接驱动TFT 2的栅极控制端和电源ELVDD,用于维持驱动TFT 2的栅极控制端的电压,防止其在一个刷新周期内因漏电而发生变化。
图1所示的像素电路会存在一些问题:
第一,驱动TFT 2的阈值电压Vth的漂移:驱动TFT 2受应力作用,阈值电压Vth偏离初始值;
第二:电压降IR-drop:显示区域AA区的各点的负电压ELVSS不均
第三:发光元件4老化:由于发光元件4的老化,其上的压降Voled发生变化。
为了克服这些问题,需要设计更复杂的像素电路,在理论上消除上述问题对驱动管的影响。与此对应的是需要更多的驱动信号,其中Emission(发光控制信号)信号尤为关键。
现有自发光显示面板有些采用与栅极驱动电路独立的发光控制信号生成电路,发光控制信号生成电路需要芯片为其提供驱动信号,不利于版图布局。
发明内容
本发明的目的在于提供一种减少对芯片信号需求和减少版图空间的自发光显示面板的驱动电路。
本发明提供一种自发光显示面板的驱动电路,包括由GDM电路和EOA电路组成的N级驱动电路单元,N级驱动电路单元由上至下分布在交叉分别在显示区的两侧;第n级驱动电路单元包括第n级GDM电路10以及与第n级GDM 电路连接的第n级EOA电路;3≤n≤N,其中,
第n级GDM电路包括上拉控制模块、上拉模块、下拉维持模块、清空模块、辅助维持模块、自举电容、上拉控制节点和下拉维持节点;其中上拉控制模块、上拉模块、下拉维持模块、清空模块、辅助维持模块和自举电容连接于上拉控制节点;下拉维持模块和清空模块连接于下拉维持节点;上拉模块、清空模块和自举电容输出本级栅极信号;
第n级EOA电路包括上拉控制模块、上拉模块、下拉模块、清空模块、防漏电模块、自举电容和下拉模块下拉节点;其中上拉控制模块、下拉模块、清空模块、防漏电模块、自举电容均连接于下拉模块下拉节点;下拉模块和防漏电模块、上拉模块清空模块、防漏电模块和自举电容输出本级发光信号;
第n级EOA电路的上拉控制模块和第n级GDM电路的下拉维持节点连接,第n级EOA电路的下拉模块和第n级GDM电路的上拉控制节点或本级栅极信号连接。
优选地,N级驱动电路单元设有8个时钟信号、起始信号、高电平、低电平、第一清空信号和第二清空信号;所述8个时钟信号包括位于显示区左侧且由左往右分别为第一时钟信号、第三时钟信号、第五时钟信号和第七时钟信号、以及位于显示区右侧且由右往左分别为第二时钟信号、第四时钟信号、第六时钟信号和第八时钟信号;高电平、低电平、第一清空信号和第二清空信号分别位于显示区左侧和显示区右侧。
优选地,第n级GDM电路的上拉控制模块包括第一薄膜晶体管,第一薄膜晶体管的控制端连接前2级时钟信号,第一薄膜晶体管的第一通路端连接前2 级栅极信号,第一薄膜晶体管的第二通路端连接上拉控制节点;第n级GDM电路的上拉模块包括第十薄膜晶体管,第十薄膜晶体管的控制端连接上拉控制节点,第十薄膜晶体管的第一通路端连接本级时钟信号,第十薄膜晶体管的第二通路端输出本级栅极信号;第n级GDM电路的下拉维持模块包括第五薄膜晶体管、第六薄膜晶体管和第十三薄膜晶体管,其中,第五薄膜晶体管的控制端和第一通路端连接高电平,第五薄膜晶体管的第二通路端连接下拉维持节点;第六薄膜晶体管的控制端连接上拉控制节点,第六薄膜晶体管的第一通路端和第二通路端分别连接下拉维持节点和低电平;第十三薄膜晶体管的控制端连接下拉维持节点,第十三薄膜晶体管的第一通路端输出本级栅极信号,第十三薄膜晶体管的第二通路端连接低电平。
优选地,第n级GDM电路的清空模块包括第二薄膜晶体管和第十二薄膜晶体管,其中,第二薄膜晶体管的控制端连接第一时钟信号,第二薄膜晶体管的第一通路端和第二通路端分别连接上拉控制节点和低电平;第十二薄膜晶体管的控制端连接下拉维持节点,第十二薄膜晶体管的第一通路端输出本级栅极信号,第十二薄膜晶体管的第二通路端分别连接低电平;第n级GDM电路的自举电容的一端连接上拉控制节点,自举电容的另一端输出本级栅极信号。
优选地,第n级GDM电路的辅助维持模块包括第四薄膜晶体管,第四薄膜晶体管的控制端连接启动信号,第四薄膜晶体管的第一通路端和第二通路端分别连接上拉控制节点和低电平。
优选地,第1级GDM电路和第2级GDM电路的第一薄膜晶体管的第一通路端连接启动信号;1级GDM电路、第2级GDM电路和第3级GDM电路的第四薄膜晶体管的第一通路端连接低电平。
优选地,第n级EOA电路的上拉控制模块包括第十六薄膜晶体管,第十六薄膜晶体管的栅极连接第n级GDM电路的下拉维持节点,第十六薄膜晶体管的第一通路端和第二通路端分别连接高电平和下拉模块下拉节点;第n级EOA电路的上拉模块包括第七薄膜晶体管,第七薄膜晶体管的栅极连接的下拉模块下拉节点,第七薄膜晶体管的第一通路端连接高电平,第七薄膜晶体管的第二通路端输出本级发光信号;第n级EOA电路的下拉模块包括第十五薄膜晶体管和第九薄膜晶体管,其中,第十五薄膜晶体管的控制端连接第n级GDM电路的上拉控制节点或第n级GDM电路的栅极信号,第十五薄膜晶体管的第一通路端和第二通路端分别连接下拉模块下拉节点和低电平;第九薄膜晶体管的控制端连接第n 级GDM电路的上拉控制节点或第n级GDM电路的栅极信号,第九薄膜晶体管的第一通路端和第二通路端分别连接防漏电模块和低电平。
优选地,第n级EOA电路的清空模块包括第十八薄膜晶体管和第十九薄膜晶体管,其中,第十八薄膜晶体管的控制端连接第二清空信号,第十八薄膜晶体管的第一通路端输出本级发光信号,第十八薄膜晶体管的第二通路端连接低电平;第十九薄膜晶体管的控制端连接第二清空信号,第十九薄膜晶体管的第一通路端和第二通路端分别连接下拉模块下拉节点和低电平;第n级EOA电路的防漏电模块包括第八薄膜晶体管和第十七薄膜晶体管,其中,第八薄膜晶体管的控制端输出本级发光信号,第八薄膜晶体管的第一通路端和第二通路端分别连接高电平和第九薄膜晶体管的第一通路端;第十七薄膜晶体管的控制端连接第n级GDM 电路的上拉控制节点或第n级GDM电路的栅极信号,第十七薄膜晶体管的第一通路端输出本级发光信号,第十七薄膜晶体管的第二通路端连接第九薄膜晶体管的第一通路端。
优选地,第n级EOA电路的第九薄膜晶体管的第一通路端、第八薄膜晶体管的第二通路端和第十七薄膜晶体管的第二通路端连接在一起。
优选地,第n级EOA电路的自举电容的一端连接下拉模块下拉节点,自举电容的另一端连接输出本级发光信号。
本发明驱动电路用于发光信号的生产和面板的电路驱动,减少了驱动电路对芯片信号的需求,减少了驱动电路对版图空间的需求;GDM电路的下拉维持节点netBn与栅极信号Gn搭配可以达到具有不同时长低电平的发光信号的输出,可以适应不同的像素电路提供了便利。
附图说明
图1所示是现有无补偿像素内补偿电路;
图2为本发明自发光显示面板的驱动电路同时驱动显示面板的示意图;
图3为本发明自发光显示面板的驱动电路交叉驱动显示面板的示意图;
图4为图3所示交叉驱动显示面板的驱动电路的第一实施例的结构示意图;
图5为图4所示驱动电路的波形图;
图6为图3所示交叉驱动显示面板的驱动电路的第二实施例的结构示意图;
图7为图6所示驱动电路的波形图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
本发明揭示一种自发光显示面板的驱动电路,其应用范围包括但不限于有机发光二极管、Micro-LED等平板显示器。
如图2和图3所示,驱动电路包括由栅极驱动电路(简称GDM电路)和发光控制信号生成电路(简称EOA电路)组成的N级驱动电路单元,N级驱动电路单元由上至下分布在显示区AA的两侧。
具体地,如图2所示,N级驱动电路单元是左右两侧为同级驱动电路单元从两侧同时输入信号驱动显示面板,即分别位于显示区AA的左侧和右侧的第n级 GDM电路和EOA电路由显示区AA同时向对方输入信号,n≤N。
其中,在显示区AA上侧设有位于正常极(即GDM/EOAn)前面的2级备用GDM电路和EOA电路(即分别位于显示区两侧的GDM/EOA FD1和 GDM/EOA FD2),在显示区AA下侧设有位于正常极后面的3级备用GDM电路和EOA电路(即分别位于显示区两侧的GDM/EOA LD1、GDM/EOA LD2和 GDM/EOA LD3)。
在显示区AA左侧和右侧分别设有4个时钟信号CK、2个清空信号CLR、一个启动信号GSP、一个低电平VSS和一个高电平VGH,其中显示区AA左侧的时钟信号CK分别由左往右分别为第一时钟信号CK1、第三时钟信号CK3、第二时钟信号CK2和第四时钟信号CK4,显示区AA右侧的时钟信号CK分别由右往左分别为第一时钟信号CK1、第三时钟信号CK3、第二时钟信号CK2和第四时钟信号CK4。
如图3所示,N级驱动电路单元是从上至下、在左右两侧交替分布各级驱动电路单元,由左右两侧交叉输入信号驱动显示面板,即位于左侧的第1级GDM 电路和EOA电路由显示区AA的左侧输入信号至右侧,位于右侧的第2级GDM 电路和EOA电路由显示区AA的右侧输入信号至左侧;位于左侧的第3级GDM 电路和EOA电路由显示区AA的左侧输入信号至右侧,位于右侧的第4级GDM 电路和EOA电路由显示区AA的右侧输入信号至左侧;……;第N-1级GDM 电路和EOA电路由显示区AA的左侧输入信号至右侧,第N级GDM电路和EOA 电路由显示区AA的右侧输入信号至左侧。显示区AA的上侧和下侧的备用GDM 电路和备用EOA电路也是从左侧输入信号至右侧,再从右侧输入信号至左侧。
其中,在显示区AA上侧设有位于正常极(即GDM/EOA n)前面的2级备用GDM电路和EOA电路(即位于显示区AA左侧的GDM/EOA FD1和位于显示区AA右侧的GDM/EOA FD2),在显示区AA下侧设有位于正常极后面的6 级备用GDM电路和EOA电路,其中,GDM/EOA LD4和GDM/EOA LD6位于显示区AA的右侧。
在显示区AA左侧和右侧分别设有4个时钟信号CK、2个清空信号CLR、一个启动信号GSP、一个低电平VSS和一个高电平VGH,其中显示区AA左侧的时钟信号CK分别由左往右分别为第一时钟信号CK1、第三时钟信号CK3、第五时钟信号CK5和第七时钟信号CK7,显示区AA右侧的时钟信号CK分别由右往左分别为第二时钟信号CK2、第四时钟信号CK4、第六时钟信号CK6和第八时钟信号CK8。
具体使用双侧同时驱动还是单侧交替驱动可以由面板的尺寸、负载等信息来确定。
本发明自发光显示面板的驱动电路以单侧交替驱动方式为例进行说明。
在每级驱动电路单元中,EOA电路和GDM电路共享信号提供的驱动信号。
图4为本发明第一实施例的结构示意图,自发光显示面板的驱动电路以单侧交替驱动方式为例进行说明。
第n级驱动电路单元包括第n级GDM电路10以及与第n级GDM电路连接的第n级EOA电路。
第n级GDM电路10包括上拉控制模块、上拉模块、下拉维持模块、清空模块、辅助维持模块、自举电容Cb、上拉控制节点netAn和下拉维持节点netBn,其中,n≥3;上拉控制模块、上拉模块、下拉维持模块、清空模块、辅助维持模块和自举电容连接于上拉控制节点netAn;下拉维持模块和清空模块连接于下拉维持节点netBn;上拉模块、清空模块和自举电容Cb输出本级栅极信号Gn。
其中,第n级GDM电路10的拉控制模块包括第一薄膜晶体管M1,第一薄膜晶体管M1的控制端连接前2级时钟信号CKm-2(其中,m≥6),第一薄膜晶体管M1的第一通路端连接前2级栅极信号Gn-2,第一薄膜晶体管M1的第二通路端连接上拉控制节点netAn。其中,第1级GDM电路和第2级GDM电路的第一薄膜晶体管M1的第一通路端连接启动信号GSP。
第n级GDM电路10的上拉模块包括第十薄膜晶体管M10,第十薄膜晶体管M10的控制端连接上拉控制节点netAn,第十薄膜晶体管M10的第一通路端连接本级时钟信号CKm,第十薄膜晶体管M10的第二通路端输出本级栅极信号 Gn。
第n级GDM电路10的下拉维持模块包括第五薄膜晶体管M5、第六薄膜晶体管M6和第十三薄膜晶体管M13,其中,第五薄膜晶体管M5的控制端和第一通路端连接高电平VGH,第五薄膜晶体管M5的第二通路端连接下拉维持节点 netBn;第六薄膜晶体管M6的控制端连接上拉控制节点netAn,第六薄膜晶体管 M6的第一通路端和第二通路端分别连接下拉维持节点netBn和低电平VSS;第十三薄膜晶体管M13的控制端连接下拉维持节点netBn,第十三薄膜晶体管M13 的第一通路端输出本级栅极信号Gn,第十三薄膜晶体管M13的第二通路端连接低电平VSS。
第n级GDM电路10的清空模块包括第二薄膜晶体管M2和第十二薄膜晶体管M12,其中,第二薄膜晶体管M2的控制端连接第一时钟信号CK1,第二薄膜晶体管M2的第一通路端和第二通路端分别连接上拉控制节点netAn和低电平VSS;第十二薄膜晶体管M12的控制端连接下拉维持节点netBn,第十二薄膜晶体管M12的第一通路端输出本级栅极信号Gn,第十二薄膜晶体管M12的第二通路端分别连接低电平VSS。
第n级GDM电路10的辅助维持模块包括第四薄膜晶体管M4,第四薄膜晶体管M4的控制端连接启动信号GSP,第四薄膜晶体管M4的第一通路端和第二通路端分别连接上拉控制节点netAn和低电平VSS。其中,第1级GDM电路、第2级GDM电路和第3级GDM电路的第四薄膜晶体管M4的第一通路端连接低电平VSS。
第n级GDM电路10的自举电容Cb的一端连接上拉控制节点netAn,自举电容Cb的另一端输出本级栅极信号Gn。
第n级EOA电路包括上拉控制模块21、上拉模块22、下拉模块23、清空模块24、防漏电模块25、自举电容Ce和下拉模块下拉节点netCn。其中,上拉控制模块21、下拉模块23、清空模块24、防漏电模块25、自举电容Ce均连接于下拉模块下拉节点netCn;下拉模块23和防漏电模块25、上拉模块22、清空模块24、防漏电模块25和自举电容Ce输出本级发光信号En;第n级EOA电路的上拉控制模块21和第n级GDM电路10的下拉维持节点netBn连接,第n 级EOA电路的下拉模块23和第n级GDM电路10的上拉控制节点netAn连接。
其中,第n级EOA电路的上拉控制模块21包括第十六薄膜晶体管T16,第十六薄膜晶体管T16的栅极连接第n级GDM电路10的下拉维持节点netBn,第十六薄膜晶体管T16的第一通路端和第二通路端分别连接高电平VGH和下拉模块下拉节点netCn。
第n级EOA电路的上拉模块22包括第七薄膜晶体管T7,第七薄膜晶体管 T7的栅极连接的下拉模块下拉节点netCn,第七薄膜晶体管T7的第一通路端连接高电平VGH,第七薄膜晶体管T7的第二通路端输出本级发光信号En。
第n级EOA电路的下拉模块23包括第十五薄膜晶体管T15和第九薄膜晶体管T9。其中,第十五薄膜晶体管T15的控制端连接第n级GDM电路10的上拉控制节点netAn,第十五薄膜晶体管T15的第一通路端和第二通路端分别连接下拉模块下拉节点netCn和低电平VSS;第九薄膜晶体管T9的控制端连接第n 级GDM电路10的上拉控制节点netAn,第九薄膜晶体管T9的第一通路端和第二通路端分别连接防漏电模块25和低电平VSS。
第n级EOA电路的清空模块24包括第十八薄膜晶体管T18和第十九薄膜晶体管T19。其中,第十八薄膜晶体管T18的控制端连接第二清空信号CLR2,第十八薄膜晶体管T18的第一通路端输出本级发光信号En,第十八薄膜晶体管 T18的第二通路端连接低电平VSS;第十九薄膜晶体管T19的控制端连接第二清空信号CLR2,第十九薄膜晶体管T19的第一通路端和第二通路端分别连接下拉模块下拉节点netCn和低电平VSS。
第n级EOA电路的防漏电模块25包括第八薄膜晶体管T8和第十七薄膜晶体管T17。其中,第八薄膜晶体管T8的控制端输出本级发光信号En,第八薄膜晶体管T8的第一通路端和第二通路端分别连接高电平VGH和第九薄膜晶体管 T9的第一通路端;第十七薄膜晶体管T17的控制端连接第n级GDM电路10的上拉控制节点netAn,第十七薄膜晶体管T17的第一通路端输出本级发光信号 En,第十七薄膜晶体管T17的第二通路端连接第九薄膜晶体管T9的第一通路端。也就是说,第n级EOA电路的第九薄膜晶体管T9的第一通路端、第八薄膜晶体管T8的第二通路端和第十七薄膜晶体管T17的第二通路端连接在一起。
第n级EOA电路的自举电容Ce的一端连接下拉模块下拉节点netCn,自举电容Ce的另一端连接输出本级发光信号En。
图5为图3所示电路的波形图,图3所示各级由上至下左右交叉排列,N级驱动电路单元需要8个时钟信号、起始信号GSP、高电平VGH、低电平VSS、第一清空信号CLR1和第二清空信号CLR2。
8个时钟信号包括位于显示区AA左侧且由左往右分别为第一时钟信号CK1、第三时钟信号CK3、第五时钟信号CK5和第七时钟信号CK7、以及位于显示区 AA右侧且由右往左分别为第二时钟信号CK2、第四时钟信号CK4、第六时钟信号CK6和第八时钟信号CK8。
高电平VGH、低电平VSS、第一清空信号CLR1和第二清空信号CLR2分别位于显示区AA左侧和显示区AA右侧。
具体地,当Gn-2为高电平时,CKm-2控制第一薄膜晶体管M1打开,为上拉控制节点netAn充电,上拉控制节点netAn变为高电平;上拉控制节点netAn 控制第十薄膜晶体管M10、第六薄膜晶体管M6与第十五薄膜晶体管T15、第九薄膜晶体管T9、第十七薄膜晶体管T17打开,下拉维持节点netBn变为低电平,第十六薄膜晶体管T16关闭停止为下拉模块下拉节点netCn充电,同时EOA 电路的下拉模块下拉节点netCn输出本级发光信号En。
当Gn-2与CKm-2变为低电平时第一薄膜晶体管M1关闭停止为上拉控制节点netAn充电,与此同时CKm上升为高电平,Gn输出高电位,上拉控制节点 netAn受Gn耦合电平被再次抬高。
当CKm变为低电平时,通过开启的第十薄膜晶体管M10使Gn也变为低电位。
当CKm-2再次变为高电平时第一薄膜晶体管M1再次开启,上拉控制节点 netAn的电荷被第一薄膜晶体管M1释放至已经为低电平的Gn-2,上拉控制节点 netAn的电位下降,第六薄膜晶体管M6、第十薄膜晶体管M10、第十五薄膜晶体管T15、第九薄膜晶体管T9、第十七薄膜晶体管T17随之关闭,下拉维持节点netBn被第五薄膜晶体管M5充电至高电位,第十三薄膜晶体管M13、第十六薄膜晶体管T16随之开启,第十三薄膜晶体管M13将Gn维持为低电位,下拉模块下拉节点netCn被第十六薄膜晶体管T16充电至高电位,第七薄膜晶体管T7开启,发光信号En输出高电位。
图4中的GDM电路的清空模块仅在一帧末尾清空上拉控制节点netAn、本极栅极信号Gn的电荷,EOA电路的清空模块仅在停止显示时清空本级发光信号 En和下拉模块下拉节点netCn的电荷。
图6为本发明第二实施例的结构示意图,自发光显示面板的驱动电路以单侧交替驱动方式为例进行说明。
第二实施例与图4所示第一实施例的不同之处在于:第n级EOA电路与第 n级GDM电路连接的上拉控制节点netAn改为本级栅极信号Gn。
图7为图6所示电路的波形图,具体地,当Gn-2为高电平时,CKm-2控制第一薄膜晶体管M1打开,为上拉控制节点netAn充电,上拉控制节点netAn变为高电平;上拉控制节点netAn控制第十薄膜晶体管M10、第六薄膜晶体管M6 与第十五薄膜晶体管T5、第九薄膜晶体管T9和第十七薄膜晶体管T17打开,下拉维持节点netBn变为低电平,第十六薄膜晶体管T16关闭停止为下拉模块下拉节点netCn充电。
当Gn-2与CKm-2变为低电平时第一薄膜晶体管M1关闭停止为上拉控制节点netAn充电,与此同时CKm上升为高电平,Gn输出高电位,上拉控制节点 netAn受Gn耦合电平被再次抬高,第十五薄膜晶体管T15、第九薄膜晶体管T9、第十七薄膜晶体管T17开启并将下拉模块下拉节点netCn、发光信号En电位拉低为低电平。
当CKm变为低电平时,通过开启的第十薄膜晶体管M10使Gn也变为低电位,第十五薄膜晶体管T15、第九薄膜晶体管T9、第十七薄膜晶体管T17关闭。
当CKm-2再次变为高电平时第一薄膜晶体管M1再次开启,上拉控制节点 netAn电荷被第一薄膜晶体管M1释放至已经为低电平的Gn-2,上拉控制节点netAn电位下降,第六薄膜晶体管M6、第十薄膜晶体管M10、第十五薄膜晶体管T15、第九薄膜晶体管T9、第十七薄膜晶体管T17随之关闭,下拉维持节点 netBn被第五薄膜晶体管M5充电至高电位,第十三薄膜晶体管M13、第十六薄膜晶体管T16随之开启,第十三薄膜晶体管M13将Gn维持为低电位,下拉模块下拉节点netCn被第十六薄膜晶体管T16充电至高电位,T7开启,发光信号 En输出高电位
图6中的GDM电路的清空模块仅在一帧末尾清空上拉控制节点netAn、本级栅极信号Gn电荷,EOA电路的的清空模块仅在停止显示时清空本级发光信号 En和下拉模块下拉节点netCn的电荷。
图7为该电路前面一段时间的波形,后续波形可以依此递推。
在其他实施例中,与EOA电路相连的GDM电路输出本级栅极信号Gn还可以被替换为前两级的GDM电缆输出前2级栅极信号Gn-2、后两级栅极信号 Gn+2与后四级栅极信号Gn+4,由此得到的本级发光信号En低电平时长分别为 8H、4H、2H(Gn时为6H),这样为适应不同的像素电路提供了便利。
本发明驱动电路用于发光信号的生产和面板的电路驱动,减少了驱动电路对芯片信号的需求,减少了驱动电路对版图空间的需求;GDM电路的下拉维持节点netBn与栅极信号Gn搭配可以达到具有不同时长低电平的发光信号的输出,可以适应不同的像素电路提供了便利。
以上详细描述了本发明的优选实施方式,但是本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等),这些等同变换均属于本发明的保护范围。